CN1137646A - 结点互连适配器 - Google Patents

Abstract

本发明涉及一种可扩展并行机群系统中总线信号转换装置，它安装于分布式可扩展并行机群系统中每个结点机的总线扩展槽上，由和此结点机的总线槽相接的总线接口单元(XBUS接口单元)、与互连网络相连的总线桥接口单元(BBP接口单元)、双向数据寄存器、命令寄存器、状态寄存器和XBH的配置单元(Boot PROM区)、裁决逻辑单元和中断控制逻辑单元组成，是构造基于BBP协议的、耦合度可调并行计算机群系统的关键部件之一。

Description

结点互连适配器

本发明涉及一种可扩展并行机群系统中总线信号转换装置，特别是一种完成结点机总线信号与网络通讯信号相互转换和传递的装置，即每个结点机与互连网络相接的结点互连适配器。

研制用于大规模并行处理的可扩展的机群(多计算机)系统已成为世界高技术竞争的一个热点，围绕可扩展性(可伸缩性)，要求考虑许多问题，特别是系统结点之间相互通信的方式及通信带宽的考虑；系统结点如何向其它结点进行信息传递等，上述问题的焦点都集中于完成结点机总线信号与网络通讯信号相互转换和传递的结点互连适配器上。

Inter巨型机系统公司研制的Paragon多机系统的每个结点机由5个i860微处理器组成，其中一个微处理器用于处理网络通信和传递信息，其结点互连适配器的功能实际上是由一个i860微处理器来充当。Kendall Square Research公司研制的KSR1可扩展多机系统的每个结点机由一个32MB的超高速缓存和一个定制的64位超标量RISC处理器组成，每个结点机除完成计算任务外，还负责将数据输入和输出到其它结点机，其结点互连适配器的功能实际上是由定制的64位RISC微处理器来完成。因此上述的并行机群系统的结点互连适配器实质上是由价格昂贵的具有极高性能或专门定制的微处理器来充当或驱动，对于一般的中档微计算机不可能作为结点机来使用。

多机系统的耦合程度可以看作是系统中共享信息在分离的存储模块间活动的一种量度。以全局共享存储器为互连机构的多处理机系统具有最强的机间耦合度，多个结点机对彼此共享信息的访问量最为直接和迅速，但构造一个共享存储器多机系统的开销十分可观，且系统的扩展也很困难。以局部网一类的介质连接，采用message passing方式工作的多处理机系统具有最弱的机间耦合度，其构造方法简便，成本低，但结点机之间共享信息的传递延时远大于共享存储器的访问延时，且不利于并行程序的编制。

本发明的目的是提供一种便于实现兼有紧密耦合和松散耦合两类多机系统优点的MIMD(多指令流多数据流)计算机的结点互连适配器，使得可将个人计算机或工作站作为结点机，形成具有分布式共享存储器特征的耦合度可调多机系统(或称规模可扩展并行机群系统)，是一种基于总线信号传输的、完成本结点机的标准总线协议信号与一种结点互连协议(BBP)信号相互转换和传递的、可使任何微型计算机和工作站作为结点机的、随结点机升级而自然升级的、实现结点机间多信号并行异步传输的、低成本的结点互连适配器。

本发明的结点互连适配器(XBH)安装于分布式可扩展并行机群系统中每个结点机(TN)的总线扩展槽上，它包括：和此结点机的总线槽相接的总线接口单元(XBUS接口单元)、与互连网络相连的总线桥接口单元(BBP接口单元)、双向数据寄存器、命令寄存器、状态寄存器和XBH的配置单元(Boot PROM区)，BBP接口单元设有三类信号线：裁决总线、数据/地址复用总线和总线链路控制总线，这三类信号线不是任何一种标准总线的信号线，而是遵循一种在整个连接结点机链路中统一的被称之为总线桥协议(BBP)的信号，它可被任何结点机上的结点互连适配器由其所在的结点机标准总线信号转换产生和被接收并转换为本结点机标准总线信号。结点机总线接口单元设有数据线、数据传输宽度表示线、地址线、中断请求线、传输响应或回应线、总线使用请求线、总线使用允许线、传输方向线、地址探测线、设备选择线、XBH状态线、时钟线和电源线等，它们分别与结点机的总线扩展槽内相应信号线连接。在结点互连适配器(XBH)内，还有一个协议转换单元，它由裁决逻辑单元、中断控制逻辑单元、命令寄存器、状态寄存器、双向数据寄存器共同组成，裁决逻辑单元分别与BBP接口单元的裁决总线和命令寄存器相接，即裁决逻辑单元的可接收来自BBP接口单元双裁决总线的信号或命令寄存器的信号，将来自连接链路的请求连通结点机的信号或结点机请求连通链路的信号与连接裁决逻辑单元的相对应的另一端的状态进行裁决，最后将裁决结果返回BBP接口单元的裁决总线或SBH内的状态寄存器，并完成链路的接通或不接通。裁决逻辑可采用多种策略，如：先进先服务、固定优先权、固定时间片、动态优先权、轮询等。中断控制逻辑单元分别和BBP接口单元的控制总线、数据/地址复用总线和XBH内的命令寄存器、状态寄存器相接，它将来自连接链路的控制信号、命令信号或来自本结点机的控制信号在本结点机内进行处理并产生中断，然后将中断结果返给BBP接口单元的链路控制总线和本结点机。双向数据寄存器分别与BBP接口单元的数据/地址复用总线和本结点机内总线的数据线和地址线相通，在命令寄存器和中断控制逻辑单元的控制下，实现本结点机的数据或命令与连接其他结点机的连接链路上的传输数据或命令及相互传递即也完成了两结点机之间的数据和命令的传递。

XBH的配置单元(Boot Prom区)为一PROM芯片，其内固化了XBH的驱动程序，该程序在系统引导时，指明本设备的类型、属性以及该扩展卡所采用的中断优先级、卡内各寄存器：命令寄存器、状态寄存器和双向数据寄存器的地址等。

本结点互连适配器内的裁决逻辑单元采用一个基于“线—或”技术的对称的优先权比较逻辑电路，采用两级裁决，两方中优先权大的一方获得控制权，相同优先权时进行第二级随机过程裁决，保证只有唯一的胜方。

BBP接口单元的三类信号线的可做如下设置：

(1)裁决总线：

1)ARST：指示裁决过程开始，高电平有效，由互连端口的任一侧启动。

2)ARn-AR0：裁决优先权线，ARn是最高位，提供2ⁿ⁺¹级优先权限。

3)ARSESUS：本端口优先权比较结果，送往互连端口的ARSESU0。

4)ARSESU0：互连端口对方一侧的优先权比较结果，与端口对方一侧ARSESUS相接。

(2)数据/地址复用总线：

5)BBPD0-BBPD31：32位的用于传输数据或地址的数据/地址复用总线，BBPD31是最高位。根据需要，也可采用16、64或128位的数据/地址复用总线。

(3)总线链路控制总线：

6)BBPR/W*：读写控制线，低电平为写，高电平为读。

7)DS*：数据有效指示，下降沿有效。

8)DACK*：数据确认指示，下降沿有效。

9)AS*：地址有效指示，下降沿有效。

10)C/D*：命令/数据定义线，高电平时BBPD0-BBPD31上传输的是控制命令，低电平时BBPD0-BBPD31上传送终端结点收发的数据。11)READY：受控端口准备好信号线，高电平有效，用于结点同步。BBP接口单元可接在一个“电—光”可互相转换的装置上，使结点机间采用光缆及光信号传输。

适配器的两端口BBP接口单元和XBH与总线接口单元各有一存储缓冲器，以加快数据和命令的快速传递。

本发明具有以下优点：成本低、宜扩展；采用异构结点机构成多机系统时，需要的结点互连适配器的种类少，只需要与多机系统结点机中所采用的总线种类数目相同即可。而且任一结点机升级后只要采用的总线类型不变，此结点机上的互连适配器不用改变；采用此类结点互连适配器构成的多机系统，在软件的控制下，可实现耦合度可调。

下面结合附图对本发明做进一步详述。

其中图1为本发明的结构框图。

图2为BBP连接链路接通后读操作时的时序图。

图3为SUN SPARC系列工作站作为结点机时结点互连适配器(SBH)的结构框图。

图4为SBH与SUN工作站的总线SBUS的接口单元中回应信号产生逻辑框图。

图5为BBP接口单元中控制总线中DS*与DACK*信号产生逻辑框图。

图6为SBH中断控制逻辑框图。

图7为ATBH各工作状态的相互关系。

结点互连适配器(XBH)安装于分布式可扩展并行机群系统中每个结点机(TN)的总线扩展槽上，它包括：和此结点机的总线槽相接的总线接口单元(XBUS接口单元)、与互连网络相连的总线桥接口单元(BBP接口单元)、双向数据寄存器、命令寄存器、状态寄存器和XBH的配置单元(Boot PROM区)，参见图1，BBP接口单元设有三类信号线：裁决总线、数据/地址复用总线和总线链路控制总线，这三类信号线不是任何一种标准总线的信号线，而是遵循一种在整个连接结点机链路中统一的被称之为总线桥协议(BBP)的信号，它可被任何结点机上的结点互连适配器由其所在的结点机标准总线信号转换产生和被接收并转换为本结点机标准总线信号。结点机总线接口单元设有数据线、数据传输宽度表示线、地址线、中断请求线、传输响应或回应线、总线使用请求线、总线使用允许线、传输方向线、地址探测线、设备选择线、XBH状态线、时钟线和电源线等，它们分别与结点机的总线扩展槽内相应信号线连接。在结点互连适配器(XBH)内，还有一个协议转换单元，它由裁决逻辑单元、中断控制逻辑单元、命令寄存器、状态寄存器、双向数据寄存器共同组成，裁决逻辑单元分别与BBP接口单元的裁决总线和命令寄存器相接，即裁决逻辑单元的可接收来自BBP接口单元中裁决总线的信号或命令寄存器的信号，将来自连接链路的、请求连通结点机的信号(或结点机请求连通链路的信号)与连接裁决逻辑单元的相对应的另一端的状态进行裁决，最后将裁决结果返回BBP接口单元的裁决总线或XBH内的状态寄存器，并完成链路的接通或不接通。裁决逻辑可采用多种策略，如：先进先服务、固定优先权、固定时间片、动态优先权、轮询等。中断控制逻辑单元分别和BBP接口单元的控制总线、数据/地址复用总线和XBH内的命令寄存器、状态寄存器相接，它将来自连接链路的控制信号、命令信号或来自本结点机的控制信号在本结点机内进行处理并产生中断，然后将中断结果返给BBP接口单元的链路控制总线和本结点机。双向数据寄存器分别与BBP接口单元的数据/地址复用总线和本结点机内总线的数据线和地址线相通，在命令寄存器和中断控制逻辑单元的控制下，实现本结点机的数据或命令与连接其他结点机的连接链路上的传输数据或命令及相互传递即也完成了两结点机之间的数据和命令的传递。

本结点互连适配器内的裁决逻辑单元采用一个基于“线—或”技术的对称的优先权比较逻辑电路，采用两级裁决，两方中优先权大的一方获得控制权，相同优先权时进行第二级随机过程裁决，保证只有唯一的胜方。

BBP接口单元的三类信号线的设置如下：

(1)裁决总线：

1)ARST：指示裁决过程开始，高电平有效，由互连端口的任一侧启动。

2)AR3-AR0：裁决优先权线，AR3是最高位，提供16级优先权限。

3)ARSESUS：本端口优先权比较结果，送往互连端口的ARSESU0

4)ARSESU0：互连端口对方一侧的优先权比较结果，与端口对方一侧ARSESUS相接。

(2)数据/地址复用总线：

5)BBPD0-BBPD31：32位的用于传输数据或地址的数据/地址复用总线，BBPD31是最高位。

(3)总线链路控制总线：

6)BBPR/W*：读写控制线，低电平为写，高电平为读。

7)DS*：数据有效指示，下降沿有效。

8)DACK*：数据确认指示，下降沿有效。

9)AS*：地址有效指示，下降沿有效。

10)C/D*：命令/数据定义线，高电平时BBPD0-BBPD31上传输的是控制命令，低电平时BBPD0-BBPD31上传送终端结点收发的数据。

11)READY：受控端口准备好信号线，高电平有效，用于结点同步。

裁决总线由ARST启动，裁决结果的表现形式是胜方控制了BBPR/W*的处置权，BBPR/W*由胜方送出，负方响应，裁决总线仅作用在互连端口之间，其他两类信号线由连接链路从源结点一直连到终结点。

DS*，AS*与数据传送方向相同，而DACK*，READY与数据传送方向相反，数据传送方向由BBPR/W*确定，READY在连接链路建立时用于指明受控方准备好，在链路建立后用于总线操作方式改变时终端结点机的同步。

当采用本发明构成的多机系统的源结点机(STN)经多次裁决与目标结点机(OTN)连通后，从目标结点机的SBH角度看，连接链路有四种时序关系：STN的读、写时序，OTN的读、写响应时序。图2给出读时序，时间标记处的状态说明如下：

T1：STN在完成链路连接操作后，等待OTN给出READY信号，OTN在T1时给出上升沿有效的READY信号。

T2：STN得到READY上升沿后，给出R/W*和地址。

T3：AS*由STN在地址稳定锁存在BBPD0-BBPD31上后降为有效的地电平，其下降将导致OTN降下READY。

T4：READY下降，OTN将地址锁存，然后升高READY。

T5：地址传送周期结束。

T6：STN升高R/W*开始数据传送周期，AS*上升。

T7：OTN使DS*降下，指明当前BBPD0-BBPD31上数据有效。

T8：DS*的下降导致OTN降下READY，并引发OTN将AS*指明地址的内容送入BBPD0-BBPD31。

T9：当数据稳定在BBPD0-BBPD31时，STN给出下降沿有效的DACK*。

T10：OTN升起READY，通报STN可以进行下一次读或写过程。

T11：DACK*下降导致OTN升起DS*，从BBPD0-BBPD31中获得数据。在DMA方式下，STN和OTN利用DS*和DACK*作为计数依据，同时进行地址的增减计算，双方从T11直接进入T6，以加快读取数据的过程。

写时序与读时序基本相同，只是在写时序中R/W*始终保持低电平。

从时序图中可知，总线链路工作时序采用信号握手的异步方式，这避免了同布方式下在系统中广播时钟讯号的难题。STN掌握数据传送方向的控制权，而数据传送方向确定握手信号的驱动方向。

下面为SUN SPARC系列工作站作为多机系统的结点机时其上的结点互连适配器的具体设计。

SUN SPARC系列工作站采用新型的SBus总线，是一个芯片级的互连总线，它的基本特点有：

.32位的数据线；

.32位的虚地址线，为主设备所提供；

.28位的物理地址线；

.主频从16.67MHz到25MHz；

.除中断外，均为同步操作；

.最多带8个主设备；

.支持1、2、4、8、16、32、64字节传输；

.具有出错和重试功能；

.电特性与CMOS兼容；

.有独立于设备的自动配置和引导设备；

.有7级共享的中断；

.是一“主—从”型的结构总线；

.采用直接虚拟存储器技术(DVMA)；

.有一专门独立或半独立的总线控制器，负责决定当前应有哪一个主设备来控制总线，负责虚实地址的翻译工作，负责发出和接收Sbus读写周期所需的控制信号。

SBus用82根信号线来完成信息的传输和控制，14根电源和地线，所以从扩展槽引出的信号线共96根，下表为各信号线的总结：

名称	简称	输入/输出	描述	驱动方
					PhysAddr(27：0)	PA(27：0)	I	物理地址	控制器
SlaveSelect*	SEL*	I	从设备选择	控制器
					Data(31：0)	D(31：0)	I/O	数据	主设备/从设备
Size(2：0)	Siz(2：0)	I/O	传输大小	主设备
					Read	Rd	I	传输方向	主设备
Clock	Clk	I	时钟	控制器
					AddressStrobe*	AS*	I	地址探测	控制器
Ack(2：0)	Ack(2：0)	I/O	传输回应	从设备/控制器
					LateError*	LErr*	I/O	后错误处理	从设备
Request*	BR*	O	总线使用请求	主设备
					Grant*	BG*	I	总线使用允许	控制器
Reset*	Resct*	I	复位	控制器
					IntReq(7：1)	IntReq(7：1)	O	中断请求	从设备
Ground(7pins)	Gnd	PG	地	控制器
					+5v(5 pins)	+5v	PG	电源	控制器
+12v	+12v	PG	电源	控制器
					-12v	-12v	PG	电源	控制器

一个完整的Sbus周期由两部分组成：翻译周期和从设备周期。翻译周期最终把实际的物理地址放在地址总线上；从设备周期完成主设备与从设备之间的数据传输。

安装在SUN工作站的扩展槽内的结点互连适配器(SBH)在各结点机间进行数据或命令的传输时，应完成Sbus信号与BBP信号的相互转换。

SBH包括以下部分：

SBus接口逻辑：按SBus协议规定，实现与SBus的接口。

BBP接口逻辑：按BBP要求，完成与BBP的接口。

裁决逻辑：负责与另一方进行裁决比较，最后产生唯一胜方。

中断控制逻辑：按SBus协议关于中断处理的要求，实现中断控制机制。

Boot PROMm区：对开放式引导PROM的支持(open bootPROM)。

命令/状态寄存器：负责向各逻辑发出指令/接收各逻辑当前状态。

双向数据通道：32位传输通道。

其功能框图如图3所示。

SBus每个扩展槽有32M地址空间，SBH接口板内地址空间安排如下表所示：

名  称	偏移址起始(hex)	偏移址终止(hex)	访问方式
				PROM区	0	7FFF	字节
数据通道	100,000	100,003	字
				命令寄存器	100,004	100,007	字
状态寄存器	100,008	100,00B	字

SBH板工作于异步方式，采用异步方式回避了在系统传送时钟的难点；采用异步方式还使得系统在设计上呈现出层次性，这样有利于系统各部分的升级，例如采用主频更高的工作站，异步方式下工作的SBH板将不受工作站升级的影响。此外为了提高SBH板的速度，在设计中基本采用74F系列芯片，它的门传输延时只有1、2ns，触发器延时一般为7、8ns，另外设计中采用了七片GAL20V8器件用于提高集成度。

SBus系统共提供了4个扩展槽，其中slot0是Sun保留使用的，slot3只能用作slave设备，slot1，slot2可用作DVMA主设备也可用作从设备，在Sun SPARC工作站中已被彩色显示卡所占用，所以SBH板使用slot1或slot2。SBus总线协议对扩展卡的尺寸有着严格的定义，分为单宽和双宽两种尺寸。由于SBH接口板上芯片较多采用双宽尺寸，大小约为(146.70mm×170.28)。

下面说明一下SBH各部分的设计情况：

1.SBH接口板与SBus的接口逻辑

它主要考虑的是：

正确接收来自SBus的控制信号，如sel*，AS*，r/w*等；

正确产生回应信号。

正确接收来自SBus的控制信号，只须参照时序图，弄清sel*，AS*，r/w*控制信号与数据、地址信号到来时的时序关系即可。

回应信号的产生和发送是关系到整个接口逻辑是否正确有效的关键。每个SBus系统都必须有三个信号编码组成回应信号，称为ACK(2：0)，它由当前的从设备驱动或在发生超时错时由SBus总线控制器产生。ACK(2：0)信号驱动时要求很严格，必须是在传输周期的适当时刻(未发生超时错时)驱动ACK(2：0)为有效状态保持一个时钟周期后，将它驱动为空闲(idel)状态保持一个时钟周期，然后再撤消驱动。

SBus的周期可以用不同的回应信号终止，大致有这样三类：

数据回应：指明在一个主设备和一个从设备间成功地完成数据的传输。

错误回应：指出企图进行的数据传输是不成功的。

重试回应：指明被选中的从设备不能进行请求的传输，主设备必须重新进行这次操作。

其中重试回应不是一定要求的，即在SBH接口板实现时可以不考虑，SBus协议上也说明，除非特殊考虑否则不提倡实现重试回应，而数据回应和错误回应是必须实现的。

在SBH接口板与SunSPARC通讯中支持字传输和字节传输，所以SBH板产生的回应信号应字回应和字节回应，同时应支持错误回应和idel/wait回应信号。

ACK回应信号产生的逻辑框图如图4所示。ACK编码器的输入信号是size(2：0)和地址信号。在每个SBus传输周期开始时，主设备都要驱动三个信号组成的一个编码信号size(2：0)来告诉从设备所希望进行的传输的大小。

从设备根据size以及它所支持的传输大小，产生正确的ACK(2：0)编码，对不支持的传输大小产生错误回应。这里地址信号是决定ACK编码的因素之一。ACK编码器产生好的编码信号被送入具有三态的输出缓冲区器中保存，直到适当时刻由控制信号产生逻辑产生控制信号来打开三态门，将ACK(2：0)送到SBus总线上，被SBus总线控制器得到。控制信号产生逻辑主要是由产生ACK(2：0)的触发信号来击活，这些触发信号就是在读写周期中所发出的信号，它击活控制产生逻辑，控制产生逻辑由时钟控制，自动顺续产生三个保持一个时钟周期的信号，第一个是ACKOC信号，它用来打开三态门将适当的回应信号放在SBus总线上，一个时钟周期之后，产生第二个ACKIDEL信号，它将ACK(2：0)清为idel/wait状态，并保持一个周期，然后发出ACKEND信号来关闭三态门，即撤除对ACK(2：0)的驱动。

此外，还要注意SBus协议对SBus信号的电特性的规定，即SBus信号在电平上与TTL电平一致，而所耗的电流却非常小，这些参数是与输入、输出TTL兼容的CMOS门阵列相一臻的，也与FCT系列器件相一致，所以SBus不能直接与7400，74LS00、74S00或74F系列的芯片相接，也不应用CMOS/NMOS器件接收SBus信号。而应采用FCT/ACT/HCT系列的芯片与SBus信号直接相连。

2.Sbus与BBP的接口逻辑

Sbus与BBP的接口逻辑部分主要包括：

.BBPDS*、BBPDACK*信号的产生逻辑；

.裁决部分；

.其它BBP信号的产生逻辑；

裁决逻辑采用上述的一个基于“线—或”机制的裁决比较器。

其它信号的产生逻辑比较简单，这里不在叙述。

下说明BBPDS*与BBPDACK*的产生逻辑，如图5所示。

A方将数据准备好放在BBP数据总线上之后，发出了DS*信号，到达B端，DS*信号作为DS/DACK产生逻辑的输入，它将原来DACK*低有效状态拉为高电平准备状态，(已是高电平则不变)，同时进入B端的状态寄存器，当B端从BBP数据总线上取得数据后，发出DACK*给A端，同样DACK*将A端的DS*低有效电平拉为高电平准备态(已是高电平则不变)，同时进入A端状态寄存器。这时即完成了一次32位字的传输。A方和B方的通讯正是通过DS*、DACK*这一对信号的快速动作来完成的。当然，一端的DS*或DACK*在某一时刻只能有一个处于发送状态，另一个是接收状态，这通过一个三态门解决。

3.中断控制逻辑

Sbus提供了7级中断IntReq(7：1)*，其中第七级是最高级中断，多个设备可以共享同一中断级别。考虑到SBH的用途，最好不占用系统已用的中断级别为好，又要保证有较高的中断响应级别，SBH采用第四级中断，在UART和时钟之下，在以太网和磁盘中断级别之上。

SBus协议对中断有规定：从设备必须以具有三态的驱动部件来驱动中断信号线IntReq(7：1)*，中断信号线不能被驱动成无效的高电平状态；在中断被服务后，从设备必须三态中断信号线输出。固中断控制逻辑的功能应有：中断产生、中断允许或不许、中断清除和中断读取四个，参见图6。

4.Boot PROM区

每个Sbus扩展卡都必须有一个PROM区，作为Sbus扩展卡的SBH也不例外，SBH的配置单元(Boot PROM区)为一PROM芯片，其内固化了一个用FCode语言编制的SBH的驱动程序，该程序在系统引导时，指明本设备的类型、属性以及该扩展卡所采用的中断优先级、卡内各寄存器(命令寄存器、状态寄存器和双向数据寄存器)的地址等，它采用一个32K位的可擦除EPROM器件。

以上为SBH作为结点机SUN工作站上的从设备的实现，下面介绍SBH作为主设备的实现。

从SBus信号总结表中可看到，要实现主设备的SBH，必须要产生Request*申请总线信号、指明传输方向的Read信号和指明传输大小的Size(2：0)信号。主设备SBH发出Request*信号申请总线，然后等待总线控制器仲裁后发出Great*信号，SBH采样到Great*有效，把虚地址放在Data(31：0)上，同时启动Size(2：0)和Read，虚地址保持在Data(31：0)上一个时钟周期后(在这一周期里，虚地址被总线控制器采样)，SBH如果要写，就将数据放在Data(31：0)上，然后采样Ack(2：0)信号，如果Ack(2：0)在255个时钟周期内被正确采样到，则结束这次传输，否则说明出错转而重试；读的情况一样，当Ack(2：0)正确采样到后，立即采样Data(31：0)得到数据。这样实现SBH作为主设备的读写操作。

SBH作为主设备可得到许多好处：

1.使数据或命令的传递速度加快。SBH板不必象从设备那样，先发中断给CPU主设备，然后由CPU主设备竞争占用总线，在进行传输。从中断到获得总线这一过程包括了中断现场保护、系统调度等大的开销；并且是由源方CPU主设备启动SBus传输周期将数据写入SBH，再经过协议转换到达目的端SBH，由目的端的CPU主设备从中读取并放到内存缓冲，这样不可避免地要求两方结点机上各有一个进程来负责发送和接收工作，即传输过程中必须要软件的干预，而软件干预的开销也是很大。

2.由于SBH的地位由从设备变为主设备，具有对总线占用的主动性，使得可以在用SBH板及开关结点构成的互连系统的各结点机间实现“共享虚拟窗口(MSW)”的概念(详见同日递交的《一种分布式存储器共享管理方法》的中国专利申请)，可实现此多机系统耦合度的调节。

3.由于SBH作为主设备，使整个多机系统的管理变得容易，方便了并行应用软件的编制。

以下为采用AT总线的微型计算机作为多机系统的结点机的互连适配器的情况。

AT机采用一般采用80286或80386微处理器，其总线包括局部总线和系统总线二种形式，系统总线采用ISA标准总线。局部总线为80286引脚上的地址、数据、状态和控制讯号，系统总线则为局部总线的缓冲形式。在以80386为核心的系统中，局部总线与AT不完全相同，但其系统总线却是一致的。以下介绍一下AT的系统总线协议。

80286支持六种类型的总线操作：存贮器读、写；I/O读、写；中断响应；停机，系统总线有三种基本状态：Ti空闲态，Ts发送态和Tc执行状态，另有一Tn保持状态表明当前系统总线控制权的归属。当80286响应HOLD请求时，局部总线由其它总线主设备控制。

Ti表示没有数据传送正被请求或处理。第一个有效状态Ts由状态线信号通知，同时此信号也用以识别处理机时钟的节拍。Ts之后进入Tc，在Tc期间，存贮器和I/O设备响应总线操作，完成数据在CPU和存贮器或I/O设备之间的传递。为了确保存贮器或I/O设备有足够的时间作出响应，Tc状态通常可由READY控制进行重复。在Tn状态，80286将悬浮所有的地址、数据和状态输出引脚，以便使另外的总线主设备能够使用局部总线。

ISA总线一般指系统主板插槽上的讯号定义及其时序关系，这是一种厂商标准，由IBM公司推出，ISA总线实质上是系统总线的扩充，通常用于扩充电路的引入。在此，ISA总线被看成插在AT总线扩展槽内的以AT机为结点机的互连适配器(ATBH)总线转换的工作对象。

与其它总线一样，ISA总线由数据总线、地址总线、控制总线以及时钟、复位等讯号组成，其中与总线转换有关的控制讯号包括：

BALE：地址锁存允许；

I/OCHRDY：IO通道准备就绪；

IRQi：中断申请；

DRQi，DACKi，DMA：请求及响应；

-IOW，-LOR：IO空间读写；

-MEMR，-MEMW：存贮空间读写；

AEN：地址允许，用于通知80286以外主设备使用总线；

-MASTER：与DRQi一起用于夺取系统总线控制权。

ATBH连接链路一侧基本工作过程有九种可能状态：

Snl：无连接状态，这时ISA总线桥头与外界的连接浮空；

S_RW：接收状态，ATBH从外界获取数据，ATBH为胜方；

S_WW：发送状态，ATBH向外界传递数据，ATBH为胜方；

S_RL：负方接收状态；

S_WL负方发送状态；

S_iWW：ATBH作为胜方，正准备发出数据；

S_iRW：ATBH作为胜方，正准备接收数据；

S_iWL：ATBH作为负方，正准备发出数据；

S_iRL：ATBH作为负方，正准备接收数据；

图7给出了ATBH工作状态的相互关系。其中：

T1：本桥头胜，R/W*初始化为0；

T2：本桥头负，R/W*被初始化为0；

T3：R/W*被从1置为0；(由胜方执行)

T4：R/W*被从0置为1；(由胜方执行)

T5：DS*下降沿发出；

T6：DACK*下降沿到；

T7：DS*下降沿到；

T8：DACK*下降沿发出；

T9：ATBH作为胜方释放总线桥连接；

T10：AYBH作为负方，收到总线桥连接撤消讯号。

按照MSW存贮管理方法的要求，ATBH在AT机内占用一个内存管理所采用的页面尺寸大小的存贮区域，且与之对应地址区域没有被系统的物理存贮器占用。由于80286仅支持段式虚拟存贮管理，而80386微处理机具有段页式存贮管理的支持硬件，因此，一个能够执行MSW映像的ATBH将仅能在80386为核心的个人计算机上运行为了廉价地验证协议转换的可行性及效果，ATBH的实验原型将MSW收缩为一个16位字。实践证明，这种简化在付出了几级在MSW映像中所不应有的缓冲后，验证了ISA总线与BBP双向转换的可行性，同时也表现出了很富吸引力的机间数据传递速率。

于是，ATBH实验原型的主要注意力集中总线工作状态的转换，暂时不考虑地址空间的融合问题。

ISA总线采用时钟作为总线操作同步的手段，同时为总线上其它设备与系统的同步提供了诸如I/OCHRDY，-MASTER之类的支持讯号，ATBH的协议转换以异步握手的方式实现二者之间的同步。

首先，AT机对ATBH进行初始化访问，以建立与外界的总线桥连接，当连接成功后，ATBH进入Siww状态，如果连接失败，AT机进入Sirl状态。在完成链路连接后，进入总线桥状态的映射。

当ATBH为总线桥负方时，更直接的状态转换为：使负方ATBH成为ISA总线的主控设备，而此时系统总线进入Tn状态，所带来的问题是ATBH中必须带有一个16位DMA通道实现总线桥数据向系统内存贮区的无缓冲写入及读出。

ISA总线的IOCHRDY可使Tc状态重复，借助此讯号可实现不同速度机器的总线桥同步操作。

ISA总线的状态经由ATBH转换成满足BBP的总线桥工作状态，这只是总线桥连接计算机的一个中间环节，其最终目的是实现互连计算机内部总线讯号的相互作用。

首先考察ISA总线主设备与80286的关系。

ISA总线上的设备分为两类：主设备与从设备，主设备有能力从80286处获得系统总线使用权，同一瞬间AT中只有一个总线控制权拥有者，而无总线控制权的设备处于保持状态。即，同一瞬间只有一个主设备或微处理器工作，ISA总线是以分时的方法支持多个主设备与处理系统并行。因此，仅仅是加大总线的讯号驱动能力和增加扩展槽的数目并不能增强系统处理能力。

由此可知，经由BBP实现的ISA总线的转接一方面应使转接双方处理器访问彼此存贮器的效率接近在同一条总线上的操作效率，另一方面还必须保持一定程度的隔离，以使两条总线有同时独立工作的机会。为此，ATBH将允许经由BBP转接的ISA总线工作于两种状态。

1.单传送状态，这时，胜方微处理器对ATBH的每次读写操作都涉及负方ATBH与负方微处理器的系统总线争用。

2.DMA传送状态，这时，ATBH同时占用胜方和负方的总线完成批量数据的传送。

BBP没有提供直接用于机间中断的讯号线，ATBH作为负方时支持两种方式的中断：

1.通过裁决控制逻辑单元收到的链路争用讯号ARACK产生中断；

2.通过C/D*线控制数据线编码产生中断。

ATBH要处理的最后一个问题是在总线桥控制权不变的前提下改变数据传输方向。ATBH的BBP端口在工作时，控制讯号一部分来自外界，另一部分由已方输出，换向控制由胜方ATBH修改R/W*值实现。当胜方修改R/W*值迅速导致已方输出、输入讯号方向改变，而负方ATBH由于线路延迟而暂时没有换向时，产生总线桥换向冲突。ATBH中设计了换向控制电路，该电路检测R/W*，一旦R/W*产生变化，换向检测电路立即将本方BBP的除裁决总线和R/W*以外的讯号线置成三态输出，然后执行内部换向，由于ATBH以及SN内部端口控制的对称性，换向检测电路在大于二倍的R/W*至本方换向电路延时之后，重新打开已经换向的BBP端口。负方ATBH检测来自总线桥的R/W*，一旦变化，也关闭BBP端口，直至已方换向完毕后立即重开。

这样完成了各结点机间的数据和命令的交换。

Claims (5)

1.一种结点互连适配器(XBH)安装于分布式可扩展并行机群系统中每个结点机(TN)的总线扩展槽上，它包括：和此结点机的总线槽相接的总线接口单元(XBUS接口单元)、与互连网络相连的总线桥接口单元(BBP接口单元)、双向数据寄存器、命令寄存器、状态寄存器和XBH的配置单元(Boot PROM区)，其特征在于：

(1)BBP接口单元设有三类信号线：裁决总线、数据/地址复用总线和总线链路控制总线，这三类信号线不是任何一种标准总线的信号线，而是遵循一种在整个连接结点机链路中统一的被称之为总线桥协议(BBP)的信号，它可被任何结点机上的结点互连适配器由其所在的结点机标准总线信号转换产生和被接收并转换为本结点机标准总线信号；

(2)结点机总线接口单元设有数据线、数据传输宽度表示线、地址线、中断请求线、传输响应或回应线、总线使用请求线、总线使用允许线、传输方向线、地址探测线、设备选择线、XBH状态线、时钟线和电源线等，它们分别与结点机的总线扩展槽内相应信号线连接；

(3)在结点互连适配器(XBH)内，还有一个协议转换单元，它由裁决逻辑单元、中断控制逻辑单元、命令寄存器、状态寄存器、双向数据寄存器共同组成，裁决逻辑单元分别与BBP接口单元的裁决总线和命令寄存器相接，即裁决逻辑单元的可接收来自BBP接口单元中裁决总线的信号或命令寄存器的信号，将来自连接链路的、请求连通结点机的信号(或结点机请求连通链路的信号)与连接裁决逻辑单元的相对应的另一端的状态进行裁决，最后将裁决结果返回BBP接口单元的裁决总线或XBH内的状态寄存器，确定链路的接通或不接通，中断控制逻辑单元分别和BBP接口单元的控制总线、数据/地址复用总线和XBH内的命令寄存器、状态寄存器相接，它将来自连接链路的控制信号、命令信号或来自本结点机的控制信号在本结点机内进行处理并产生中断，然后将中断结果返给BBP接口单元的链路控制总线和本结点机；

(4)双向数据寄存器分别与BBP接口单元的数据/地址复用总线和本结点机内总线的数据线和地址线相通，在命令寄存器和中断控制逻辑单元的控制下，实现本结点机的数据或命令与连接其他结点机的连接链路上的传输数据或命令的相互传递，即也完成了两结点机之间的数据和命令的传递；

(5)XBH的配置单元(Boot PROM区)为一PROM芯片，其内固化了XBH的驱动配置程序，该程序在系统引导时，指明本设备的类型、属性以及该扩展卡所采用的中断优先级、卡内各寄存器：命令寄存器、状态寄存器和双向数据寄存器的地址等。

2.根据权利要求1所述的结点互连适配器，其特征是所述的结点互连适配器内的裁决逻辑单元采用一个基于“线—或”技术的对称的优先权比较逻辑电路，采用两级裁决，两方中优先权大的一方获得控制权，相同优先权时进行第二级随机过程裁决，保证只有唯一的胜方。

3.根据权利要求1所述的结点互连适配器，其特征是：所述的BBP接口单元的三类信号线的设置如下：

(1)裁决总线：

1)ARST：指示裁决过程开始，高电平有效，由互连端口的任一侧启动；

2)ARn-AR0：裁决优先权线，ARn是最高位，提供2ⁿ⁺¹级优先权限；

3)ARSESUS：本端口优先权比较结果，送往互连端口的ARSESU0；

4)ARSESU0：互连端口对方一侧的优先权比较结果，与端口对方一侧ARSESUS相接；

(2)数据/地址复用总线：

5)BBPD0-BBPD31：32位的用于传输数据或地址的数据/地址复用总线，BBPD31是最高位；

(3)总线链路控制总线：

6)BBPR/W*：读写控制线，低电平为写，高电平为读；

7)DS*：数据有效指示，下降沿有效；

8)DACK*：数据确认指示，下降沿有效；

9)AS*：地址有效指示，下降沿有效；

10)C/D*：命令/数据定义线，高电平时BBPD0-BBPD31上传输的是控制命令，低电平时BBPD0-BBPD31上传送终端结点收发的数据；

11)READY：受控端口准备好信号线，高电平有效，用于结点同步；

4.根据权利要求1所述的结点互连适配器，其特征是BBP接口单元接在一个“电—光”可互相转换的装置上，使结点机间采用光缆即光信号进行传输。

5.根据权利要求1所述的结点互连适配器，其特征是适配器的两端口BBP接口单元和XBH与总线接口单元各有一存储缓冲器，以加快数据和命令的快速传递。

Images