CN1617160A

CN1617160A - 用于识别标准卡以及非标准卡的卡识别系统

Info

Publication number: CN1617160A
Application number: CNA2004101005494A
Authority: CN
Inventors: 山本齐; 日下部弘昌
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2003-08-27
Filing date: 2004-08-27
Publication date: 2005-05-18
Anticipated expiration: 2024-08-27
Also published as: TW200519601A; US7712659B2; TWI351609B; US20050077355A1; CN100440242C; US7383982B2; US20080251576A1

Abstract

一种新的卡识别系统包括：计算机，其具有用于与符合标准的标准卡和不符合标准的非标准卡交换数据的卡控制器；以及卡适配器，用于将所述非标准卡与计算机相连，以使得该非标准卡能够被识别。该计算机或卡适配器包括：数据转换器，其具有用于非标准卡的输入/输出控制器，用于将所述非标准卡的数据转换为用于所述标准卡的数据；以及接口，具有用于所述标准卡的输入/输出控制器，并且通过专用传送路径与数据转换器相连。一种新的卡识别系统包括：多个卡管理系统，每个都包括：连接器，第一控制器，第一多路复用器，卡检测器；第二控制器；以及第二多路复用器，将第二控制器指定给卡连接器。

Description

用于识别标准卡以及非标准卡的卡识别系统

技术领域

本专利申请涉及一种卡识别系统，该系统允许非PCMCIA标准卡例如智能卡能够作为PCMCIA标准卡而被识别，更具体地，涉及一种改进的转换器，其位于卡识别系统的卡适配器或计算机中，并能够将非PCMCIA标准卡作为PCMCIA标准卡来使用。

PCMCIA是个人计算机存储器卡国际联合会的缩写。

背景技术

传统的卡识别系统包括：适配器，用于将非PCMCIA标准卡，例如具有不符合PCMCIA标准的不规则连接器的智能卡，连接到PC卡连接器，以及转换器，用于允许计算机识别与适配器相连的非PC卡作为PC卡，以使得非PC卡能够与具有用于PCMCIA标准卡的连接器的计算机一块使用。该适配器包括有源适配器或无源适配器。

所述有源适配器包括上述的转换器。在采用了该有源适配器的卡识别系统中，计算机并不需要包括用于识别非PC卡(例如智能卡)的专用电路。

另一方面，无源适配器在内部将智能卡信号管脚的分配转换为PC卡信号管脚的分配，并且不包括转换器。

这样，在采用了无源适配器的卡识别系统中，计算机必须包括：检测器，用于检测智能卡无源适配器的连接，以及转换器，当检测器检测到无源适配器的连接时，该转换器被激活，并将从智能卡输出的数据转换为用于PC卡的数据。

现在，以采用了有源适配器的卡识别系统为例对传统转换器的结构和问题进行说明。

图11为一个典型框图，其中示出了智能卡1，这里为非PC卡，计算机3，以及有源适配器10，用于构成用于智能卡1的卡识别系统S4。

该计算机3包括：具有PCI(外设部件互连)总线B1的芯片组4，CPU(中央处理单元)5，存储器6，与芯片组4相连的硬盘7，以及用于识别PCMCIA兼容的PC卡的PC卡控制器8。还有，该计算机3包括与PC卡控制器8相连的PC卡连接器2。

该智能卡有源适配器10具有接触连接器16，其与智能卡1的接触端点表面1a相连，以及插孔式连接器10b，其与计算机3的PC卡插针式连接器2相连。还有，该智能卡有源适配器10包括转换器C2，其位于接触连接器16与插孔式连接器10b之间，用于将从智能卡(其为非PC卡)输出的数据转换为用于PC卡的数据，并将该数据输出到计算机端。

该转换器C2包括：用于通过连接器2而与PC卡控制器8交换数据的PC卡接口11，CPU 12，RAM 13，ROM 14，以及智能卡控制器15，它们都通过总线B2与接口11交换数据。

在本专利申请中，智能卡控制器起到用于智能卡的数据转换器的作用。

当智能卡1与智能卡接触连接器16相连时，该智能卡控制器15检测该连接并将该连接通知给CPU 12。CPU 12通过PC卡接口11将来自智能卡1的信息输出给计算机3的PC卡控制器8。

从智能卡1到计算机3的数据流如下所示。来自智能卡1的数据一度被存储在智能卡控制器15的FIFO单元15a中。该FIFO单元15a起到缓冲存储器的作用，用于吸收智能卡1和PC卡之间数据处理速度上的差异。在检测到存储在FIFO单元15a中的数据时，CPU 12读出存储在FIFO单元15a中的数据并将该数据存储在工作RAM 13中。CPU 12使用中断信号通过PC卡接口11以及连接器2通知计算机3的PC卡控制器8：已经从智能卡1接收到了数据，并通过类似的过程将存储在RAM 13中的数据输出给PC卡控制器8。

存储在RAM 13中的数据在输出之前被临时保存在PC卡接口11的寄存器11a中。

从计算机3到智能卡1的数据流如下。

计算机3的主CPU 5通过芯片组4、PCI总线B1、以及PC卡控制器8将存储在存储器6中的数据输出给连接器2。当通过连接器2接收到数据时，该PC卡接口11临时将传送数据存储在内部寄存器11a中。当检测到传送数据被存储在寄存器11a中时，CPU 12通过数据总线B2将传送数据写入到工作RAM 13中。CPU 12将被写入到RAM 13中的数据写入到智能卡控制器15的FIFO单元15a中。该智能卡控制器15通过接触连接器16将写入到FIFO单元15a中的数据输出给智能卡1。由CPU 12执行的程序都被存储在闪速ROM 14中。

所述包括在智能卡有源适配器10中的转换器C2包括：CPU 12，工作RAM13，以及用于在PC卡接口11与智能卡控制器15之间交换数据的闪速ROM14，其引发该电路尺寸较大的问题。

进一步，如前面所述，在转换器C2中，从智能卡1中输出的数据依次被存储到智能卡控制器15的FIFO单元15a、工作RAM 13、以及PC卡接口11的寄存器11a中，接下来被输出给计算机3。这样，数据传送的效率就很低。

进一步，由于包括在转换器C2中的闪速ROM 14的制造过程不同于制造普通CMOS(互补金属氧化物半导体)的过程，因此制造步骤的数量很大并且制造成本很高。这在使用EEPROM(电可擦可编程只读存储器)代替闪速ROM的情况下也是适用的。

根据另一种类型的相关技术，笔记本计算机具有多个(例如，两个)连接器，用于连接PCMCIA兼容的PC卡。进一步，一些上述类型的计算机包括智能卡控制器，用于通过无源适配器识别与PC卡连接器之一相连的智能卡。

图12为传统卡识别系统S5的典型结构框图。

该卡识别系统S5包括两个PC卡连接器110和111。同样，该卡识别系统S5包括：含有PC卡控制器150的计算机200，以及智能卡无源适配器120，用于将智能卡(这里是非PC卡)与连接器110或111相连。

该计算机200包括：芯片组101，主CPU 102，存储器103，被提供在芯片组101周围的硬盘(HDD)104，以及PC卡控制器150。

该PC卡控制器150包括第一控制器152和第二控制器157，它们分别与两个PC卡连接器110和111相连，并且具有PCI接口151。

该第一和第二控制器152和157的结构是相同的，因此只对第一控制器152的结构进行说明，其中第二控制器157的相应部分的参考数字被置于括号中。

卡检测器154(159)将与一个与连接器110(111)连接的卡的信息输出给PC卡控制装置153(158)。

当通过无源适配器120与智能卡130相连时，卡检测器54(59)将高电平智能卡使能信号SCEN1(SCEN2)输出给多路复用器(MUX)156(161)。

另一方面，当与PC卡140相连时，卡检测器154(159)将低电平智能卡使能信号SCEN1(SCEN2)输出给多路复用器156(161)。

当输入高电平智能卡使能信号SCEN1(SCEN2)时，多路复用器156(161)使得智能卡控制器155(160)在智能卡130和PC卡控制器153(158)之间起作用，而当输入低电平智能卡使能信号SCEN1(SCEN2)时，将PC卡140与PC卡控制器153(158)相连。

根据对具有两个PC卡连接器的笔记本计算机的实际使用情况的调查，很少同时使用两个智能卡，并且很典型的使用就是用于个人识别的智能卡与两个PC卡连接器中的一个相连，同时无线LAN卡或调制解调卡与另一个PC卡连接器相连。在这种典型的使用中，提供在控制器(152或157)中的卡检测器(154或159)以及智能卡控制器(155或160)不常被使用并且也不是很有用。

可是，如果卡检测器(154或159)以及智能卡控制器(155或160)只被提供在第一和第二控制器152和157中的一个上，则就会出现这种情况：当要使用智能卡的时候，PC卡已经与同智能卡控制器相连的连接器相连。在这种情况下，必需要停止使用该PC卡并且该PC卡必须被替换至另一个连接器，这就带来了不便。

发明内容

该专利申请描述了一种用于识别标准卡以及非标准卡的新的卡识别系统。在一个例子中，该卡识别系统包括：计算机，其具有用于与符合标准的标准卡和不符合标准的非标准卡交换数据的卡控制器；以及有源卡适配器，用于将非标准卡与计算机相连，以使得该非标准卡能够被识别。该有源卡适配器包括：

数据转换器，具有用于非标准卡的输入/输出控制器，并用于将非标准卡的数据转换为用于标准卡的数据；以及接口，具有用于标准卡的输入/输出控制器，并且通过专用传送路径与数据转换器相连。

上面提到的数据转换器或接口还包括一个电路，用于将从数据转换器输出的数据的比特数转换成用于标准卡的数据的比特数。

上面提到的数据转换器还包括定时控制器，用于响应于来自计算机的请求而独立控制输出信号的定时。

上面提到的标准包括PCMCIAPC卡标准，并且该非标准卡包括智能卡。

该专利申请描述了另一种用于识别标准卡以及非标准卡的新的卡识别系统。在一个例子中，该卡识别系统包括：计算机，该计算机具有用于与符合标准的标准卡和不符合标准的非标准卡交换数据的卡控制器；以及无源卡适配器，用于将非标准卡与计算机相连，以使得该非标准卡能够被识别。该卡控制器包括：数据转换器，具有用于非标准卡的输入/输出控制器，用于将非标准卡的数据转换为用于标准卡的数据；以及接口，具有用于标准卡的输入/输出控制器，并且通过专用传送路径与数据转换器相连。

上面提到的数据转换器或接口包括一个电路，用于将从数据转换器输出的数据的比特数转换成用于标准卡的数据的比特数。

上面提到的数据转换器还包括缓冲存储器，其能够存储一定数量的数据，该数据是在一次传送中从非标准卡输出的。

该专利申请描述了另一种用于识别标准卡以及非标准卡的新的卡识别系统。在一个例子中，该卡识别系统包括：至少两组卡管理系统，每组卡管理系统包括卡连接器，用于连接标准卡以及非标准卡中的一个，第一控制器，被设置为控制所述标准卡，第一多路复用器，其被安排在卡连接器以及第一控制器之间，并被设置为多路传送来自与卡连接器相连的标准卡以及非标准卡中的一个的信息，卡检测器，其被设置为检测与卡连接器相连的标准卡以及非标准卡中的一个；第二控制器，其与至少两组卡管理系统的每一个的第一多路复用器相连，并被设置为控制所述非标准卡；以及第二多路复用器，与第二控制器以及至少两组卡管理系统的每一个的第一控制器相连。至少两组卡管理系统的每一个的第一多路复用器以及卡检测器、第二控制器、以及第二多路复用器构成了工作分配控制器，其被设置为使得第二控制器插入到第一控制器和卡连接器之间，以防止当非标准卡直接或间接通过适配器与至少两组卡管理系统的卡连接器之一相连时将第二控制器分配给其它的卡连接器。

当在连接器检测到非标准卡时，上面提到的卡检测器不检测其它卡连接器上的非标准卡。

附图说明

图1为根据本发明第一实施例的卡识别系统的典型结构框图；

图2为PC卡接口的典型结构框图；

图3为地址译码器的典型结构框图；

图4为智能卡控制器的典型结构框图；

图5为根据本发明另一实施例的卡识别系统的典型结构框图；

图6为包括在根据本发明另一实施例的卡识别系统中的智能卡控制器的典型结构框图；

图7为I/O控制器的典型结构框图；

图8为当有一个智能卡连接时执行的激活过程的典型时序图；

图9为根据本发明另一实施例的卡识别系统的典型结构框图；

图10为卡检测器的典型结构框图；

图11为一个传统卡识别系统的典型结构框图；

图12为另一个传统卡识别系统的典型结构框图。

具体实施方式

在描述附图中所示的优选实施例的过程中，为了清晰起见采用了特定的术语。可是，本专利说明书所公开的内容并不仅仅限于被如此选择的特定术语，并且可以理解的是，每个特定的元件都包括所有按照类似方式运行的技术等价物。

现在参看附图，其中在各视图中，同样的参考数字表示相同或相应的部分，并且更具体地参看图1，对根据典型实施例的用于识别非标准卡的典型卡识别系统进行描述。

图1示出了根据本发明典型实施例的卡识别系统S1。该卡识别系统S1包括有源适配器50，其中含有转换器C1。该转换器C1允许非PCMCIA标准卡，例如具有不同形状连接器的智能卡，被作为PCMCIA标准卡来识别。在下文中非PCMCIA标准卡适当时候是指非常规卡或者非PC卡，而PCMCIA标准卡是指标准卡或者PC卡。该转换器C1不同于图11中所示的一般转换器C2之处就在于使用改进的PC卡接口51来代替接口11、CPU 12、RAM 13、以及ROM 14。

在转换器C1的部件中，相应于参照图11描述的一般转换器C2的部分被指定给相同的参考数字。首先将会直接对卡识别系统S1的整体结构进行说明，接着再说明转换器C1的具体结构和操作。

计算机3包括：具有PCI总线B1的芯片组4，与该芯片组4相连的CPU5，存储器6，硬盘7，以及用于识别PCMCIA兼容的PC卡(也就是标准卡)的PC卡控制器8。该计算机3还包括与PC卡控制器8相连的PC卡连接器2。

用于智能卡，其为非规则卡，的有源适配器50具有接触连接器16，其与智能卡1的接触端点表面1a相连，以及插孔式连接器10b，其与计算机3的PC卡插针式连接器2相连。在该有源适配器50中，转换器C1位于接触连接器16与插孔式连接器10b之间，并且将从智能卡1输出的数据转换为用于PC卡的数据，并将该数据输出到计算机端。

该转换器C1包括：智能卡控制器15，其对应于一般转换器C2中所提供的控制器；以及改进的PC卡接口51，其通过起到专用传送通道作用的总线B2与智能卡控制器15相连。

该智能卡控制器15包括FIFO单元15a，起到缓冲存储器的作用，用于消除智能卡1和PC卡之间数据处理速度上的差异。

该PC卡接口51将从智能卡控制器15输出的数据转换为用于PC卡的标准数据。该数据标准通常定义了一个数据格式，例如串行与并行之间的区别，数据的比特数等等。

这将在后面详细描述，在PC卡接口51中，将由被称为信号转换器54的特定电路来调整数据的比特数。

图2为PC卡接口51的典型结构框图。

该PC卡接口51包括中断信号转换反相器52，地址译码器53，以及信号转换器54。

该地址译码器53生成用于智能卡控制器15的控制信号SCCREN[0]-[7]。

该信号转换器54将已经被转换为智能卡控制器15中PC卡数据的智能卡数据的比特数改变为用于PC卡数据的比特数。

当与智能卡1相连时，该中断信号转换反相器52对由智能卡控制器15输出给计算机3的主CPU 5的高有效中断信号SCCINT进行反相，并输出低有效信号RDY/INT#。

在下文中，信号名称的末端所附的符号“#”表示信号为低有效。

该地址译码器53包括8个寄存器，它们具有被指定给它们的预定地址。当从计算机发送出的26比特的地址数据A[25:0]的数值与一个被指定给8个寄存器的地址一致时，在用作控制信号的寄存器使能信号SCCREN[0]-[7]中，该地址译码器53将与具有符合地址数据A[25:0]数值的地址的寄存器相关的信号转换为高电平，从而指定一个PC卡总线的地址总线。

图3为地址译码器53的典型结构框图。

如图3所示，该地址解码器包括8个寄存器53a-53h，以及8个EXOR门53i-53p。

该寄存器53a-53h分别存储预定的8种类型的数据，每个数据都有26比特。

EXOR门53i-53p分别计算存储在寄存器53a-53h中的26比特数据与地址数据A[25:0]之间的异或(EXOR)，并输出结果作为寄存器使能信号SCCREN[0]-[7]。

当地址数据[25:0]与存储在8个寄存器53a-53h中的一个中的数据一致时，被如上设置的地址译码器53将一个相关的寄存器使能信号SCCREN[0]-[7]转换为高电平，并输出该信号。

再参看图2，该信号转换器54包括两个OR门55和56，8个双向门57[0]-57[7]，以及8个单向门57[8]-57[15]。

该8个双向门57[n](其中n为0-7的整数)中的每一个都由三态缓冲器57[n]A和三态缓冲器57[n]B并联构成。

当被输入低电平信号时，该三态缓冲器57[n]A将来自智能卡端的比特数据SCPUD[n]传送到计算机一侧。

相反，当被输入高电平信号时，该三态缓冲器57[n]B将来自计算机端的比特数据D[n]传送到智能卡端。

该8个单向门57[m] (其中m为8-15的整数)为三态缓冲器，并且当被输入低电平信号时，该三态缓冲器输出“0”到计算机端，作为16比特数据D[15:0]中的高8比特。

当符合PCMCIA的从计算机3的PC卡控制器8输出的写使能信号WE#以及芯片使能信号CE#被转换至低电平时，该OR门55就会使出低电平写使能信号SCPURW#。

当信号WE#或CE#被切换至高电平时，OR门55就会输出高电平数据读使能信号SCPURW#。

当芯片使能信号CE#以及输出使能信号OE#都为低电平时，OR门56就会将低电平信号输出给8个双向门57[0]-57[7]以及8个单向门57[8]-57[15]。

这样，来自智能卡端的8比特数据SCPUD[7:0]就被转换为16比特数据D[15:0]，其被输出给计算机3。

当信号CE#或OE#被切换至高电平时，OR门56就会将高电平信号输出给8个双向门57[0]-57[7]以及8个单向门57[8]-57[15]。

在这种情况下，来自计算机3的16比特数据D[15:0]的高8比特就被删除，并且剩余的8比特数据被输出给智能卡1，作为SCPUD[7:0]。

该改进的PC卡接口51允许通过信号转换器54，而不需要使用寄存器等来在智能卡1与计算机3之间进行有效的交换数据。

图4为智能卡控制器15的典型结构框图。

该智能卡控制器15包括：SCB控制器20，FIFO单元159，RX/ATR控制器22，TX控制器23，卡检测器24，以及I/O控制器25。

该智能卡控制器15的结构与包括在如图11所示的传统卡识别系统中有源适配器10的转换器C2中的智能卡控制器的结构一样。这样，在这里可以进行简单的描述：从上述的PC卡接口51中输出的信号被输入给并由智能卡控制器15处理。

该卡检测器24接收SC_CD信号的输入，该信号表示智能卡1是否与接触连接器16相连。当SC_CD信号为低电平时，卡检测器24通知SCB控制器20，已经检测到了一个智能卡。进一步，卡检测器24还会将SC_PWR信号输出给电源(未示出)，该信号允许向智能卡1供电。

如将在后面描述的，该I/O控制器25根据来自SCB控制器20的指令输出一个用于智能卡1的复位信号SC_RST。进一步，该I/O控制器25还会与智能卡1交换I/O信号SC_I/O以及时钟信号SC_CLK。

该RX/ATR控制器22逐位从I/O控制器25接收数据，将该数据转换为8比特的并行数据，并将该并行数据输出给FIFO单元15a。进一步，该RX/ATR控制器22确定了初始基本时间单元(ETU)(也就是比特传输时间)，该初始基本时间单元根据在初始连接时从智能卡1接收到的对于复位的应答(ATR)(也就是初始响应信息)指定传送1比特数据所需的时钟周期数。

该TX控制器23将来自FIFO单元15a的8比特数据转换为逐位的串行数据，并将串行数据输出给I/O控制器25。该TX控制器23还可以同SCB控制器20相连。

该FIFO单元15a起到缓冲存储器的作用，用于吸收智能卡1和PC卡之间数据处理速度上的差异。该FIFO单元15a包括8个FIFO(相当于8个字)，其中的每一个都能存储8比特数据。

该FIFO单元15a将从RX/ATR控制器22输入的8比特数据输出到被称为SCBDB(未示出)的数据总线，将从该SCBDB输入并被存储在8个FIFO中的一个中的8比特数据输出给TX控制器23。该SCBDB还可以同SCB控制器20相连。

如上所述，在根据一个典型实施例的卡识别系统中，包括在有源适配器中的转换器的结构是相当简单的，并且完全除去了会导致数据处理延迟的寄存器等元件(也就是，包括在如图11所示的传统转换器C1中的起到工作存储器作用的RAM 13，以及PC卡接口11的寄存器11a)。

这样，除了使用特定的电路来实现在如图11所示的传统转换器C2中由CPU 12和软件实现的功能的优点以外，处理的速度也进一步增加了，并且由于没有寄存器等元件也允许紧凑设计。

进一步，由于从如图11所示的传统转换器C2中除去了闪速ROM(或EEPROM)，因此该转换器C1可以与其它的处理单元一块制造。这就能够改进生产效率。

虽然根据上述典型实施例的卡识别系统S1包括位于有源适配器50中的改进的转换器C1，但是根据本发明的卡识别系统并不仅限于包括有源适配器50，并且可替换地可以包括无源适配器。在该情况下，该改进后的转换器C1被包括在一个计算机中。

下文中，将对另一个典型实施例进行说明。图5为根据本发明另一实施例的卡识别系统S2的典型结构框图。该卡识别系统S2包括无源适配器80。

该无源适配器80是一种已知的类型，它在内部将智能卡1的管脚分配转换为PC卡的管脚分配。该无源适配器80具有与智能卡1的接触端点表面1a相连的接触连接器80a，以及用于PC卡的插孔式连接器80b。

计算机9包括：具有PCI总线B1的芯片组4，与该芯片组4相连的CPU5，硬盘7，以及用于识别PCMCIA兼容的PC卡的PC卡控制器70。该计算机9还包括与PC卡控制器70相连的PC卡连接器2。

现在，对PC卡控制器70的结构进行说明。PC卡检测器71确定连接器2是否与PCMCIA兼容的PC卡或用于智能卡的无源适配器80相连。

多路复用器74根据由PC卡检测器71检测到的结果切换总线。

当连接器2与PC卡相连时，该多路复用器74将PC卡控制装置72与连接器2相连。

另一方面，当连接器2与用于智能卡的无源适配器80相连时，该多路复用器74将连接器2与转换器C1相连。

该转换器C1与PC卡控制装置72相连。也就是，当用于智能卡的无源适配器80与连接器2相连时，转换器C1就会介于连接器2与PC卡控制装置72之间，用于将来自智能卡1的数据转换为用于PCMCIA兼容的PC卡的数据，并且将结果数据输出给PC卡控制装置72。PC卡控制装置72的输出通过PCI接口73以及PCI总线B1被传送给芯片组4。

当从PC卡控制装置72或转换器C1输出高电平PWR信号或SC_PWR信号时，电源开关76向通过连接器2相连的卡提供电源电压Vcc。该电源开关76由来自OR门75的信号驱动。

还有，在包括无源适配器80的卡识别系统中，由于计算机9中包括了改进的转换器C1，因此电路的尺寸减小了，并且改进了转换器中数据传送的效率。

通过使用上面提到的改进的转换器C1，包括在如图11所示的传统转换器C2中的CPU、ROM以及RAM都被去掉，因此电路的尺寸也减小了。结果，计算机3就负责控制与信号输出相关的定时。

然而，如果该主CPU 5是能够同时处理多个作业的多任务CPU，则当执行一个要求高处理性能(即，巨大的应用程序)的应用程序或者当大量的应用程序同时运行时，就很难严格地控制定时。

例如，很难严格地控制读和写数据的定时，复位周期的定时等。

结果，很难持续的满足EMV标准，该标准就是：在该复位周期中，频率大约为4MHz的时钟信号必须循环40000至45000次(近似于10ms-11.25ms)。

在下文中，将会对本发明的另一个典型实施例进行说明，其是对使用在根据上面提到的实施例的卡识别系统S1和S2中的转换器的改进。

如图6所示，在转换器C1中用智能卡控制器60代替了智能卡控制器15。如图6所示，智能卡控制器60包括起到缓冲存储器作用的大容量FIFO单元61，一个包括复位控制器66的I/O控制器62，其中该复位控制器66独立的作为定时控制器。

这就允许从智能卡1可靠地读出以及向其写入数据。还有，复位周期是可以被严格控制的，也就是说，可以控制复位周期，以使得其能够满足EMV标准。进一步，通过改变来自主CPU 5的复位控制器66的设置(即，将在后面描述的寄存器68的设置值)，各种定时控制操作都是被允许的。

图6为改进的智能卡控制器60的典型结构框图。与智能卡控制器15中相对应的部分被分配给相同的参考数字。

如上所述，与智能卡控制器15相反，该智能卡控制器60包括能够存储大量字(260字)的FIFO单元61，以及包括复位控制器66的I/O控制器62。

首先，对能够存储260字的FIFO单元61进行描述。如图4所示的智能卡控制器15的FIFO单元15a只能存储8个8比特数据的字。根据智能卡协议，数量达到最大260字节的数据被作为数据块连续发送和接收。

例如，当主CPU 5接收数据的速度低于从智能卡1输出数据的速度时，该FIFO单元15a就会上溢(即，出现缓冲器上溢)，因此就不能正确的读出接收到的数据。

另一方面，当智能卡1从FIFO单元15a接收数据的速度高于从主CPU 5向FIFO单元15a写数据的速度时，数据就会间歇地发送给智能卡1，因此智能卡1就会错误的识别块数据的数量。

因此，除了FIFO单元15a以外，还提供了能够存储260个8比特数据字的大容量FIFO单元61，这个数字等于能够一次从智能卡1中传输的最大字节数。这样，就可以在完成向FIFO单元61写入数据之后从智能卡1或计算机9中读出数据或向其中写入数据，并克服和上述的问题。

接下来，将会描述包括复位控制器66的I/O控制器62。

图7为I/O控制器62的典型结构框图。

与图4中所示的传统I/O控制器25相比，该I/O控制器62另外还包括AND门65以及复位控制器66。与控制复位不相关的部分没有被示出。

由触发器构成的锁存电路63包括用于接收高电平信号输入(例如，电源电压Vcc)的数据输入端。当复位输出使能信号SCRSTOE#被切换为低电平时，单向门(三态缓冲器)64被打开，因此从锁存电路63中输出的高电平信号被输出给智能卡1作为复位信号SC_RST。该锁存电路63还包括用于接收复位清空信号SCRSTCLR#输入的定时信号输入端。在复位之后，该复位清空信号SCRSTCLR#使得锁存电路63的输出被切换回高电平。

该复位控制器66包括：16比特计数器67，寄存器68，以及比较器69。

该16比特计数器67在接收到从SCB控制器20输出的低电平信号ACTEND#的输入时开始计数，其中该信号ACTEND#表示激活进程已经完成。

该寄存器68保存16比特的计数值。

该比较器69对从计数器67输出的计数值和由寄存器68保存的计数值进行比较，并且当这些计数值相互一致时，输出一个低电平复位结束信号RSTEND。

当从主CPU 5接收到信号ACTEND#的输入时，其中该信号ACTEND#表示激活进程已经完成，上述的复位控制器66就会对预定数量的时钟周期(例如，41000)进行计数，并且输出一个低电平复位结束信号RSTEND来完成复位周期。

从复位控制器66的比较器69中输出的复位结束信号RSTEND被输入到两输入AND门65的一个信号输入端。AND门65的另一个信号输入端接收复位设置信号SCRSTSET#的输入，其中该信号SCRSTSET#在传统的技术中被输入给I/O控制器。

在上述的结构中，当复位设置信号SCRSTSET#和复位结束信号RSTEND中的一个变成低电平时，该AND门65会对将复位信号保持在低电平的锁存电路63进行复位。

通过允许从主CPU 5改变复位控制器66的16比特寄存器68中的设置数值，就可以改变设置，使得复位周期满足一个EMV标准之外的标准，例如根据ISO 7816，不大于40,000时钟周期的复制周期。

图8为当有智能卡1连接时，由智能卡控制器60首先执行的激活进程的典型时序图，并且还示出了复位周期。

当SC_DC#信号被切换至低电平时，该卡检测器24就会在定时T1之前检测到该智能卡1与接触连接器16(或者在无源适配器80情况下的接触连接器80a)相连，并且将该结果通知给SCB控制器20。

该SCB控制器20输出高电平中断信号SCCINT给主CPU 5。该中断信号SCCINT被PC卡接口51反相，并且该结果PC卡中断信号RDY/INT#被发送给PC卡控制器8、芯片组4、以及主CPU 5。

当接收到该低电平中断信号RDY/INT#时，该主CPU 5就会执行下面的激活进程，以便于开始同智能卡1进行通信。

首先，在定时T1，主CPU 5通过PC卡接口51以及智能卡控制器15中的SCB控制器20控制I/O控制器62，因此将SC_RST、SC_CLK、以及SC_I/O端从高阻抗切换至低电平。

由于标准所需的上拉电阻被连接在智能卡控制器15和智能卡1之间，因此即使处于高阻抗状态，该SC_I/O端也是高电平。

在定时T2，主CPU 5通过PC卡接口51以及智能卡控制器15中的SCB控制器20控制卡检测器24，因此将SC_PWR端切换至高电平。

因此，卡电源开关(指图5中的开关76)被打开，以开始向SC_VCC供电。

在定时T3，主CPU 5通过PC卡接口51以及智能卡控制器15中的SCB控制器20控制I/O控制器62，因此该SC_I/O端被切换至高阻抗状态，其中接收模式被输入。

在定时T4，主CPU 5通过PC卡接口51以及智能卡控制器15中的SCB控制器20控制I/O控制器62，因此开始从SC_CLK端提供时钟信号。这就结束了该激活进程。

响应于时钟信号的输出，该SCB控制器20将激活完成信号ACTEND#输出给复位控制器66。

当接收到低电平激活完成信号ACTEND#时，该复位控制器66在经过预定复位周期之后的定时T5，将SC_RST端切换至高电平，从而结束复位周期。

该主CPU 5等待通过I/O控制器62及其它部分从智能卡1接收ATR信号(初始响应信号)。

如上所述，由于该I/O控制器62包括一个独立于定时控制器运行的复位控制器66，因此被改进的转换器C1抑制的输出信号严格定时控制的问题就被解决了。

下文中，将会对本发明的另一个典型实施例进行说明。

图9为根据本发明另一实施例的卡识别系统S3的典型结构框图。在图9中，与图12中所示的传统卡识别系统S5中相对应的部分被分配给相同的参考数字。

该卡识别系统S3具有两个PC卡连接器110和111。该卡识别系统S3也包括：含有PC卡控制器170的计算机100，以及用于将智能卡130与PC卡连接器110或111相连的无源适配器120。

该计算机100包括：芯片组101，主CPU 102，存储器103，硬盘(HDD)104，以及PC卡控制器170，它们都位于芯片组101的周围。

该PC卡控制器170包括第一控制器171和第二控制器173，它们分别与两个PC卡连接器110和111、共用多路复用器175、智能卡控制器155、以及PCI接口151相连。

该第一控制器171和第二控制器173的结构彼此相同，除了第二控制器173的内部信号，即智能卡使能信号SCEN2被输入给共用多路复用器175的选择信号输入端S。

现在直接对第一控制器171的结构进行说明，第二控制器173的相应部分的参考数字被置于括号中。

卡检测器172(174)将与连接器110(111)连接的卡的信息输出给PC卡控制装置153(158)。

当与PC卡140相连时，卡检测器172(174)将低电平智能卡使能信号SCEN1(SCEN2)输出给多路复用器156(161)以及其它控制器173(171)的卡检测器174(172)。

当通过无源适配器120与智能卡130相连时，卡检测器172(174)将高电平智能卡使能信号SCEN1(SCEN2)输出给多路复用器156(161)以及其它控制器173(171)的卡检测器174(172)。

为了响应高电平信号SCEN2(SCEN1)的输入，卡检测器172(174)停止了检测智能卡的功能。

当低电平智能卡使能信号SCEN1(SCEN2)被输入给选择信号输入端S时，该多路复用器156(161)连接PC卡控制装置153(158)以及同连接器110(111)相连的PC卡140。

另一方面，当高电平智能卡使能信号SCEN1(SCEN2)被输入给选择信号输入端S时，该多路复用器156(161)将智能卡控制器155以及通过无源适配器120连接的智能卡130连接在一起。

共用多路复用器175的选择信号输入端S接收从第二控制器173的卡检测器174输出的智能卡使能信号SCEN2的输入。

当智能卡使能信号SCEN2为低电平时，该共用多路复用器175连接智能卡控制器155以及PC卡控制器装置153。

另一方面，当智能卡使能信号SCEN2为高电平时，该共用多路复用器175连接智能卡控制器155以及PC卡控制器装置158。

通过上述结构，虽然只提供了智能卡控制器155，但是该智能卡130也能够与两个PC卡连接器110和111中的任何一个相连。另一个连接器只能与PC卡相连。

更具体地，当非适用智能卡130通过无源适配器120与两个连接器110和111中的一个相连时，该卡检测器172和174，三个多路复用器156、161和175，以及智能卡控制器155使得智能卡控制器155起到数据转换器的作用，以在与智能卡130相连的连接器110或111与PC卡控制装置153或158之间起作用，起到标准卡控制器的作用，并防止将智能卡控制器155分配给两个连接器110和111中的另一个。

在上述的情况下，特定卡检测器、特定多路复用器、以及特定标准卡控制器的组合被指定提供给卡识别系统的特定连接器。

如上所述，卡检测器172和174的结构基本相同。

现在，参照图10对卡检测器172的结构进行描述。

该卡检测器172包括：组合检测电路176，抖动防止电路177，卡检测控制器178，以及开关电路185。

如虚线所包围的部分，如图12所示的一般卡检测器154包括组合检测电路176，抖动防止电路177，以及卡检测控制器178。

当PCMCIA标准卡与PC卡连接器110相连时，CD1#和CD2#被切换至低电平。通过用于防止卡错误检测的抖动防止电路177将CD1#和CD2#输入给卡检测控制器178。

该卡检测控制器178控制以及修改VS1OUT#以及VS2OUT#的值。

该组合检测电路176接收输入的CD1#、CD2#、VS1#、以及VS2#作为用于检测已连接卡的信号。当从卡检测控制器178输出高电平锁存使能信号LATEN时，该组合检测电路176保存CD1#、CD2#、VS1#、以及VS2#，并且根据这些信号状态的变化识别出已连接卡的类型。

根据这些被识别出信号的值，该组合检测电路176将PCMCIA兼容16比特卡使能信号CARD16EN、PCMCIA兼容32比特卡使能信号CARD32EN，智能卡使能信号SCEN0、以及表示与一个未知类型的卡相接的信号NOTAC0中的一个切换至高电平。

在从组合检测电路176输出的4个信号中，该16比特卡使能信号CARD16EN以及32比特卡使能信号CARD32EN直接被输出给PC卡控制装置153(图9)，并且该智能卡使能信号SCEN0和信号NOTAC0被开关电路185转换为输出给PC卡控制装置153(图9)的SCEN1和NOTAC01。

该开关电路185接收从图9所示其它控制器173的卡检测器174中输出的智能卡使能信号SCEN2的输入。

该开关电路185包括1个反相器179，2个AND门180和181，以及1个OR门182。

两输入AND门180的一个输入端接收智能卡使能信号SCEN0的输入，并且两输入AND门180的另一个输入端接收由反相器179对信号SCEN2进行反相后获得的信号的输入。该AND门180的输出起到信号SCEN1的作用。

两输入AND门181的一个信号输入端接收信号SCEN0的输入，并且两输入AND门181的另一个信号输入端接收信号SCEN2的输入。该AND门181的输出被输入给两输入OR门182的一个信号输入端。两个OR门182的另一个信号输入端接收信号NOTAC0的输入。该OR门182的输出起到信号NOTAC1的作用。

根据具有如上结构的开关电路185，当信号SCEN2为低电平时，即当没有智能卡与连接器111相连时，从组合检测电路176输出的信号SCEN0以及信号NOTAC0被直接输出，作为信号SCEN1和NOTAC1。

另一方面，当信号SCEN2为高电平时，即当有一个智能卡与连接器111相连时，如果智能卡与连接器110相连并且信号SCEN0变为高电平，由于已经与连接器111相连的智能卡占用智能卡控制器155，因此该开关电路185就会强制地改变它的决定，确定该卡是一个未知类型的卡，并且输出低电平信号SCEN1和高电平信号NOTAC1。

由于分配控制器C包括具有上述结构的卡检测器172和174，因此可以由两个PC卡连接器共用一个智能卡控制器。因此，就简化了PC卡控制器的结构，同时允许使用PC卡和智能卡，而不需要具体知道用于智能卡的连接器。

根据上面所述可以有很多的附加修改以及变化。因此可以理解的是，在所附权利要求的范围内，本发明所公开的内容可以按照除了上面具体所述的内容来实现。

本申请要求2003年8月27日在日本专利局提出的日本专利申请No.2003-302789，以及2003年9月11日提出的日本专利申请No.2003-320256的优先权，其中公开的全部内容在这里用作参考。

Claims

1.一种卡识别系统，包括：

计算机，其具有一个用于与符合标准的标准卡和不符合标准的非标准卡交换数据的卡控制器；以及

有源卡适配器，用于将所述非标准卡与计算机相连，以使得该非标准卡能够被识别；该有源卡适配器包括：

数据转换器，包括一个用于所述非标准卡的输入/输出控制器，并且将所述非标准卡的数据转换为用于所述标准卡的数据，以及

接口，包括用于所述标准卡的输入/输出控制器，并且通过专用传送路径与所述数据转换器相连。

2.根据权利要求1的卡识别系统，其中该数据转换器或接口还包括一个电路，用于将从所述数据转换器输出的数据的比特数转换成用于所述标准卡的数据的比特数。

3.根据权利要求1的卡识别系统，其中该数据转换器还包括定时控制器，用于响应于来自计算机的请求而独立控制输出信号的定时。

4.根据权利要求1的卡识别系统，其中该标准包括PCMCIA PC卡标准，并且该非标准卡包括智能卡。

5.一种卡识别系统，包括：

计算机，该计算机具有一个用于与符合标准的标准卡和不符合标准的非标准卡交换数据的卡控制器，以及

无源卡适配器，用于将所述非标准卡与计算机相连，以使得该非标准卡能够被识别，

其中该卡控制器包括：

数据转换器，包括用于所述非标准卡的输入/输出控制器，和用于将所述非标准卡的数据转换为用于所述标准卡的数据；以及

接口，包括用于所述标准卡的输入/输出控制器，并且通过专用传送路径与数据转换器相连。

6.根据权利要求5的卡识别系统，其中该数据转换器或接口还包括一个电路，用于将从所述数据转换器输出的数据的比特数转换成用于所述标准卡的数据的比特数。

7.根据权利要求5的卡识别系统，其中该数据转换器还包括定时控制器，用于响应于来自计算机的请求而独立控制输出信号的定时。

8.根据权利要求5的卡识别系统，其中该数据转换器还包括缓冲存储器，其能够存储一定数量数据，该数据是在一次传送中从非标准卡输出的。

9.根据权利要求5的卡识别系统，其中该标准包括PCMCIA PC卡标准，并且该非标准卡包括智能卡。

10.一种卡识别系统，包括：

至少两组卡管理系统，每组包括：

卡连接器，用于连接标准卡以及非标准卡中的一个；

第一控制器，被设置为控制所述标准卡；

第一多路复用器，其被安排在所述卡连接器以及第一控制器之间，并被设置为多路复用来自与卡连接器相连的所述标准卡以及非标准卡中的一个的信号，

卡检测器，其被设置为检测与卡连接器相连的标准卡以及非标准卡中的一个；

第二控制器，其与至少两组卡管理系统的每一个的第一多路复用器相连，并被设置为控制所述非标准卡；以及

第二多路复用器，与所述第二控制器以及至少两组卡管理系统的每一个的第一控制器相连，

其中至少两组卡管理系统的每一个的第一多路复用器以及卡检测器、第二控制器、以及第二多路复用器构成了一个工作分配控制器，其被设置为使得第二控制器插入到第一控制器和卡连接器之间，以防止当非标准卡直接或间接通过适配器与至少两组卡管理系统的卡连接器之一相连时将第二控制器分配给其它的卡连接器。

11.根据权利要求10的卡识别系统，其中当在连接器检测到非标准卡时，该卡检测器不检测其它卡连接器上的非标准卡。

12.根据权利要求10的卡识别系统，其中该标准包括PCMCIA PC卡标准，并且该非标准卡包括智能卡。