TWI351609B

TWI351609B - Card recognition system for recognizing standard c

Info

Publication number: TWI351609B
Application number: TW093125579A
Authority: TW
Inventors: Hitoshi Yamamoto; Hiromasa Kusakabe
Original assignee: Ricoh Co Ltd
Priority date: 2003-08-27
Filing date: 2004-08-26
Publication date: 2011-11-01
Also published as: US20050077355A1; US7712659B2; CN1617160A; CN100440242C; TW200519601A; US7383982B2; US20080251576A1

Description

1351609 - 九、發明說明、【發明所屬之技術領域】本發明關於卡識別系統，可將如智慧卡的非PCMCIA 標準卡識別成PCMCIA標準卡，尤指轉換器改良，設在卡識別系統的卡轉接器或電腦，可使用非PCMCIA標準卡做爲PCMCIA標準卡。 PCMCIA是個人電腦記憶卡國際協會的縮寫。【先前技術】傳統卡識別系統包含轉接器（將如具有不符PCMCIA .標準之不規則連接器之智慧卡的非PCMCIA標準卡接到 PC卡連接器）和轉換器（容許電腦識別接到轉接器的非 PC卡做爲PC卡，以容許非PC卡用於具有PCMCIA標準卡之連接器的電腦）。轉接器包含主動轉接器或被動轉接器。主動轉接器包含上述轉換器。利用主動轉接器的卡識別系統中，電腦不需包含識別如智慧卡之非PC卡的特定電路。另一方面，被動轉接器將智慧卡信號腳位的分配轉變成PC卡的，不含轉換器。因此，利用被動轉接器的卡識別系統中，電腦須包含偵測器（偵測智慧卡被動轉接器的連接）和轉換器（偵測器測到被動轉接器的連接時啓動，將輸出自智慧卡的資料變成PC卡的資料）。 -4- (2) 1351609 以利用主動轉接器的卡識別系統爲例，說明傳統轉換 ^ 器的組態和問題。圖11顯不非PC卡的智慧卡]、電腦3、主動轉接器 ίο，形成智慧卡1的卡識別系統S4。電腦3包含具有PCI匯流排B1的晶片組4、CPU (中央處理單元）5、記憶體6 ’接到晶片組4的硬碟7、識別符合PCMCIA之PC卡的PC卡控制器8。電腦3具有接到PC卡控制器8的PC卡連接器2。智慧卡主動轉接器10具有配合智慧卡1之接觸端表面la的接觸連接器16，和配合電腦3之PC卡公連接器2 的母連接器1 〇b。智慧卡主動轉接器10包含轉換器C2, 設在接觸連接器16與母連接器l〇b間，將輸出自非PC 卡之智慧卡的資料變成PC卡的資料，輸出資料至電腦側。轉換器C2包含以PC卡控制器8經由連接器2交換資料的PC卡介面11、CPU 12、RAM 13、ROM 14、以介面1 1經由匯流排B2交換資料的智慧卡控制器1 5。智慧卡控制器做爲本案之智慧卡的資料轉換器。當智慧卡1接到智慧卡接觸連接器]6時，智慧卡控制器1 5偵測連接並和通知C P U 1 2 » C P U 1 2從智慧卡1 經由PC卡介面]1輸出資訊至電腦3的PC卡控制器8。資料從智慧卡1流到電腦3如下。來自智慧卡]的資料一度存入包含在智慧卡控制器15的FIFO單元】5a。 F I F 0單元]5 a做爲吸收智慧卡1與P C卡間之資料處理速 (3) 1351609 度差異的緩衝記憶體。測到資料存入FIF〇單元15a時， ‘ CpU 12讀取存入FIFO單元15a的資料，將資料存入工作 RAM 13。使用岔斷信號，CPU 12經由pc卡介面n和連接益2通知電腦3的PC卡控制器8，已從智慧卡1收到資料’由類似程序輸出存入ram 13的資料至pc卡控制器8。輸出前，存入RAM 13的資料暫時保持在Pc卡介面 1 1的暫存器]1 a。資料從電腦3流到智慧卡1如下。電腦3的主C P U 5經由晶片組4、P CI匯流排B 1、 P C卡控制器8輸出存入記憶體6的資料至連接器2。經由連接器2收到資料時，PC卡介面11將傳輸資料暫時存入內部暫存器11a»測到傳輸資料存入暫存器ila時， CPU 12經由資料匯流排B2將傳輸資料寫到工作RAM 1 3 〇 CPU 1 2將寫到RAM 1 3的資料寫到智慧卡控制器！ 5 的FIFO單元15a。智慧卡控制器15經由接觸連接器16 輸出寫到FIFO單元15a的資料至智慧卡1。Cpu 12所執行的程式都存入快閃ROM 1 4。包含在智慧卡主動轉接器10的轉換器C2包含CPU 12、工作RAM 13'在PC卡介面11與智慧卡控制器15 間交換資料的快閃ROM 1 4，導致電路規模大的問題。再者’如前述，轉換器C2中，從智慧卡1輸出的資料依序存入智慧卡控制器15的FIFO單元15a、工作RAM 】3、PC卡介面 Π的暫存器 Ha，再輸出至電腦3。因 -6- (4) 1351609 ' 此，資料傳輸效率低。、再者’由於包含在轉換器C2的快閃R0M 14由異於一般CMOS (互補金氧半）的製程製造，故製造步驟數目大’製造成本商。使用EEPR0M取代快閃 ROM的情形也相同。依據其他類的相關技藝，筆記型電腦具有連接符合 PCMCIA之PC卡的多個（例如二個）連接器。再者，上述類型的某些電腦包含識別經由被動轉接器接到一 PC卡連接器之智慧卡的智慧卡控制器。圖1 2顯示傳統卡識別系統s 5的組態。卡識別系統S 5有二P C卡連接器1 1 〇和1 1 1。卡識別系統S5包含具有PC卡控制器150的電腦20，和將非PC 卡之智慧卡接到連接器110或U1的智慧卡被動轉接器 120 ° 電腦200包含晶片組1〇1、主CPU 1 02、記憶體 103、硬碟（HDD) 104、PC 卡控制器 150。 PC卡控制器150包含分別配合二PC卡連接器110和 1 1 ]的第一控制器1 52和第二控制器1 57，具有PCI介面 151 ° 第一和第二控制器1 5 2和1 5 7組態相同，因而說明只針對第一控制器1 5 2的組態，括弧中是第二控制器〗5 7之對應組件的參考數字。卡偵測器】54 (159)輸出接到連接器】1〇 (111)之卡的資訊至PC卡控制裝置153 (158)。 (5) 1351609 ' 當智慧卡1 3 0經由被動轉接器1 2 0連接時，卡偵測器、54 (59)輸出高位準智慧卡致能信號SCEN1 (SCEN2)至多工器（MUX) 1 56 (1 61)。另一方面，連接PC卡140時，卡偵測器1 54 ( 1 59) 輸出低位準智慧卡致能信號 SCEN1 (SCEN2)至多工器 156 (161) ° 輸入高位準智慧卡致能信號SCEN1 (SCEN2)時，多工器156 (161)使智慧卡控制器1 5 5 ( 1 60)在智慧卡130 與PC卡控制器 1 5 3 ( 1 5 8)間作用，而輸入低位準智慧卡致能信號SCEN1 (SCEN2)時，將PC卡140接到PC卡控制器 153 (158)。依據具有二PC卡連接器之筆記型電腦的實際使用調查，二智慧卡很少同時使用，通常個人辨識的智慧卡接到二PC卡連接器之一，WLAN卡或數據機卡接到另一 PC 卡連接器。此種用途中，設在控制器（152或157)之一的卡偵測器（154或159)和智慧卡控制器（155或160) 很少使用。但若卡偵測器（1 5 4或1 5 9 )和智慧卡控制器（155 或1 60)只設在第一和第二控制器152和1 57之一，則要使用智慧卡時，PC卡已接到配合智慧卡控制器的連接器。在此情形，PC卡使用須停止，PC卡須更換至另一連接器，導致不便。【發明內容】 -8- 1351609 • 本發明說明識別標準卡和非標準卡的新穎卡識別系 .統。一例中，卡識別系統包含：具有卡控制器的電腦，以符合標準的標準卡和不合標準的非標準卡交換資料；主動卡轉接器，將非標準卡接到電腦來識別非標準卡。主動卡轉接器包含：具有非標準卡之輸入/輸出控制器的資料轉換器，將非標準卡的資料變成標準卡的資料；具有標準卡之輸入/輸出控制器的介面，經由專用傳輸路徑接到資料轉換器。上述資料轉換器或介面可另包括將輸出自資料轉換器之資料位元數目變成標準卡之資料位元數目的電路。上述資料轉換器可另包括時序控制器，獨立控制輸出信號的時序以回應電腦的要求》上述標準包含PCMCIA PC卡標準，非標準卡包含智慧卡。本發明說明識別標準卡和非標準卡的另一新穎卡識別系統。一例中，卡識別系統包含：具有卡控制器的電腦，以符合標準的標準卡和不合標準的非標準卡交換資料；被動卡轉接器，將非標準卡接到電腦來識別非標準卡。卡控制器包含：具有非標準卡之輸入/輸出控制器的資料轉換器，將非標準卡的資料變成標準卡的資料；具有標準卡之輸入/輸出控制器的介面，經由專用傳輸路徑接到資料轉換器。上述資料轉換器或介面可包括將輸出自資料轉換器之資料位元數目變成標準卡之資料位元數目的電路。 1351609 ' 上述資料轉換器可另包括時序控制器 *信號的時序以回應電腦的要求。上述資料轉換器可另包括緩衝記憶體中輸出自非標準卡的資料量》上述標準包含PCMCIA PC卡標準，慧卡。本發明說明識別標準卡和非標準卡的系統。一例中，卡識別系統包含：至少二各組卡管理系統包含：連接標準卡和非標接器；控制標準卡的第一控制器；設在卡制器間的第一多工器，多工來自接到卡連非標準卡之一的信號；偵測接到卡連接器準卡之一的卡偵測器；接到至少二組卡管工器的第二控制器，控制非標準卡；接到系統之第一控制器和第二控制器的第二多卡管理系統的第一多工器和卡偵測器、第多工器形成工作分配控制器，使第二控制器與卡連接器間，當非標準卡直接或經由至少二組卡管理系統的卡連接器之一時，分配給其他卡連接器。在連接器測到非標準卡時，上述卡偵接器不進行非標準卡偵測。上述標準包含PCMCIA PC卡標準，慧卡。，獨立控制輸出，可儲存一傳輸非標準卡包含智另一新穎卡識別組卡管理系統，準卡之一的卡連連接器與第一控接器之標準卡和之標準卡和非標理系統之第一多至少二組卡管理工器。至少二組二控制器、第二器介入第一控制轉接器間接接到禁止第二控制器測器在其他卡連非標準卡包含智 -10- (8) 1351609 描述圖中的較佳實施例時，爲了淸楚而使用特定術語。但本專利說明書的揭露不限於選用的特定術語，各特定元件包含以類似方式操作的所有技術等效物。參考圖式，其中相同參考數字代表一樣或對應組件，特別是圖1，說明實施例之識別非標準卡的卡識別系統。

圖1顯示本發明實施例的卡識別系統s 1。卡識別系統S1包含具有轉換器C1的主動轉接器50。轉換器C1可將具有不同形狀之連接器之諸如智慧卡的非PCMCIA標準卡識別成 PCMCIA標準卡。非 PCMCIA標準卡下文中稱爲不規則卡或非PC卡，而PCMCIA標準卡下文中稱爲標準卡或PC卡。轉換器C1異於圖的傳統轉換器C2之處是提供改良的PC卡介面51，取代介面11、CPU 12、 RAM 1 3、ROM 1 4。

轉換器Cl的元件中，對應於圖11之傳統轉換器C2 的組件由相同參考數字代表。說明先針對卡識別系統S 1 的整體組態，再針對轉換器C1的特定組態和作業。電腦3包含具有PCI匯流排B1的晶片組4、接到晶片組4的CPU 5、記憶體6、硬碟7、識別符合PCMCIA 之PC卡（亦即標準卡）的PC卡控制器8。電腦3也有接到PC卡控制器8的PC卡連接器2。

不規則卡之智慧卡的主動轉接器5 0具有配合智慧卡 1之接觸端表面1 a的接觸連接器]6，和配合電腦3之P C -11 - (9) (9)1351609 卡公連接器2的母連接器10b。主動轉接器5〇中，轉換器C1介於接觸連接器16與母連接器10b間，將輸出自智慧卡1的資料變成pC卡的資料，輸出資料至電腦側。轉換器C1包含對應於設在傳統轉換器C2的智慧卡控制器1 5 ’和經由做爲專用傳輸路徑之匯流排b2接到智邊卡控制器15的改良PC卡介面51。智慧卡控制器15包含做爲緩衝記憶體的FIF〇單元 1 5a，吸收智慧卡1和PC卡間的資料處理速度差異。 PC卡介面51將輸出自智慧卡控制器15的資料變成 PC卡的標準資料。資料標準通常定義資料格式，如串列與平行的差別、資料位元數目等。容後說明’ PC卡介面51中，稱爲信號轉換器54的特定電路調整資料位元數目。圖2顯示p C卡介面5 1的組態。 PC卡介面5丨包含岔斷信號轉換反相器52、位址解碼器53、信號轉換器54。位址解碼器53產生智慧卡控制器1 5所用的控制信號 SCCREN [0]至[7]。信號轉換器54將變成智慧卡控制器1 5之pC卡資料的智慧卡資料位元數目變成PC卡資料位元數目。連接智慧卡1時，岔斷信號轉換反相器52將智_卡控制器】5向電腦3之主CPU 5輸出的高主動岔斷信號 SCCINT反相，輸出成低主動信號RDY/INT#。下文中，附在信號名稱尾端的"符號代表信號爲 -12- (10) (10)1351609 低主動。位址解碼器53包含具有預定位址的八暫存器。當轉移自電腦3之26位元位址資料A [2 5: 0]的値符合分配至八暫存器的位址之一時，在做爲控制信號的暫存器致能信號SCCREN [0]至[7]中，位址解碼器53將配合具有符合位址資料A[25:0]値之位址之暫存器的信號切換至高位準，藉以指定PC卡匯流排的位址匯流排。圖3顯示位址解碼器5 3的組態。如圖3，位址解碼器包含八暫存器53a至53h和八互斥或閘53i至53p。暫存器53a至53h分別儲存各由26位元組成的預定八種資料。互斥或閘53i至53P分別計算存入暫存器53a至53h 之26位元資料與位址資料A[25 : 0]間的互斥或，輸出結果做爲暫存器致能信號SCCREN [0]至[7]。當位址資料A[25: 0]符合存入八暫存器53a至53h 之一的資料時，位址解碼器53將相關暫存器致能信號 SCCREN [0]至 [7]切換至高位準，輸出信號。回到圖2，信號轉換器5 4包含二或閘5 5和5 6、八雙向閘57[0]至 57[7]、八單向閘57[8]至 57[15]。三態緩衝器57[n] A和三態緩衝器57[n] B的並聯形成八雙向閘57[n](其中η是〇至7的整數）° 輸入低位準信號時’三態緩衝器57 [η] Α將位元資料 SCPUD [η]從智慧卡側送至!J電腦側。 (11) (11)1351609 相反地，輸入當高位準信號時，三態緩衝器57 [η] B 將位元資料D[n]從電腦側送到智慧卡側。輸入低位準信號時，八單向閘57[m](其中m是8至 15的整數）是三態緩衝器，輸出"0"至電腦側做爲16 位元資料D[1 5 : 0]的高八位元。當符合PCMCIA之輸出自電腦3之PC卡控制器8的寫入致能信號WE#和晶片致能信號CE#都切換至低位準時’或閘55輸出低位準寫入致能信號SCPURW#。當信號WE#或CE#切換至高位準時，或閘55輸出高位準資料讀取致能信號SCPURW#。當晶片致能信號CE#和輸出致能信號OE#都在低位準時’或閘5 6輸出低位準信號至八雙向閘5 7 [ 0 ]至5 7 [ 7 ] 和八單向閘5 7 [ 8 ]至5 7 [ 1 5 ]。因此’來自智慧卡側的8位元資料SCPUD [7: 0]變成16位元資料d[15:0]，向電腦3輸出。當信號CE#或OE#切換至高位準時，或閘56輸出高位準信號至八雙向閘57[0]至57[7]和八單向閘57[8] 至 5 7 [ 1 5 ]。

在此情形’來自電腦3的]6位元資料〇 [ 1 5 : 0J 中’高八位元刪除’其餘8位元資料向智慧卡1輸出成爲 SCPUD [7 ：〇]。藉由信號轉換器54的作業而不用暫存器等，改良的 P C卡介面51容許智慧卡1與電腦3間的有效資料交換。圖4顯示智慧卡控制器1 5的組態。 -14 - (12) 1351609 智慧卡控制器15包含SCB控制器20、FIFO單元 1 5a、RX/ATR控制器22、TX控制器23、卡偵測器24、 I/O控制器25。智慧卡控制器1 5的組態與包含在圖1 1之傳統卡識別系統之主動轉接器10之轉換器C2的智慧卡控制器相同。因此，只說明輸出自上述 PC卡介面51的信號輸入至智慧卡控制器1 5並處理。

卡偵測器24接收SC_CD#信號的輸入，代表智慧卡1 是否接到接觸連接器16。當SC_CD#信號在低位準時，卡偵測器24通知SCB控制器20測到智慧卡。再者，卡偵測器24輸出容許供電給智慧卡1的SC_PWR信號至電源 (未顯示）。容後說明，依據SCB控制器20的指令，I/O控制器 25輸出智慧卡1的重設信號SC_RST。再者，I/O控制器 25以智慧卡 1交換I/O信號 SC_I/0和時脈信號 SC CLK。

RX/ATR控制器22 —位元接一位元從I/O控制器25 接收資料，將資料變成八位元的平行資料，輸出平行資料至FIFO單元15a。再者，起始連接時’根據接收自智慧卡1之對重設的回答（ATR)(亦即起始響應資訊）， RX/ATR控制器22決定指定傳輸1位元資料所需之時脈周期數目的起始基本時間單位（ETU)(亦即位元傳輸時間）。 TX控制器23 —位元接一位元將來自FIFO單元]5a -15- (13) (13)1351609 的8位元資料變成串列資料，輸出串列資料至I/O控制器 25。TX控制器23也接到SCB控制器20。 FIFO單元15a做爲緩衝記憶體，吸收智慧卡1與PC 卡間的資料處理速度差異。FIFO單元15a包含可分別儲存8位元資料的八FIFO (對應於八個字）。 FIFO單元15a輸出從RX/ATR控制器22輸入的8位元資料至稱爲SCBDB的資料匯流排（未顯示），輸出從 SCBDB輸入並存入八FIFO的8位元資料至TX控制器 23。SCBDB也接到SCB控制器20。如上述，實施例的卡識別系統中，包含在主動轉接器之轉換器的組態相當簡化，完全消除造成資料處理延遲的暫存器等（亦即，包含在圖Π之傳統轉換器C2顯示之做爲工作記憶體的RAM 13和PC卡介面11的暫存器 1 1 a) ° 因此’除了使用特定電路實現圖11之傳統轉換器C2 之CPU 12之軟體的優點，處理速度進一步增加，因暫存器等不存在而減小設計。再者，由於從圖]1的傳統轉換器C2消除快閃ROM (或EEPROM)’故轉換器Cl可與其他處理單元一起製造。增進製造效率。上述實施例的卡識別系統S 1雖在主動轉接器5 0包含改良轉換器C 1，但本發明的卡識別系統不限於包含主動轉接器50’可包含被動轉接器。在此情形，改良轉換器 C 1包含在電腦。 -16- (14) (14)1351609 下文中，解釋另一實施例。圖5顯示本發明另一實施例之卡識別系統S2的組態。卡識別系統S2包含被動轉接器80。被動轉接器80爲已知類型，內部將智慧卡1的腳位分配轉換成PC卡》被動轉接器80有配合智慧卡1之接觸端表面la的接觸連接器8 0a和PC卡的母連接器80b。電腦9包含具有PCI匯流排B1的晶片組4、接到晶片組4的CPU 5、硬碟7、識別符合PCMCIA之PC卡的 PC卡控制器70。電腦9也有接到PC卡控制器70的PC 卡連接器2。說明PC卡控制器70的組態。PC卡偵測器7 1判定連接器2是否接到符合PCMCIA的PC卡或智慧卡的被動轉接器80。多工器74根據PC卡偵測器7 1的偵測結果切換匯流排。當連接器2接到PC卡時，多工器74連接PC卡控制裝置72與連接器2。另一方面，當連接器2接到智慧卡的被動轉接器80 時，多工器74連接連接器2與轉換器C1。轉換器C1接到PC卡控制裝置72。亦即，當智慧卡的被動轉接器80接到連接器2時，轉換器C1介於連接器 2與PC卡控制裝置72間，將來自智慧卡〗的資料變成符合PCMCIA之PC卡的資料，輸出所得資料至pC卡控制裝置72。PC卡控制裝置72的輸出經由PCI介面73和 (15) (15)1351609 PCI匯流排B 1轉移到晶片組4。當高位準PWR信號或SC_PWR信號從PC卡控制裝置72或轉換器C1輸出時，電源開關76將電源供應電壓 Vcc經由連接器送到卡。來自或閘75的信號驅動電源開關76。包含被動轉接器80的卡識別系統中，由於改良轉換器C1包含在電腦9，故電路規模降低，增進轉換器的資料傳輸效率。使用上述改良轉換器C1，消除包含在圖11之傳統轉換器 C2的 CPU、ROM、RAM，因而電路規模降低。結果，電腦3負責控制關於信號輸出的時序。但若主 CPU 5爲可同時處理多個工作的多工CPU，則執行需要高處理能力的應用時，或許多應用同時運作時，難以嚴格控制時序》例如，難以嚴格控制讀取和寫入資料的時序、重設期間的時序等。結果，難以一直滿足EMV標準’重設期間須爲約4 MHz頻率之時脈信號循環40000至45 000次的期間（約 1 0 ms 至 11.25 ms)。下文中，說明本發明另一實施例’是用於上述實施例之卡識別系統S 1和S2之轉換器C 1的改良。如圖6，提供智慧卡控制器6 0 ’取代轉換器c 1的智慧卡控制器1 5。如圖6，智慧卡控制器60包含做爲緩衝記憶體的大容量FIFO單元6】和具有獨立做爲時序控制器 (16) (16)1351609 之重設控制器6 6的I / 0控制器6 2。容許對智慧卡1方便讀寫資料。重設期間可嚴格控制，亦即，可控制重設期間以滿足Ε Μ V標準。再者，改變來自主CPU 5之重設控制器66的設定（亦即暫存器68 的設定値），容許各種時序控制作業。圖6顯示改良智慧卡控制器60的組態。對應於智慧卡控制器1 5的組件以相同參考數字代表。如上述，相較於智慧卡控制器1 5，智慧卡控制器60 包含可儲存許多字（260字）的FIFO單元61和具有重設控制器66的I/O控制器62。首先，說明可儲存260字的FIFO單元61。圖4之智慧卡控制器1 5的FIFO單元1 5只可儲存8位元資料得八個字。依據智慧卡協定，最多達260位元組的資料做爲區塊資料連續送出和接收。例如，當主CPU 5的接收資料速率低於輸出自智慧卡1的資料速率時，FIF Ο單元1 5 a溢流（亦即，緩衝器溢流發生），因而接收的資料不能正確讀取。另一方面，當智慧卡1從FIFO單元15a接收資料的速率高於從主CPU 5將資料寫至FIFO單元15a的速率時，資料斷續傳到智慧卡1，因而智慧卡1不正確識別區塊資料量。於是’取代FIFO單元15a’提供可儲存多達8位元資料之2 60字的大容量FIFO單元61 ’相當於可一次從智慧卡〗轉移的最大位元組數目。因此’將資料寫到FIF0 (17) (17)1351609 單元61完成後，可對智慧卡1或電腦9讀寫資料，克服上述問題》接著，說明包含重設控制器66的I/O控制器62 ^ 圖7顯示I/O控制器62的組態。相較於圖4的傳統I/O控制器25，I/O控制器62另外包含及閘65和重設控制器66。未顯示與控制重設無關的組件。正反器所構成的閂鎖電路63具有接收高位準信號 (例如電源供應電壓Vcc)之輸入的資料輸入端。當重設輸出致能信號SCRSTOE#切換至低位準時，單向閘（三態緩衝器）64開啓，因此輸出自閂鎖電路63的高位準信號輸出至智慧卡1做爲重設信號SC_RST。問鎖電路63也有接收重設淸除信號 SCRSTCLR#之輸入的時序信號輸入端。重設後，重設淸除信號SCRSTCLR#使閃鎖電路63 的輸出回到高位準。重設控制器66包含16位元計數器67、暫存器68、比較器 69。收到從SCB控制器20輸出代表啓動處理完成之低位準信號ACTEND#的輸入時，】6位元計數器67開始計數。暫存器68保持16位元計數値。比較器69比較輸出自計數器67的計數値與暫存器 6 8所保持的計數値，當這些計數値一致時，輸出低位準重設結束信號RSTEND。 (18) (18)1351609 從主CPU 5收到代表啓動處理之信號ACTEND#的輸入時，上述重設控制器66計數預定數目的時脈周期（例 ' 如4 1 000)，輸出低位準重設結束信號RSTEND以完成重 · 設期間。輸出自重設控制器66之比較器69的重設結束信號 RSTEND輸入至二輸入及閘65的一信號輸入端。及閘65 的另一信號輸入端接收重設設定信號 SCRSTSET#的輸入。 · 上述配置中，當重設設定信號 SCRSTSET#和重設結束信號RS TEND之一變成低位準時，及閘65將保持重設信號的閂鎖電路63重設成低位準。容許從主CPU 5改變重設控制器66之16位元暫存器68的設定値，可改變設定，因而重設期間滿足EMV標準除外的標準，例如，依據ISO 7816，重設期間不大於 40000時脈周期。圖8是時序圖，顯示連接智慧卡1時先由智慧卡控制 φ 器60所執行的啓動處理，也顯示重設期間。當SC_DC#信號切換至低位準時，卡偵測器24在時序T 1前測到智慧卡1接到接觸連接器1 6 (或在被動轉接器80的情形爲接觸連接器80a)，將該效果通知SCB控制器2 0。 SCB控制器20輸出高位準岔斷信號SCCINT至主 CPU 5。岔斷信號SCCINT被PC卡介面5]反相，所得PC 卡岔斷信號RDY/1NT#送到PC卡控制器8、晶片組4、主 -21 · (19) (19)1351609 CPU 5。收到低位準岔斷信號RDY/INT#時，主CPU 5執行以下啓動處理以開始與智慧卡1通訊。首先，在時序T1，主CPU 5經由智慧卡控制器15的 PC卡介面5 1和SCB控制器20控制I/O控制器62，藉以將 SC_RST、SC_CLK、SC_I/0端從高阻抗切換至低位準。由於標準所要求的提升電阻器接在智慧卡控制器15 與智慧卡1間，故即使在高阻抗狀態，SC_I/〇端也在高位準。在時序T2，主CPU 5經由智慧卡控制器15的PC卡介面5 1和SCB控制器20控制卡偵測器24，藉以切換 SC_PWR端至高位準。於是，卡電源開關（參考圖5的開關76)開啓而開始供電至SC_VCC端。在時序T3，主CPU 5經由智慧卡控制器15的PC卡介面51和SCB控制器20控制I/O控制器62，藉以切換 SC_I/0端至高阻抗狀態，因此進入接收模式。在時序T4，主CPU 5經由智慧卡控制器15的PC卡介面5 1和SCB控制器20控制I/O控制器62，藉以開始從SC_CLK端供應時脈信號。結束啓動處理。回應於時脈信號輸出，SCB控制器20輸出啓動完成信號ACTEND#至重設控制器66。收到低位準啓動完成信號 AC TEND#時，在預定重設 (20) (20)1351609 期間過後，重設控制器66在時序T5切換SC_RST端至高位準，藉以結束重設期間。主CPU 5等待從智慧卡1經由I/O控制器62和其他組件接收ATR信號（起始響應信號）。如上述，由於I/O控制器62包含獨立做爲時序控制器的重設控制器66，故解決改良轉換器C1抑制輸出信號之嚴格時序控制的問題。下文中，說明本發明另一實施例。圖9顯示本發明另一實施例之卡識別系統S3的組態。圖9中，對應於圖1 2之傳統卡識別系統S5的組件由相同參考數字代表。卡識別系統S3有二PC卡連接器1 10和1 1 1。卡識別系統S3也包含具有PC卡控制器1 70的電腦100和將智慧卡130接到PC卡連接器110或111的被動轉接器 120。電腦 1〇〇包含晶片組10〗、主 CPU 102、記憶體 103、硬碟（HDD) 104、設在晶片組101旁的PC卡控制器 1 70。 PC卡控制器1 70包含分別配合二PC卡連接器1 1 〇和 111的第一控制器171和第二控制器173、共用多工器 1 7 5、智慧卡控制器1 5 5、和P C I介面1 5 1。第一控制器I 7 ]和第二控制器]73相同，除了第二控制器17。之內部丨@號的智慧卡致能信號SCEN2輸入至共用多工器〗75的選擇信號輸入端S。 -23· (21) 1351609 ' 說明針對第一控制器171，括弧中是第二控制器173 • 之對應組件的參考數字。卡偵測器1 72 ( 1 74)輸出接到連接器110 (111)之卡的資訊至PC卡控制裝置153 (158)。連接PC卡140時，卡偵測器1 72 ( 1 74)輸出低位準智慧卡致能信號 SCEN1 (SCEN2)至多工器 156 (161) 和另一控制器173 (1 71)的卡偵測器1 74 (1 72)。經由被動轉接器120連接智慧卡130時，卡偵測器 1 72 ( 1 74)輸出高位準智慧卡致能信號 SCEN1 (SCEN2) 至多工器1 5 6 (1 6 1)和另一控制器1 7 3 (1 7 1)的卡偵測器 174 (172)。回應於高位準信號SCEN2 (SCEN1)的輸入，卡偵測器1 72 ( 1 74)停止偵測智慧卡的功能。當低位準智慧卡致能信號SCEN1 (SCEN2)輸入至選擇信號輸入端S時，多工器156(161)連接PC卡控制裝置153 (158)和接到連接器110(111)的PC卡140。另一方面，當高位準智慧卡致能信號SCEN1 (SCEN2) 輸入至選擇信號輸入端S時，多工器]56 (161)連接智慧卡控制器155和經由被動轉接器120連接的智慧卡130。共用多工器〗75的選擇信號輸入端S接收輸出自第二控制器173之卡偵測器174之智慧卡致能信號SCEN2的輸入。當智慧卡致能信號SCEN2在低位準時，共用多工器 1 75連接智慧卡控制器155和PC卡控制裝置]53。 -24 - (22) (22)1351609 另一方面，當智慧卡致能信號SCEN2在高位準時，共用多工器175連接智慧卡控制器155和PC卡控制裝置 15 8° 利用上述配置，雖只提供一智慧卡控制器1 5 5，但智慧卡130可接到任一PC卡連接器110和111。另一連接器可只接到PC卡。詳言之，當不合的智慧卡130經由被動轉接器120接到二連接器1 10和1 1 1之一時，卡偵測器1 72和1 74、三多工器156、161、175、智慧卡控制器155使做爲資料轉換器的智慧卡控制器155在接到智慧卡的連接器11〇或 Π1與做爲標準卡控制器的PC卡控制裝置153或158間作用，禁止智慧卡控制器155分配至另一連接器11〇或 111° 在上述情況，特定卡偵測器、特定多工器、特定標準卡控制器的組合分配至供給卡識別系統的特定連接器。如上述，卡偵測器1 72和1 74大致相同。參考圖1 〇說明卡偵測器〗7 2的組態。卡偵測器〗72包含組合偵測電路1 76、震顫防止電路 177、卡偵測控制器178、開關電路185。如虛線所封閉，組合偵測電路1 7 6、震顫防止電路 1 7 7、卡偵測控制器1 78形成圖1 2的傳統卡偵測器I 54。當PCMCIA標準卡接到PC卡連接器11〇時，CD1#和 CD2#切換至低位準。CD 1#和CD2#經由防止卡不正確偵測的震顫防止電路]77輸入至卡偵測控制器1 78。 -25- (23) (23)1351609 卡偵測控制器178控制並修改VS10UT#和VS20UT# 的値。組合偵測電路176接收CD1#、CD2#、VS1#、VS2# 的輸入做爲偵測連接卡的信號。當高位準閂鎖致能信號 LATEN從卡偵測控制器178輸出時，組合偵測電路176 保持001#、002#、¥81#、乂52#，根據這些信號的狀態改變，辨識連接卡類型。根據辨識的信號値，組合偵測電路 1 76將符合 PCMCIA 的 16 位元卡致能信號 CARD16EN、符合 PCMCIA的32位元卡致能信號CARD32EN、智慧卡致能信號SCEN0、代表連接未知類型之卡的NOTACO之一切換至高位準》從組合偵測電路1 76輸出的四信號中，1 6位元卡致能信號CARD16EN和32位元卡致能信號CARD32EN直接輸出至 PC卡控制裝置1 53 (圖 9)，智慧卡致能信號 SCEN0和信號NOTACO由開關電路1 8 5變成S C ΕΝ 1和 NOTAC1，輸出至PC卡控制裝置153 (圖9)» 開關電路185接收輸出自圖9之另一控制器173之卡偵測器174之智慧卡致能信號SCEN2的輸入。開關電路185包含一反相器]79，二及閘180和 ]8 1，一或閘 1 8 2。二輸入及閘180的一輸入端接收智慧卡致能信號 SCEN0的輸入，二輸入及閘I 80的另一輸入端接收反相器〗79將信號SCEN2反相所得之信號的輸入。及閘1 80 (24) (24)1351609 的輸出做爲信號SCEN1 ^ 二輸入及閘181的一信號輸入端接收信號SCEN0的輸入，二輸入及閘181的另一信號輸入端接收信號 SCEN2的輸入。及閘181的輸出輸入至二輸入或閘182 的一信號輸入端。或閘182的另一信號輸入端接收信號 NOTACO的輸入。或閘182的輸出做爲信號NOTAC1。依據上述開關電路185，當信號 SCEN2在低位準時，亦即，當智慧卡不接到連接器1 1 1時，從組合偵測電路1 76輸出的信號SCEN0和信號NOTACO直接輸出成爲信號 SCEN1和 NOTAC1。另一方面，當信號SCEN2在高位準時，亦即，當智慧卡接到連接器111時，若智慧卡接到連接器110且信號 SCE.N0變成高位準，則由於已接到連接器1 1 1的智慧卡佔用智慧卡控制器155，故開關電路185強迫改變其決定，判定卡爲未知類型，輸出低位準信號S CEN 1和高位準信號 NOTAC1 。由於分配控制器C包含卡偵測器1 72和1 74，故二 PC卡連接器可共用單一智慧卡控制器。於是，簡化PC卡控制器組態，並可使用PC卡和智慧卡，不需使用智慧卡的連接器。本發明得由熟悉技藝之人任施匠思而爲諸般修飾，然皆不脫如申請專利範圍所欲保護者。【圖式簡單說明】 -27- (25) (25)1351609 圖1顯示本發明第一實施例的卡識別系統組態；圖2顯示p c卡介面組態；圖3顯示位址解碼器組態；圖4顯示智慧卡控制器組態；圖5顯示本發明另一實施例的卡識別系統組態；圖6顯示包含在本發明另一實施例之卡識別系統的智慧卡控制器組態；圖7顯示I/O控制器組態；圖8是連接智慧卡時所執行之啓動處理的時序圖；圖9顯示本發明另一實施例的卡識別系統組態；圖〗〇顯示卡偵測器組態；圖〗1顯示傳統卡識別系統組態；圖1 2顯不另一傳統卡識別系統組態。【主要元件符號說明】 1 智慧卡 2 連接器 3 電腦 4 晶片組 5 中央處理單元 6 記憶體 7 硬碟 8 PC卡控制器 50 主動轉接器 -28- 1351609 (26) 15 智慧卡控制器 16 接觸連接器 5 1 PC卡介面

-29-

Claims

1351609 %年㈧月资日修正本十、圍 - 第093 125579號專利申請案中文申請專利範圍修正本民國99年10月28 日修正 1. 一種卡識別系統，包括：具有卡控制器的電腦，以符合標準的標準卡和不合標準的非標準卡交換資料；及主動卡轉接器，將非標準卡接到電腦來識別非標準卡，主動卡轉接器包括：具有非標準卡之非標準卡輸入/輸出控制器的資料轉換器，將非標準卡的資料變成標準卡的資料；經由專用傳輸路徑接到資料轉換器的介面，該介面包含一用於標準卡之輸入/輸出介面控制器及一位址解碼器，該位址解碼器組態成將來自該電腦之位址信號轉換爲該非標準卡輸入/輸出控制器之控制信號。 2. 如申請專利範圍第1項的卡識別系統，其中資料轉換器或介面另包括將輸出自資料轉換器之第一資料位元數目變成標準卡之第二資料位元數目的電路。 3 ·如申請專利範圍第1項的卡識別系統，其中資料轉換器另包括時序控制器，獨立控制輸出信號的時序以回應電腦的要求。 4.如申請專利範圍第1項的卡識別系統，其中標準包含PCMCIA PC卡標準，非標準卡包含智慧卡。 5 .如申請專利朝圍第1項的卡識別系統，其中主動卡 1351609 轉接器包含經由專用傳輸路徑接到該介面之FIFO單元》 • 6 .如申請專利範圍第1項的卡識別系統，其中該介面 - 之該輸入/輸出介面控制器係控制資料轉移至及自該非標準卡之時序。 7 . —種卡識別系統，包括：具有卡控制器的電腦，以符合標準的標準卡和不合標準的非標準卡交換資料； Φ 被動卡轉接器，將非標準卡接到電腦來識別非標準卡，其中卡控制器包括：具有非標準卡之輸入/輸出控制器的資料轉換器，將非標準卡的資料變成標準卡的資料；具有標準卡之輸入/輸出控制器的介面，經由專用傳輸路徑接到資料轉換器。 8. 如申請專利範圍第7項的卡識別系統，其中資料轉 • 換器或介面包括將輸出自資料轉換器之第一資料位元數目變成標準卡之第二資料位元數目的電路。 9. 如申請專利範圍第7項的卡識別系統，其中資料轉換器另包括時序控制器，獨立控制輸出信號的時序以回應電腦的要求。 iO·如申請專利範圍第7項的卡識別系統，其中資料轉換器另包括緩衝記憶體，可儲存—傳輸中輸出自非標準卡的資料量。 1 1 .如申請專利範圍第7項的卡識別系統，其中標準 -2 - 1351609 包含PCMCIA PC卡標準，非標準卡包含智慧卡。 12. 如申請專利範圍第7項的卡識別系統，其中該資料轉換器及該介面係位於該電腦之該卡控制器中。 13. 如申請專利範圍第7項的卡識別系統，其中該電腦另包含一連接器，且該電腦之該卡控制器另包括一卡偵測器，其係耦合至該電腦之該連接器的並組態成偵測該標準卡何時透過該連接器而連接到該電腦以及偵測該被動卡轉接器何時透過該連接器而連接到該電腦。 14. 一種卡識別系統，包括：至少二組卡管理系統，各組卡管理系統包括：連接標準卡和非標準卡之一的卡連接器；控制標準卡的第一控制器；設在卡連接器與第一控制器間的第一多工器，多工來自接到卡連接器之標準卡和非標準卡之一的信號；偵測接到卡連接器之標準卡和非標準卡之一的卡偵測器；接到至少二組卡管理系統之第一多工器的第二控制器，控制非標準卡；接到至少二組卡管理系統之第一控制器和第二控制器的第二多工器，其中至少二組卡管理系統的第一多工器和卡偵測器、第二控制器、第二多工器形成工作分配控制器’使第二控制器介入第一控制器與卡連接器間’當非標準卡直接或經由轉接器間接接到至少二組卡管理系統的卡連接器之一 -3 - 1351609 時，禁止第二控制器分配給其他卡連接器。 15. 如申請專利範圍第14項的卡識別系統，其中在連接器測到非標準卡時，卡偵測器在其他卡連接器不進行非標準卡偵測。 16. 如申請專利範圍第14項的卡識別系統，其中標準包含PCMCIA PC卡標準，非標準卡包含智慧卡。