CN1253828C - 电子装置、信息处理装置、适配器装置及信息交换系统 - Google Patents

电子装置、信息处理装置、适配器装置及信息交换系统 Download PDF

Info

Publication number
CN1253828C
CN1253828C CNB028025105A CN02802510A CN1253828C CN 1253828 C CN1253828 C CN 1253828C CN B028025105 A CNB028025105 A CN B028025105A CN 02802510 A CN02802510 A CN 02802510A CN 1253828 C CN1253828 C CN 1253828C
Authority
CN
China
Prior art keywords
electronic installation
input
mentioned
information data
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028025105A
Other languages
English (en)
Other versions
CN1465031A (zh
Inventor
冈上拓己
佐佐木淳子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1465031A publication Critical patent/CN1465031A/zh
Application granted granted Critical
Publication of CN1253828C publication Critical patent/CN1253828C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

存储卡(200)除了串行接口(21)之外，还有并行接口(22)。在寄存器(24)中，有表示以下内容的标志：“有无并行接口(22)”、“有无地址转换功能”、“有无存储器”、“是否使用串行接口(21)、并行接口(22)的任意一个”。通过改写“是否使用串行接口(21)、并行接口(22)的任意一个”的标志来切换接口。

Description

电子装置、信息处理装置、适配器装置及信息交换系统
技术领域
本发明涉及对比如信息处理装置可自由装卸，并实施任意功能的电子装置、利用该电子装置的信息处理装置、或根据需要在其之间的信息交换中起着中介作用的适配器装置、或采用这些装置的信息交换系统，尤其涉及具有与存储卡装置或与之相似的半导体存储器装置相同的形状，与这些装置的连接部连接，执行存储器功能或其它任意功能的电子装置，或与该电子装置相关的信息处理装置、适配器装置及信息交换系统。
背景技术
具有与对比如信息处理装置可自由装卸的存储卡装置，或与之相似的半导体存储器装置相同的形状，与信息处理装置的这些存储器装置等的连接部连接，执行存储器功能或其它任意功能的电子装置已被提出。即在这种电子装置中，通过与比如存储器功能一体化，或使之另外具有对计算机网络的连接功能及通信功能，可容易地扩展信息处理装置的运用及用途。
不过作为这种电子装置，其基本技术是，在执行比如本申请人在以前提出过的存储器功能或其它任意功能的电子装置中，信息数据的输入输出被通过串行转送实施。与此相对，为在更短的时间内转送更多的信息数据，要求通过并行转送进行信息数据的输入输出。然而，对于基本上以串行转送方式进行信息数据输入输出的电子装置，要以并行转送方式进行信息数据的输入输出并非易事。
即，由于上述电子装置基本上以串行转送方式进行信息数据输入输出，因而为了以并行转送方式进行该信息数据的输入输出，有必要进行内部电路等的切换。此外在信息处理装置中也同样，有必要识别所安装的电子装置并进行内部电路等的切换。然而要进行这种识别及内部电路等的切换并不容易，在传统的电子装置及信息处理装置中，一般不进行这种识别和切换。
另外，在电子装置与信息处理装置之间还设置适配器装置。这种适配器装置在比如电子装置与信息处理装置之间实施进行并行转送与串行转送的转换的功能。在该适配器装置中，对于以并行转送方式进行比如上述信息数据的输入输出的电子装置，还有必要进行停止并行转送与串行转送的转换等切换，但识别比如电子装置并进行切换并不容易，因而传统上不实施这种识别和切换。
本申请鉴于此点，其拟解决的问题点在于：在传统的装置中，不易于进行电子装置的识别与内部电路等的切换，在传统的电子装置、信息处理装置、适配器装置及信息交换系统中，不实施这种识别与切换。
发明内容
本发明是一种对信息处理装置可自由装卸的电子装置，具有具备多个端子的卡状壳体；输入输出单元，其具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能；寄存器，其具备规定的写入区及读出区，存储表示本身功能的设定值，在寄存器的规定地址，存储表示输入输出单元具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能的规定值。
这样，根据本发明的电子装置，可利用简单的手段进行电子装置的识别，利用它可极圆滑地进行内部电路的切换等运用。
根据本发明，把表示输入输出单元具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能的规定值存储到寄存器，按照来自信息处理装置的寄存器读出指令，把存储于寄存器的规定值通过输入输出单元发送到信息处理装置，由此可良好地进行内部电路的切换等运用。
根据本发明，基于来自信息处理装置的设定，决定输入输出单元是执行基于串行转送的信息数据的输入输出功能，还是执行基于并行转送的信息数据的输入输出功能，由此可以使串行转送与并行转送的运用无误动作地可靠地进行。
根据本发明，在初始状态执行基于串行转送的信息数据的输入输出功能，同时当寄存器的写入区的规定的识别位被变更时，执行基于并行转送的信息数据的输入输出功能，当寄存器的写入区的规定的识别位被复原时，执行基于串行转送的信息数据的输入输出功能，由此可以使串行转送与并行转送的切换无误动作地可靠地进行。
根据本发明，设有存储器功能，内置进行信息数据处理上的逻辑地址与存储器功能上的物理地址的转换的地址转换功能，在寄存器的规定地址记录表示内置有地址转换功能的规定码，由此可以使内部电路的切换等运用无误动作地可靠地进行，同时可高速地进行信息数据的转送。
根据本发明，设有存储器功能，在存储器功能中规定多种类别，在寄存器的规定地址记录表示存储器功能的类别的规定码，由此可以使内部电路的切换等运用无误动作地可靠地进行，同时可以对多种类别的存储器进行运用。
本发明是一种对信息处理装置可自由装卸的电子装置，具有具备多个端子的卡状壳体；寄存器，其具备规定的写入区及读出区，存储表示本身功能的设定值；通过物理地址管理的存储器功能；进行信息数据处理上的逻辑地址与存储器功能上的物理地址的转换的地址转换功能，在寄存器的规定地址存储表示内置有地址转换功能的规定值。
这样，根据本发明的电子装置，可利用简单的手段进行电子装置的识别，利用它可极圆滑地进行内部电路的切换等运用，同时，可高速地进行信息数据的转送。
根据本发明，具有输入输出单元，其具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能，在寄存器的规定地址，存储表示输入输出单元具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能的规定值，由此可以良好地进行基于串行转送及并行转送的信息数据输入输出功能的内部电路切换等的运用。
根据本发明，具有输入输出单元，其具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能，把表示输入输出单元具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能的规定值存储到寄存器，按照来自信息处理装置的寄存器读出指令，把存储于寄存器的规定值通过输入输出单元发送到信息处理装置，由此可良好地进行内部电路的切换等运用。
根据本发明，具有输入输出单元，其具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能，基于来自信息处理装置的设定，决定输入输出单元是执行基于串行转送的信息数据的输入输出功能，还是执行基于并行转送的信息数据的输入输出功能，由此可以使串行转送及并行转送的运用无误动作地可靠地进行。
根据本发明，具有输入输出单元，其具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能，在初始状态执行基于串行转送的信息数据的输入输出功能，同时当寄存器的写入区的规定的识别位被变更时，执行基于并行转送的信息数据的输入输出功能，当寄存器的写入区的规定的识别位被复原时，执行基于串行转送的信息数据的输入输出功能，由此可以使串行转送及并行转送的切换无误动作地可靠地进行。
根据本发明，设有存储器功能，在存储器功能中规定多种类别，在寄存器的规定地址记录表示存储器功能的类别的规定码，由此可以使内部电路的切换等运用无误动作地可靠地进行，同时可以对多种类别的存储器进行运用。
本发明是一种对可装卸的电子装置进行信息数据输入输出的信息处理装置，具有控制单元，其读出电子装置所具备的寄存器的值，识别表示电子装置的功能的设定值，控制单元读出电子装置的寄存器的设定值，判断电子装置的输入输出单元是否具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能。
这样，根据本发明的信息处理装置，可利用简单的手段进行电子装置的识别，利用它可极圆滑地进行内部电路的切换等运用。
根据本发明，控制单元在电子装置的寄存器的设定值表示电子装置的输入输出单元只有基于串行转送的信息数据输入输出功能的场合下，把该电子装置认定为第1电子装置，在电子装置的寄存器的设定值表示电子装置的输入输出单元具有基于串行转送的信息数据输入输出功能及基于并行转送的信息数据输入输出功能这两种功能的场合下，把该电子装置认定为第2电子装置，由此可以使电路的切换等运用无误动作地可靠地进行。
根据本发明，具有发送单元，其在控制单元判断出电子装置的输入输出单元具有基于串行转送的信息数据输入输出功能及基于并行转送的信息数据输入输出功能这两种功能的场合下，对电子装置发送是执行基于串行转送的信息数据的输入输出功能，还是执行基于并行转送的信息数据的输入输出功能的决定指令，由此可以使串行转送及并行转送的运用无误动作地可靠地进行。
根据本发明，在控制单元判断出电子装置的输入输出单元具有基于串行转送的信息数据输入输出功能及基于并行转送的信息数据输入输出功能这两种功能的场合下，也在初始状态执行基于串行转送的信息数据的输入输出功能，在执行基于并行转送的信息数据的输入输出功能时，变更寄存器写入区的规定的识别位，在进行基于串行转送的信息数据的输入输出时，使寄存器写入区的规定的识别位复原，由此可以使串行转送及并行转送的切换无误动作地可靠地进行。
根据本发明，在内置进行信息数据处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能的同时，当在寄存器的规定地址写入表示电子装置侧具有进行信息数据处理上的逻辑地址与存储器功能上的物理地址的转换的地址转换功能的规定码时，内置的地址转换功能不动作，由此可使电路的切换等运用无误动作地可靠地进行，同时，可高速地进行信息数据的转送。
根据本发明，在电子装置的存储器功能中规定多种类别，当在寄存器的规定地址写有表示存储器功能的类别的规定码时，进行与存储器功能的类别对应的处理，由此可使电路的切换等运用无误动作地可靠地进行，同时对多种类别的存储器可进行运用。
本发明是一种对可装卸的电子装置进行信息数据输入输出的信息处理装置，具有控制单元，其读出电子装置所具备的寄存器的值，识别表示电子装置的功能的设定值，控制单元读出电子装置的寄存器的设定值，判断在电子装置内是否内置有进行信息处理上的逻辑地址与电子装置上的物理地址的转换的地址转换功能。
这样，根据本发明的信息处理装置，可利用简单的手段进行电子装置的识别，利用它可极圆滑地进行内部电路的切换等运用，同时，可高速地进行信息数据的转送。
根据本发明，控制单元在寄存器的设定值表示在电子装置内内置有进行信息处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能的场合下，把该电子装置认定为第1电子装置，在寄存器的设定值表示在电子装置内未内置进行信息处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能的场合下，把该电子装置认定为第2电子装置，由此可使电路的切换等运用无误动作地可靠地进行。
根据本发明，控制单元读出电子装置的寄存器的设定值，在判断电子装置的输入输出单元是否具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能的同时，在电子装置的寄存器的设定值表示电子装置的输入输出单元只有基于串行转送的信息数据输入输出功能的场合下，把该电子装置认定为第1电子装置，在电子装置的寄存器的设定值表示电子装置的输入输出单元具有基于串行转送的信息数据输入输出功能及基于并行转送的信息数据输入输出功能这两种功能的场合下，把该电子装置认定为第2电子装置，由此可以使基于串行转送及并行转送的信息数据的输入输出功能的内部电路切换等运用良好地进行。
根据本发明，控制单元具有发送单元，其在控制单元读出电子装置的寄存器的设定值，判断电子装置的输入输出单元是否具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能，同时判断出电子装置的输入输出单元具有基于串行转送的信息数据输入输出功能及基于并行转送的信息数据输入输出功能这两种功能的场合下，对电子装置发送是执行基于串行转送的信息数据的输入输出功能，还是执行基于并行转送的信息数据的输入输出功能的决定指令，由此可以使串行转送及并行转送的运用无误动作地可靠地进行。
根据本发明，控制单元，也在控制单元读出电子装置的寄存器的设定值，判断电子装置的输入输出单元是否具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能，同时判断出电子装置的输入输出单元具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能的场合下，在初始状态执行基于串行转送的信息数据的输入输出功能，在执行基于并行转送的信息数据的输入输出功能时，变更寄存器写入区的规定的识别位，在进行基于串行转送的信息数据的输入输出时，使寄存器写入区的规定的识别位复原，由此可以使串行转送及并行转送的切换无误动作地可靠地进行。
根据本发明，在电子装置的存储器功能中规定多种类别，当在寄存器的规定地址写有表示存储器功能的类别的规定码时，进行与存储器功能的类别对应的处理，由此可使电路切换等运用无误动作地可靠地进行，同时可对多种类别的存储器进行运用。
本发明是一种被设置于对信息处理装置可自由装卸的电子装置与在电子装置进行信息数据输入输出的信息处理装置之间的适配器装置，具有控制单元，其读出电子装置所具备的寄存器的值，识别表示电子装置的功能的设定值，控制单元读出电子装置的寄存器的设定值，判断电子装置的输入输出单元是否具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能。
这样，根据本发明的适配器装置，可利用简单的手段进行电子装置的识别，利用它可极圆滑地进行内部电路的切换等运用。
根据本发明，控制单元在电子装置的寄存器的设定值表示电子装置的输入输出单元只有基于串行转送的信息数据输入输出功能的场合下，把该电子装置认定为第1电子装置，在电子装置的寄存器的设定值表示电子装置的输入输出单元具有基于串行转送的信息数据输入输出功能及基于并行转送的信息数据输入输出功能这两种功能的场合下，把该电子装置认定为第2电子装置，由此可使电路切换等运用无误动作地可靠地进行。
根据本发明，具有发送单元，其在控制单元判断出电子装置的输入输出单元具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能的场合下，对电子装置发送是执行基于串行转送的信息数据的输入输出功能，还是执行基于并行转送的信息数据的输入输出功能的决定指令，由此可使串行转送及并行转送的运用无误动作地可靠地进行。
根据本发明，在控制单元判断出电子装置的输入输出单元具有基于串行转送的信息数据输入输出功能及基于并行转送的信息数据输入输出功能这两种功能的场合下，也在初始状态执行基于串行转送的信息数据的输入输出功能，在执行基于并行转送的信息数据的输入输出功能时，变更寄存器写入区的规定的识别位，在进行基于串行转送的信息数据的输入输出时，使寄存器写入区的规定的识别位复原，由此可使串行转送及并行转送的切换无误动作地可靠地进行。
根据本发明，在内置进行信息数据处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能的同时，当在寄存器的规定地址写有表示电子装置侧具有进行信息数据处理上的逻辑地址与存储器功能上的物理地址的转换的地址转换功能的规定码时，内置的地址转换功能不动作，由此可使电路切换等的运用无误动作地可靠地进行，同时可高速地进行信息数据的转送。
根据本发明，在电子装置的存储器功能中规定多种类别，当在寄存器的规定地址写有表示存储器功能的类别的规定码时，进行与存储器功能的类别对应的处理，由此可使电路切换等运用无误动作地可靠地进行，同时可对多种类别的存储器进行运用。
根据本发明，控制单元在寄存器的设定值表示在电子装置内内置有进行信息处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能的场合下，把该电子装置认定为第1电子装置，在寄存器的设定值表示在电子装置内未内置进行信息处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能的场合下，把该电子装置认定为第2电子装置，由此可使电路切换等运用无误动作地可靠地进行。
本发明是一种被设置于对信息处理装置可自由装卸的电子装置与在电子装置进行信息数据输入输出的信息处理装置之间的适配器装置，具有控制单元，其读出电子装置所具备的寄存器的值，识别表示电子装置的功能的设定值，控制单元读出电子装置的寄存器的设定值，判断在电子装置内是否内置有进行信息处理上的逻辑地址与电子装置上的物理地址的转换的地址转换功能。
这样，根据本发明的适配器装置，可利用简单的手段进行电子装置的识别，利用它可极圆滑地进行内部电路的切换等运用，同时可高速地进行信息数据转送。
根据本发明，控制单元在寄存器的设定值表示在电子装置内内置有进行信息处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能的场合下，把该电子装置认定为第1电子装置，在寄存器的设定值表示在电子装置内未内置进行信息处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能的场合下，把该电子装置认定为第2电子装置，由此可使电路切换等运用无误动作地可靠地进行。
根据本发明，控制单元读出电子装置的寄存器的设定值，在判断电子装置的输入输出单元是否具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能的同时，在电子装置的寄存器的设定值表示电子装置的输入输出单元只有基于串行转送的信息数据输入输出功能的场合下，把该电子装置认定为第1电子装置，在电子装置的寄存器的设定值表示电子装置的输入输出单元具有基于串行转送的信息数据输入输出功能及基于并行转送的信息数据输入输出功能这两种功能的场合下，把该电子装置认定为第2电子装置，由此可良好地进行基于串行转送及并行转送的信息数据的输入输出功能的内部电路切换等运用。
根据本发明，控制单元具有发送单元，其在控制单元读出电子装置的寄存器的设定值，判断电子装置的输入输出单元是否具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能，同时判断出电子装置的输入输出单元具有基于串行转送的信息数据输入输出功能及基于并行转送的信息数据输入输出功能这两种功能的场合下，对电子装置发送是执行基于串行转送的信息数据的输入输出功能，还是执行基于并行转送的信息数据的输入输出功能的决定指令，由此可使串行转送及并行转送的运用无误动作地可靠地进行。
根据本发明，控制单元，也在控制单元读出电子装置的寄存器的设定值，判断电子装置的输入输出单元是否具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能，同时判断出电子装置的输入输出单元具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能的场合下，在初始状态执行基于串行转送的信息数据的输入输出功能，在执行基于并行转送的信息数据的输入输出功能时，变更寄存器写入区的规定的识别位，在进行基于串行转送的信息数据的输入输出时，使寄存器写入区的规定的识别位复原，由此可使串行转送及并行转送的切换无误动作地可靠地进行。
根据本发明，在电子装置的存储器功能中规定多种类别，当在寄存器的规定地址写有表示存储器功能的类别的规定码时，进行与存储器功能的类别对应的处理，由此可使电路切换等运用无误动作地可靠地进行，同时可对多种类别的存储器进行运用。
本发明是一种由信息处理装置和对信息处理装置可自由装卸的电子装置组成的信息交换系统，在信息处理装置中，判别在电子装置中是否设有具有规定的写入区和读出区，存储表示电子装置的功能的设定值的寄存器，当未设有寄存器时，将电子装置认定为只由存储器功能组成的第1电子装置，当设有寄存器时，读出被存储于寄存器的设定值，将电子装置认定为还包含存储器功能以外的功能的第2电子装置，同时，根据被存储于寄存器的设定值，识别由电子装置执行的功能。
这样，根据本发明的信息交换系统，可利用简单的手段进行电子装置的识别，利用它可极圆滑地进行内部电路的切换等运用。
根据本发明，当在电子装置中设有寄存器时，从信息处理装置对电子装置发送寄存器的读出指令，把被存储于寄存器的识别输入输出单元是否具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能的规定值通过输入输出单元从寄存器读出，由此可使电路切换等运用无误动作地可靠地进行。
根据本发明，当在电子装置中设有寄存器时，从信息处理装置对电子装置发送输入输出单元是执行基于串行转送的信息数据的输入输出功能，还是执行基于并行转送的信息数据的输入输出功能的决定指令，由此可使串行转送及并行转送的运用无误动作地可靠地进行。
根据本发明，在初始状态执行基于串行转送的信息数据的输入输出功能，同时，在执行基于并行转送的信息数据的输入输出功能时，变更寄存器写入区的规定的识别位，在进行基于串行转送的信息数据的输入输出时，使寄存器写入区的规定的识别位复原，由此可使串行转送及并行转送的切换无误动作地可靠地进行。
根据本发明，在电子装置中内置进行信息数据处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能，同时，在寄存器的规定地址，写有表示内置有地址转换功能的规定码，由此可使电路切换等运用无误动作地可靠地进行，同时可高速进行信息数据的转送。
根据本发明，在信息处理装置中内置进行信息数据处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能，同时，当在寄存器的规定地址写有表示电子装置侧具有进行信息数据处理上的逻辑地址与存储器功能上的物理地址的转换的地址转换功能的规定码时，内置的地址转换功能不动作，由此可使电路切换等运用无误动作地可靠地进行，同时可高速进行信息数据的转送。
根据本发明，在电子装置的存储器功能中规定多种类别，当在寄存器的规定地址写有表示存储器功能的类别的规定码时，进行与存储器功能的类别对应的处理，由此可使电路切换等运用无误动作地可靠地进行，同时可对多种类别的存储器进行运用。
根据本发明，在电子装置中内置进行信息数据处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能，当在寄存器的规定地址，设置表示设有基于并行转送的信息数据的输入输出功能的规定码时，采用内置的地址转换功能，由此可使电路切换等运用无误动作地可靠地进行。
根据本发明，在信息处理装置中内置进行信息数据处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能，当在寄存器的规定地址未设置表示设有基于并行转送的信息数据的输入输出功能的规定码时，采用内置的地址转换功能，由此可使电路切换等运用无误动作地可靠地进行，同时可高速进行并行转送时的信息数据的转送。
本发明是一种由信息处理装置和对信息处理装置可自由装卸的电子装置组成的信息交换系统，具有控制单元，其读出电子装置所具备的寄存器的值，识别表示电子装置的功能的设定值，控制单元读出电子装置的寄存器的设定值，判断在电子装置内是否内置有进行信息处理上的逻辑地址与电子装置上的物理地址的转换的地址转换功能。
这样，根据本发明的信息交换系统，可利用简单的手段进行电子装置的识别，利用它可极圆滑地进行内部电路的切换等运用，同时可高速进行信息数据的转送。
根据本发明，控制单元在寄存器的设定值表示在电子装置内内置有进行信息处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能的场合下，把该电子装置认定为第1电子装置，在寄存器的设定值表示在电子装置内未内置进行信息处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能的场合下，把该电子装置认定为第2电子装置，由此可良好地进行内部电路的切换等运用。
根据本发明，控制单元读出电子装置的寄存器的设定值，在判断电子装置的输入输出单元是否具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能的同时，在电子装置的寄存器的设定值表示电子装置的输入输出单元只有基于串行转送的信息数据输入输出功能的场合下，把该电子装置认定为第1电子装置，在电子装置的寄存器的设定值表示电子装置的输入输出单元具有基于串行转送的信息数据输入输出功能及基于并行转送的信息数据输入输出功能这两种功能的场合下，把该电子装置认定为第2电子装置，由此可良好地进行基于串行转送及并行转送的信息数据的输入输出功能的内部电路切换等运用。
根据本发明，控制单元具有发送单元，其在控制单元读出电子装置的寄存器的设定值，判断电子装置的输入输出单元是否具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能，同时判断出电子装置的输入输出单元具有基于串行转送的信息数据输入输出功能及基于并行转送的信息数据输入输出功能这两种功能的场合下，对电子装置发送是执行基于串行转送的信息数据的输入输出功能，还是执行基于并行转送的信息数据的输入输出功能的决定指令，由此可使串行转送及并行转送的运用无误动作地可靠地进行。
根据本发明，控制单元，也在控制单元读出电子装置的寄存器的设定值，判断电子装置的输入输出单元是否具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能，同时判断出电子装置的输入输出单元具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能的场合下，在初始状态执行基于串行转送的信息数据的输入输出功能，在执行基于并行转送的信息数据的输入输出功能时，变更寄存器写入区的规定的识别位，在进行基于串行转送的信息数据的输入输出时，使寄存器写入区的规定的识别位复原，由此可使串行转送及并行转送的切换无误动作地可靠地进行。
根据本发明，在电子装置的存储器功能中规定多种类别，当在寄存器的规定地址写有表示存储器功能的类别的规定码时，进行与存储器功能的类别对应的处理，由此可使电路切换等运用无误动作地可靠地进行，同时可对多种类别的存储器进行运用。
本发明是一种由信息处理装置和对信息处理装置可自由装卸的电子装置及适配器装置组成的信息交换系统，在信息处理装置中，判别在电子装置中是否设有具有规定的写入区和读出区，存储表示电子装置的功能的设定值的寄存器，当未设有寄存器时，将电子装置认定为只由存储器功能组成的第1电子装置，当设有寄存器时，读出被存储于寄存器的设定值，将电子装置认定为还包含存储器功能以外的功能的第2电子装置，同时，根据被存储于寄存器的设定值，识别由电子装置执行的功能。
这样，根据本发明的信息交换系统，可利用简单的手段进行电子装置的识别，利用它可极圆滑地进行内部电路的切换等运用。
根据本发明，当在电子装置中设有寄存器时，从信息处理装置对电子装置发送寄存器的读出指令，把被存储于寄存器的识别输入输出单元是否具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能的规定值通过输入输出单元从寄存器读出，由此可使电路的切换等运用无误动作地可靠地进行。
根据本发明，当在电子装置中设有寄存器时，从信息处理装置对电子装置发送输入输出单元是执行基于串行转送的信息数据的输入输出功能，还是执行基于并行转送的信息数据的输入输出功能的决定指令，由此可使串行转送及并行转送的运用无误动作地可靠地进行。
根据本发明，在初始状态执行基于串行转送的信息数据的输入输出功能，同时，在执行基于并行转送的信息数据的输入输出功能时，变更寄存器写入区的规定的识别位，在进行基于串行转送的信息数据的输入输出时，使寄存器写入区的规定的识别位复原，由此可使串行转送及并行转送的切换无误动作地可靠地进行。
根据本发明，在电子装置中内置进行信息数据处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能，同时，在寄存器的规定地址，写有表示内置有地址转换功能的规定码，由此可使电路切换等运用无误动作地可靠地进行，同时可高速进行信息数据的转送。
根据本发明，在信息处理装置中内置进行信息数据处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能，同时，当在寄存器的规定地址写有表示电子装置侧具有进行信息数据处理上的逻辑地址与存储器功能上的物理地址的转换的地址转换功能的规定码时，内置的地址转换功能不动作，由此可使电路切换等运用无误动作地可靠地进行。
根据本发明，在适配器装置中内置进行信息数据处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能，同时，当在寄存器的规定地址写有表示电子装置侧具有进行信息数据处理上的逻辑地址与存储器功能上的物理地址的转换的地址转换功能的规定码时，内置的地址转换功能不动作，由此可使电路切换等运用无误动作地可靠地进行，同时可高速进行信息数据的转送。
根据本发明，在电子装置的存储器功能中规定多种类别，当在寄存器的规定地址写有表示存储器功能的类别的规定码时，进行与存储器功能的类别对应的处理，由此可使电路切换等运用无误动作地可靠地进行，同时可对多种类别的存储器进行运用。
根据本发明，在电子装置中内置进行信息数据处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能，当在寄存器的规定地址，设置表示设有基于并行转送的信息数据的输入输出功能的规定码时，采用内置的地址转换功能，由此可使电路切换等运用无误动作地可靠地进行。
根据本发明，在信息处理装置中内置进行信息数据处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能，当在寄存器的规定地址未设置表示设有基于并行转送的信息数据的输入输出功能的规定码时，采用内置的地址转换功能，由此可使电路切换等运用无误动作地可靠地进行，同时可高速进行并行转送时的信息数据的转送。
根据本发明，在适配器装置中内置进行信息数据处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能，当在寄存器的规定地址未设置表示设有基于并行转送的信息数据的输入输出功能的规定码时，采用内置的地址转换功能，由此可使电路切换等运用无误动作地可靠地进行，同时可高速进行并行转送时的信息数据的转送。
本发明是一种由信息处理装置和对信息处理装置可自由装卸的电子装置及适配器装置组成的信息交换系统，具有控制单元，其读出电子装置所具备的寄存器的值，识别表示电子装置的功能的设定值，控制单元读出电子装置的寄存器的设定值，判断在电子装置内是否内置有进行信息处理上的逻辑地址与电子装置上的物理地址的转换的地址转换功能。
这样，根据本发明的信息交换系统，可利用简单的手段进行电子装置的识别，利用它可极圆滑地进行内部电路的切换等运用，同时可高速进行并行转送时的信息数据转送。
根据本发明，控制单元在寄存器的设定值表示在电子装置内内置有进行信息处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能的场合下，把该电子装置认定为第1电子装置，在寄存器的设定值表示在电子装置内未内置进行信息处理上的逻辑地址与电子装置中的存储器功能上的物理地址的转换的地址转换功能的场合下，把该电子装置认定为第2电子装置，由此可良好地进行内部电路的切换等运用，同时可高速进行并行转送时的信息数据转送。
根据本发明，控制单元读出电子装置的寄存器的设定值，在判断电子装置的输入输出单元是否具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能的同时，在电子装置的寄存器的设定值表示电子装置的输入输出单元只有基于串行转送的信息数据输入输出功能的场合下，把该电子装置认定为第1电子装置，在电子装置的寄存器的设定值表示电子装置的输入输出单元具有基于串行转送的信息数据输入输出功能及基于并行转送的信息数据输入输出功能这两种功能的场合下，把该电子装置认定为第2电子装置，由此可良好地进行基于串行转送及并行转送的信息数据的输入输出功能的内部电路切换等运用，同时可高速进行并行转送时的信息数据转送。
根据本发明，控制单元具有发送单元，其在控制单元读出电子装置的寄存器的设定值，判断电子装置的输入输出单元是否具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能，同时判断出电子装置的输入输出单元具有基于串行转送的信息数据输入输出功能及基于并行转送的信息数据输入输出功能这两种功能的场合下，对电子装置发送是执行基于串行转送的信息数据的输入输出功能，还是执行基于并行转送的信息数据的输入输出功能的决定指令，由此可使串行转送及并行转送的运用无误动作地可靠地进行。
根据本发明，控制单元，在控制单元读出电子装置的寄存器的设定值，判断电子装置的输入输出单元是否具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能，同时判断出电子装置的输入输出单元具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能的场合下，在初始状态执行基于串行转送的信息数据的输入输出功能，在执行基于并行转送的信息数据的输入输出功能时，变更寄存器写入区的规定的识别位，在进行基于串行转送的信息数据的输入输出时，使寄存器写入区的规定的识别位复原，由此可使串行转送及并行转送的切换无误动作地可靠地进行。
根据本发明，在电子装置的存储器功能中规定多种类别，当在寄存器的规定地址写有表示存储器功能的类别的规定码时，进行与存储器功能的类别对应的处理，由此可使电路切换等运用无误动作地可靠地进行，同时可对多种类别的存储器进行运用。
这样，在现有装置中，特别不易进行电子装置的识别及内部电路等的切换，因而在现有的电子装置、信息处理装置、适配器装置及信息交换系统中，没有实施这种识别及切换等的问题点通过本发明可容易地解决。
附图说明
图1是表示应用了本发明的电子装置及信息处理装置一实施方式构成的方框图。
图2是应用本发明的电子装置一实施方式的外观图。
图3是用于说明应用本发明的电子装置一实施方式的表图。
图4是用于说明应用本发明的电子装置一实施方式的表图。
图5是用于说明应用本发明的电子装置一实施方式的处理动作的流程图。
图6是用于说明应用本发明的电子装置一实施方式的处理动作的流程图中的一部分流程图。
图7是用于说明应用本发明的电子装置一实施方式的处理动作的流程图。
图8是用于说明应用本发明的电子装置一实施方式的串行转送的定时图。
图9是用于说明应用本发明的电子装置一实施方式的表图。
图10是用于说明应用本发明的电子装置一实施方式的地址转换处理的线图。
图11是用于说明应用本发明的电子装置一实施方式的处理动作的表图。
图12是用于说明应用本发明的电子装置一实施方式的处理动作主要部分的控制模式图。
图13是用于说明应用本发明的电子装置一实施方式的并行转送定时图。
图14是用于说明应用本发明的电子装置一实施方式的并行转送定时图。
图15是用于说明应用本发明的电子装置一实施方式的并行转送定时图说明的表图。
图16是表示用于说明应用本发明的电子装置一实施方式的并行转送定时图说明的存储器构造的说明图。
图17是应用本发明的适配器装置一实施方式的外观图。
图18是表示应用本发明的适配器装置一实施方式构成的方框图。
图19是应用本发明的适配器装置的其它实施方式的外观图。
具体实施方式
在本发明中，在追加设置基于并行转送的信息数据输入输出机构的同时，设置具有规定的写入区与读出区，进行实施功能时的设定的寄存器，在寄存器的规定地址设置表示追加了基于并行转送的信息数据的输入输出功能的规定代码，这样，利用简单的手段便可进行电子装置的识别，利用它可极圆滑地进行内部电路的切换等运用。
以下，在参照附图对本发明的说明中，图1是表示应用了本发明的电子装置及信息处理装置一实施方式构成的方框图。
在图1中，附图左侧表示成为信息处理装置100的个人计算机等主要部件的构成。在该信息处理装置100中，设有与只读存储器(ROM)11和随机存取存储器(RAM)12等连接的数据总线13，在该数据总线13上连接包含串行接口14及并行接口15的接口电路16。
此外该数据总线13与控制器17连接，在该控制器17中进行信息数据输入输出的控制等。此外通过来自该控制器17的控制信号，接口电路16内的串行接口14与并行接口15被切换。来自这些串行接口14与并行接口15的信号线被与连接器300连接。
这里在连接器300中设置比如10个插针。其中利用比如6个插针进行信号的输入输出。因此来自串行接口14与并行接口15的信号线被互相通用化并与连接器300连接。即，比如从附图上侧数第1个插针及第10个插针(Vss)与电源线连接。此外在第2插针(BS)上串行接口14与并行接口15的协议总线状态信号线被通用化连接。
此外第3插针(DATA1)与并行接口15的第1数据线连接。第4插针(DATA0)被与串行接口14的串行数据线及并行接口15的第0数据线通用连接。第5插针(DATA2)与并行接口15的第2数据线连接。第7插针(DATA3)与并行接口15的第3数据线连接。
第6插针(INS)与控制器17连接，进行连接器300与外部设备的连接的检测。第8插针(SCLK)被与串行接口14及并行接口15的时钟信号线通用连接。第9插针(Vcc)与电源线连接。由此进行针对连接器300的比如10个插针的信息处理装置100的各种信号线的连接。
另一方面，附图右侧表示电子装置200的构成。该电子装置200的外观具有比如图2所示的所谓存储卡装置，或与之相似的半导体存储器装置相同的形状。该电子装置200在与对信息处理装置100(未图示)自由装卸地设置的同时，通过在其端部形成的比如10个接点组20与上述的连接器300电连接。
在图1中，被设置于电子装置200的串行接口21及并行接口22通过上述接点组20(未图示)与连接器300连接。在这里信号线被互相通用与连接器300连接。即，第1插针及第10插针(Vss)被互相连接，并与内部的电源线(未图示)连接。第2插针(BS)被与串行接口21及并行接口22的协议总线状态信号线通用连接。
此外第3插针(DATA1)与并行接口22的第1数据线连接。第4插针(DATA0)被与串行接口21的串行数据线及并行接口22的第0数据线通用连接。第5插针(DATA2)与并行接口22的第2数据线连接。第7插针(DATA3)与并行接口22的第3数据线连接。
第6插针(INS)与第1插针及第10插针(Vss)的连接中点连接。这样，当连接器300与外部设备连接后，控制器17与电源(Vss)连接，进行检测。第8插针(SCLK)被与串行接口21及并行接口22的时钟信号线连接。第9插针(Vcc)与内部电源线(未图示)连接。由此进行针对连接器300的比如10个插针的电子装置200的各种信号线连接。
这样在该电子装置200中，第1～第10各插针的内容如图3所示。该图3对左端所示的第1～第10各插针，综合表示插针名称、输入输出(I/O)区别、串行转送时与并行转送时各插针的用途。
在该电子装置200中，串行接口21及并行接口22与数据总线23连接，该数据总线23与寄存器24及数据缓冲器25连接。该数据缓冲器25与纠错码生成及纠正处理(ECC)电路26连接。这些寄存器24、数据缓冲器25及ECC电路26与存储器接口及定序器电路27连接，进行与存储器28之间的数据交换。
寄存器24与控制器29连接，由该控制器29进行信息数据的输入输出控制等。根据来自该控制器29的控制信号，串行接口21与并行接口22被切换。即，这些串行接口21与并行接口22在1个集成电路内形成，根据比如来自控制器29的控制信号进行切换。
这样在这些装置中，串行接口14、21与并行接口15、22的切换通过被写入寄存器24的数据的一部分由控制器17及29判别而被实施。
即图4表示寄存器24的构成。在该图4中，寄存器24由比如“00”～“FF”(“    ”表示16进制值)地址构成，在各地址中设置各为2字节的读出寄存器和写入寄存器。在这些读出寄存器中电子装置200的内部信息被读出，在写入寄存器中来自信息处理装置100的信息被写入。
对于寄存器24，地址“00”不使用。地址“01”的读出寄存器是中断(INT)寄存器，地址“02”的读出寄存器是状态寄存器。此外地址“01”、“02”的写入寄存器及地址“03”不使用。此外地址“04”是类型号的寄存器。地址“05”是针对存储器功能的逻辑访问的识别寄存器。
此外地址“06”是种类号寄存器。地址“07”的读出寄存器是分类号寄存器。地址“07”的写入寄存器不使用。地址“08”不使用。地址“09”～“0E”未定义。地址“0F”的读出寄存器未定义，写入寄存器不使用。
地址“10”是系统参数寄存器。地址“11”“12”的写入寄存器是页数计数1、0的寄存器。地址“13”～“16”是页面地址3～0的寄存器。地址“17”的写入寄存器是转送协议指令(TPC)参数寄存器。地址“18”的写入寄存器是指令(CMD)参数寄存器。地址“11”～“18”的读出寄存器不使用。
此外地址“19”～“1F”处于格式化确定中。此外地址“F0”是在工厂等使用的禁止参数寄存器。除了该地址“F0”以外，地址“1F”～“FF”不使用。
利用该寄存器24，进行串行接口14、21与并行接口15、22的切换等的控制。
当在信息处理装置100内安装了电子装置200时，按照比如图5所示的流程图进行起动处理。即在图5中，开始处理后，首先在步骤[1]进行对电子装置200的电源接通处理。
该电源接通处理的步骤[1]由比如图6所示的子程序组成。在该子程序中，首先在步骤[101]，与连接器300的第6插针(INS)连接的信号线的电位达到电源电位(Vss＝Low)。在步骤[102]，判断该第6插针(INS)的电位。
在步骤[102]，第6插针(INS)的电位达到电源电位(Vss＝Low)后，在步骤[103]，开始向电子装置200提供电源。此外在步骤[104]，经过比如10msec.的时间，对电子装置200的电源接通处理步骤[1]结束。
接下来在图5的步骤[2]，从信息处理装置100对电子装置200进行针对寄存器24的写入/读出的地址设定。即在这些装置的初始状态，数据的转送以串行转送形式进行，在比如图7所示的定时下实施。
在从信息处理装置100向电子装置200的转送时，首先当图7A所示的连接器300的第2插针(BS)的协议总线状态信号线的电位达到高电位时，如图7B所示，向第4插针(DATA0)输出转送协议指令(TPC)。这里针对寄存器24的写入/读出地址设定的TPC被输出。此外图7C表示对时钟信号线(SCLK)的时钟信号输出。
此外当图7A所示的连接器300的第2插针(BS)的协议总线状态信号线的电位达到低电位时，如图7B所示，向第4插针(DATA0)输出数据，这里被设定的地址值被输出。在该场合下，比如在电子装置200的识别处理中，种类寄存器的地址“06”、类型寄存器的地址“04”、针对存储器功能的逻辑访问识别寄存器的地址“05”、状态0的寄存器地址“02”被依次设定。
即在上述的各地址中，首先地址“06”的种类号表示电子装置200中包含的功能，当值为“00”或“FF”时，表示电子装置200中包含存储器功能。当值不为“00”或“FF”时，表示不包含存储器功能。此外在以下说明中，把包含存储器功能的电子装置200称为存储器装置，把不包含的电子装置200称为扩展装置。
此外地址“04”的类型寄存器表示在电子装置200中追加的功能，当值为“01”时表示在电子装置200中追加设置基于并行转送的信息数据的输入输出功能。当值为“00”或“FF”时表示未设置追加功能。此外在以下说明中，把包含并行输出功能的电子装置200称为类型2，把不包含的电子装置200称为类型1。
此外在本实施方式的类型2电子装置中，其内部的控制器具有参照由区段单位的多个逻辑地址及与其对应的物理地址构成的列表，把从信息处理装置100发送的数据的逻辑地址转换成电子装置内部的闪存寄存器的物理地址的功能。因此信息处理装置100在与类型2的电子装置进行通信时，可以通过逻辑地址进行访问。
然而，类型1的电子装置中，内部的控制器不具有把逻辑地址转换成物理地址的功能。因而信息处理装置100在访问类型1的电子装置时，有必要通过物理地址进行通信。此外信息处理装置100在与类型1的电子装置通信时，参照由作为多个区段的集合的簇单位多个逻辑地址及与其对应的各物理地址构成的列表，把逻辑地址转换成物理地址，由此减小列表的数据量。
由于这种通信方式的不同，信息处理装置100有必要判别所安装的电子装置是类型1还是类型2。
此外地址“05”的识别寄存器表示针对电子装置200的存储器功能的逻辑访问的可能性，当值为“01”时表示基于逻辑地址的访问是可能的。当值为“00”或“FF”时表示基于逻辑地址的访问是不可能的。此外当地址“02”的状态0的寄存器的最下位数位为「0」时，表示对存储器功能可以写入，为「1」时，表示禁止写入。
在图5的步骤[3]中，上述设定的寄存器24的各地址的内容被读出。此外在步骤[4]，通过判断被读出的各寄存器的值，如步骤[5]～[8]所示，可进行有无存储器功能(存储器装置/扩展装置)及是否追加并行输入输出功能(类型2/类型1)等的判断。
即，在上述步骤[4]，进行比如图8所示的判断。在该图8中，根据在地址“06”“04”“05”“02”中记述的内容，除了地址“06”的值为“00”“FF”以外，当地址“04”的值为“00”或“FF”，地址“05”的值为“00”或“FF”时，表示在类型1的扩展装置中不含有存储器功能。在该场合下，忽略地址“02”。
除了地址“06”的值为“00”“FF”以外，当地址“04”的值为“01”，地址“05”的值为“00”或“FF”时，表示在类型2的扩展装置中不含有存储器功能。在该场合下，忽略地址“02”。
此外当地址“06”的值为“00”或“FF”，地址“04”的值为“00”或“FF”，地址“05”的值为“00”或“FF”，以二进制码表示地址“02”的值时(附加b表示)的最下位数位为1时，表示禁止在类型1的存储器装置中写入，或在类型1的扩展装置中具有存储器功能，禁止写入。
此外当地址“06”的值为“00”或“FF”，地址“04”的值为“00”或“FF”，地址“05”的值为“00”或“FF”，以二进制码表示地址“02”的值时(附加b表示)的最下位数位为0时，表示在类型1的存储器装置或类型1的扩展装置中具有存储器功能。
此外当地址“06”的值为“00”或“FF”，地址“04”的值为“01”，地址“05”的值为“01”，以二进制码表示地址“02”的值时(附加b表示)的最下位数位为1时，表示在类型2的存储器装置中禁止写入，或在类型2的扩展装置中具有存储器功能，禁止写入。
此外当地址“06”的值为“00”或“FF”，地址“04”的值为“01”，地址“05”的值为“01”，以二进制码表示地址“02”的值时(附加b表示)的最下位数位为0时，表示在类型2的存储器装置或在类型2的扩展装置中具有存储器功能。
虽然以下的说明针对比如具有存储器功能，追加了并行输入输出功能的电子装置200(类型2存储器装置)的场合(步骤[8])，但对于没有存储器功能的电子装置200(类型2扩展装置)的场合(步骤[6])也同样。即对于这种电子装置200，以下进行输入输出功能的并行/串行切换处理。这里首先在步骤[9]，从信息处理装置100向电子装置200设定针对寄存器24的写入/读出地址。
此时的数据转送是串行转送，当上述图7A所示的协议总线状态信号线的电位达到高电位时，如图7B所示，针对寄存器24的写入/读出地址设定的TPC被输出。此外当图7A所示的协议总线状态信号线的电位达到低电位时，如图7B所示输出数据，这里作为所设定的地址值，系统参数寄存器的地址“10”被输出。
此外在步骤[10]，系统参数被写入寄存器24的地址“10”的写入寄存器。这里该系统参数的最上位数位被作为输入输出功能并行/串行切换信息，当该数位为「0」时表示并行转送，当为「1」时表示串行转送。此外初始状态被设为「1」。因此该数位值被变更后，接下来从协议总线状态信号线的电位达到高电位时输入输出功能的并行/串行转送被切换。
这样，比如在初始状态，串行转送的输入输出功能根据上述序列被切换为并行转送。在进行输入输出功能的并行/串行转送切换处理后，最上位数位中反映了该状态的系统参数被设定到寄存器24的地址“10”的读出寄存器，用于信息处理装置100侧的读出确认。
此外在进行这种输入输出功能的并行/串行转送切换处理后，进行电子装置200的识别信息(ID)的读出处理。即，在步骤[11]从信息处理装置100向电子装置200进行针对寄存器24的写入/读出地址设定。此外在步骤[12]设定识别信息(ID)的读出处理指令。
这样，进行比如功能与制造信息等识别信息(ID)的读出处理。此外详细地说，基于该信息处理装置100的电子装置200的识别信息(ID)的读出处理按比如图9所示的控制模式进行。
即在最初，在信息处理装置100侧生成写入/读出地址(R/WRegAdrs)，该地址与写入/读出的地址设定的TPC[SET R W REG ADRS]一道被发送到电子装置200。这样，在电子装置200侧，在写入/读出寄存器(READ REG/WRITE REG)中写入/读出地址(READ ADRS/WRITEADRS)被设定。
接下来，在信息处理装置100侧生成识别信息(ID)的读出指令[READ ID]，该指令与指令设定的TPC[SET CMD]一道被发送到电子装置200。这样，在电子装置200侧的指令寄存器中设定读出的指令[READ ID]。这样，在电子装置200侧该指令被设定，识别信息(ID)的读出成为可能时，中断(INT)寄存器的数据0从低电位变为高电位。
该电子装置200的中断(INT)寄存器的数据0的变化通过来自信息处理装置100侧的中断检测TPC[GET INT]被检测出来。因此该变化被检测出来后[INT(DATA0：L→H)]，接下来电子装置200的中断(INT)寄存器与状态寄存器被与TPC[READ REG]一道读出。由此在信息处理装置100侧，电子装置200的中断信息及状态被确认。
即，在信息处理装置100侧，从中断(INT)寄存器的内容可以获得以下中断信息：
CMDNK＝1：READ DATA不可实施→错误结束
BREQ＝1：在数据缓冲器内页面数据准备完成
BREQ & ERR＝1：发生读出错误
CED＝1：READ DATA/STPO实施结束。
根据这些中断信息，比如数据的读出TPC[READ LONG DATA]被发送后，从电子装置200的数据缓冲器作为页面数据读出识别信息(ID)。此外在中途终止的场合下，从信息处理装置100侧，终止指令[STOP]被与指令设定TPC[SET CMD]一道向电子装置200发送。这种处理被反复进行，页面数据被依次读出。
此外，这些写入及读出在电子装置200是类型2，而且设置了并行输入输出功能的场合下通过并行转送进行，但在电子装置200是类型1，而且未设置并行输入输出功能的场合下，由于不进行上述的并行/串行转送的切换处理，因而通过串行转送进行。
因此在该场合下，针对基于并行转送的电子装置200的信息数据的写入及读出按比如以下所述进行。即，图10表示从信息处理装置100侧向电子装置200写入信息数据的场合下的定时图，图11表示从信息处理装置100侧读出电子装置200的信息数据的场合下的定时图。
因而在从图10的信息处理装置100侧向电子装置200写入信息数据的场合下，首先在协议总线状态信号线(BS)的电位的前高电位期间(BS1)，从信息处理装置100侧向电子装置200转送写入系统的TPC。这里，当从以前的低电位变为高电位时(BS0→BS1)，数据的转送方向被切换，因而在TPC之前设置2SCLK左右的数据不定期间。此外为使与读出的数据包的定时吻合，在TPC之后也设置2SCLK左右的数据不定期间。
此外在下一个协议总线状态信号线(BS)的电位的低电位期间(BS2)，从信息处理装置100侧向电子装置200转送数据(Dn)与纠错码(CRC：Cm)。这里，数据与纠错码(CRC)是比如4位的并行信号，按图示的数据阵列向第4插针(DATA0)、第3插针(DATA1)、第5插针(DATA2)、第7插针(DATA3)的各数据线输出。
此外在下一个高电位期间(BS3)，在向第4插针(DATA0)上输出表示正在处理中的信号BSY(高电位或低电位的连续信号)的输出期间，电子装置200侧判断能否正常结束数据包，并将结果反映到相关的寄存器。在该反映后，向第4插针(DATA0)上输出表示准备完成的信号RDY(按各1SCLK反转的信号)。
这样在下一个协议总线状态信号线(BS)电位的低电位期间(BS0)，在作为电于装置200的内部动作的结果，发生了中断原因的场合下，与中断原因相当的中断(INT：High)信号被输出到第4插针(DATA0)、第3插针(DATA1)、第5插针(DATA2)、第7插针(DATA3)的各数据线。但在该低电位期间(BS0)，上述的各数据线被作为与SCLK不同步的中断(INT)信号线使用。
因而在从图11的信息处理装置100侧读出电子装置200的信息数据的场合下，首先在协议总线状态信号线(BS)的电位的前高电位期间(BS1)，从信息处理装置100侧向电子装置200转送读出系统的TPC。这里，当从以前的低电位变为高电位时(BS0→BS1)，以及从下一个高电位变为低电位时(BS1→BS2)，数据的转送方向被切换，因而在TPC的前后设置2SCLK左右的数据不定期间。
此外在下一个协议总线状态信号线(BS)的电位的低电位期间(BS2)，在被读出的数据可转送之前，电子装置200侧向第4插针(DATA0)上连续输出表示正在处理中的信号BSY(高电位或低电位的信号)。在成为可转送时，向第4插针(DATA0)上输出表示准备完成的信号RDY(按各1SCLK反转的信号)。
在下一个高电位期间(BS3)，从电子装置200侧向第4插针(DATA0)、第3插针(DATA1)、第5插针(DATA2)、第7插针(DATA3)的各数据线读出数据(Dn)与纠错码(CRC：Cm)。这里，数据与纠错码(CRC)被作为比如4位的并行信号，按图示的数据阵列向各数据线输出。
这样在下一个协议总线状态信号线(BS)电位的低电位期间(BS0)，在作为电子装置200的内部动作的结果，发生了中断原因的场合下，与中断原因相当的中断(INT：High)信号被输出到第4插针(DATA0)、第3插针(DATA1)、第5插针(DATA2)、第7插针(DATA3)的各数据线。但在该低电位期间(BS0)，上述的各数据线被作为与SCLK不同步的中断(INT)信号线使用。
这样，在信息处理装置100与电子装置200之间的信息数据的写入与读出被实施。在该场合下，在比如上述的图5的步骤[9]中，针对寄存器24的写入/读出地址被设定为值“10”，在该地址“10”的写入寄存器中写入系统参数，这里该系统参数的最上位数位被作为输入输出功能的并行/串行切换信息，由此可以容易地进行并行转送与串行转送的切换。
在图5的步骤[3]中，比如寄存器24的地址“06”的种类号及地址“04”的类型寄存器的内容被读出，另外在步骤[4]中被读出的各寄存器的值被判断，存储器功能的有无(存储器装置/扩展装置)及是否追加了并行输入输出功能(类型2/类型1)等的判断被进行，由此可对所安装的电子装置200进行适当的功能等的切换。
因此在该实施方式中，配有具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能的输入输出单元、具备规定的写入区及读出区，存储表示本身功能的设定值的寄存器，在寄存器的规定地址，存储表示输入输出单元具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能的规定值，由此可通过简单的手段进行电子装置的识别，并可利用它极圆滑地进行内部电路的切换等运用。
这样，根据本发明，可以容易地解决传统装置中的不容易进行电子装置的识别及内部电路等的切换的问题，以及传统电子装置及信息处理装置中的一般不实施这种识别及切换的问题点。
此外在上述实施方式中，并行转送与串行转送的切换在上述电子装置200的识别处理以外也可随时进行。即，在比较并行转送与串行转送的消耗电流的场合下，并行转送时的消耗电流接近串行转送时的2倍。因而在信息数据转送中不需要高速性的场合下切换为串行转送后进行转送，只在需要信息数据转送高速化的场合下进行并行转送，由此可减少消耗电流。
此外在上述实施方式下，在寄存器24的地址“01”的读出寄存器中设置的中断(INT)寄存器中，最上位数位D7表示指令的结束(CMD)，下一数位D6是表示错误发生及内部消除状态的进行的标志(ERR/PRG)，下一数位D5表示对针对信息处理装置100的数据缓冲器的访问请求(BREQ)，最下位的数位D0表示不能执行指令(CMDNK)。
此外在寄存器24的地址“02”的读出寄存器中设置的状态寄存器中，最上位数位D7表示电源切断的许可状态(MB)，下一数位D6表示MG-R功能的错误，最下位的前一数位D1表示电子装置200的休眠状态(SL)，最下位的数位D0表示写保护(WP)。此外写保护(WP)反映写保护开关30的切换状态。
此外在针对在寄存器24的地址“05”中设置的存储器功能的逻辑访问的识别寄存器中，进行从信息处理装置100向电子装置200输入的地址的逻辑或物理的识别。即在传统中，进行信息数据的处理上的逻辑地址与存储器功能上的物理地址的转换的地址转换功能被设于信息处理装置100侧，被预先转换为物理地址的地址值被输入电子装置200，但在上述实施方式中，在比如控制器29内设有地址转换功能。
因此通过利用针对被设置于上述的地址“05”的存储器功能的逻辑访问的识别寄存器，当该地址“05”的写入及读出寄存器的值共同为“01”时，作为在电子装置200中内置地址转换功能的方式，不进行在信息处理装置100侧的地址转换，从而可使处理速度达到高速化。因而比如当地址“05”的值为“01”时，电子装置200的地址转换功能被使用，在“01”以外时，信息处理装置100的地址转换功能被使用。
这样，比如地址“11”“12”的写入寄存器的页面计数1、0及地址“13”～“16”的写入寄存器的页面地址3～0的值在地址“05”的值为“01”时被作为逻辑地址，在地址“05”的值为“01”之外时被作为物理地址。
此外被设置于寄存器24的地址“06”的种类号与被设置于地址“07”的读出寄存器的分类号比如如图12所示被确定。即，在图12中，种类号“00”表示存储器装置的功能，在该场合下，分类号只有值“00”。由于在现有的寄存器装置中，地址“06”“07”未使用，因而在这些地址上设置值“00”。
与此相对，作为新设置的种类号，编号“01”表示信息装置的功能，种类号“02”表示LAN(Ethernet)等连接装置的功能，种类号“03”表示通信装置的功能，种类号“04”表示由日美欧制造商共同制定的通信装置(Bluetooth：蓝牙)的功能。此外与这些功能相对，分别附加值“01”以后的分类号进行设置。
此外除了上述功能，在电子装置200中，还可以具有比如摄像机功能、显示功能、GPS(Global Positioning System：卫星定位系统)功能、串行通信功能等，可在信息处理装置100中安装使用。这样在上述各功能中，在类型2的电子装置200的场合下，可根据需要以并行转送方式进行信息数据的输入输出。
在被设置于寄存器24的地址“10”的系统参数寄存器中，如上所述，系统参数最上位数位D7被作为输入输出功能的并行/串行切换信息，当该数位为「0」时，表示是并行转送，当为「1」时，表示是串行转送。此外初始状态为「1」。这样该数位的值变更后，从下一个协议总线状态信号线的电位达到高电位时开始，输入输出功能的并行/串行转送被切换。
此外在被设置于寄存器24的地址“18”的写入寄存器的指令(CMD)参数寄存器中，比如最下位数位D0表示净化模式(CUMD)，当该数位为「0」时，在比如时间间隔或存储器功能中的不需要数据超过规定数时，将自动地进行消除这些数据的处理。此外当该数位为「1」时，可进行手动处理。因而在进行这些消除处理的期间，上述地址“01”的数位D6被设为「1」。
在被设置于寄存器24的地址“F0”的禁止参数寄存器中，比如最上位数位D7表示在工厂等检查中使TPC无效的模式(FTPC)，通常设为「0」，在使TPC无效时设为「1」。此外下一位数位D6在出厂时的设置(FSUP)中使用。此外最下位数位D0专用于存储器功能的输入输出功能试验。
在本发明中，对存储器功能的各种类别也可利用上述的寄存器24进行判别。
即，在进行这种判别的场合下，在信息处理装置100内安装了电子装置200时，根据比如图13所示的流程图进行起动处理。即在图13中开始处理后，首先在步骤[100]进行对电子装置200的电源接通处理。该电源接通处理的步骤[100]与比如上述的图6所示的子程序相同。
其次在步骤[200]，进行电子装置200的类别识别处理。该类别识别处理步骤[200]由比如图14所示的子程序构成。在该子程序中，首先在步骤[201]中进行针对寄存器24的写入/读出的地址设定。
即从信息处理装置100向电子装置200进行针对寄存器24的写入/读出的地址设定。这里在这些装置的初始状态下，数据的转送在串行转送下进行，在比如上述图7所示的定时下进行。
在该场合下，比如在电子装置200的类别识别处理中，依次将针对寄存器24的类型地址设为“04”，将种类地址设为“06”，将分类地址设为“07”，将状态0的地址设为“02”。这样在步骤[202]中，依次读出寄存器24的各地址的内容。
在步骤[203]，判断所读出的寄存器24的地址“04”的类型值，在步骤[204]，判断寄存器24的地址“06”的种类值。当它们的值同为“00”或“FF”时(Yes：是)，表示在电子装置200中包含存储器功能。
在这些步骤[203]，[204]中，当类型及种类值同为值“00”或“FF”时(Yes：是)，在步骤[205]判断所读出的寄存器24的地址“07”的分类值。当值为“00”或“FF”时(Yes：是)，是类型1的存储卡装置，在步骤[206]判断寄存器24的地址“02”的状态0的最下位数位，当最下位数位的值为“1”时(Yes：是)，是写保护状态的装置，当值为“0”时(No：否)，被识别为可写入装置。
在步骤[205]，当分类值为值“00”或“FF”以外时(No：否)，在步骤[207][208][209]所读出的寄存器24的地址“07”的分类具体值被判断。在步骤[207]被判断为值“01”时，识别为类型1的只读存储器(ROM)卡装置，在步骤[208]被判断为值“03”时，识别为其形式不同于类型1的只读存储器(ROM)卡装置，在步骤[209]被判断为值“02”时，识别为一次写入存储器(R)卡装置。
此外在步骤[204]，当种类的值为值“00”或“FF”以外时(No：否)，而且在步骤[207]～[209]，当未判断出任何值时(No：否)，电子装置200不包含存储器功能，或者在步骤[202]读出的寄存器24的地址“04”的类型值有误(类型错误)。
另一方面，在步骤[203]所判断的寄存器24的地址“04”的类型值为值“00”或“FF”以外时(No：否)，在步骤[210]判断地址“04”的类型值是否是值“01”。当类型值是值“01”时(Yes：是)，在步骤[211]，所读出的寄存器24的地址“06”的种类值被判断。当种类值是值“00”时(Yes：是)，表示电子装置200中包含与高速对应的存储器功能。
此外在步骤[212]，寄存器24的地址“07”的分类值被判断。当分类值是值“80”时(Yes：是)，是与高速对应的存储卡装置，在步骤[213]，寄存器24的地址“02”的状态0的最下位数位被判断，当最下位数位是值“1”时(Yes：是)，是写保护状态的装置，当值是“0”时(No：否)，被识别为可写入的装置。
此外在步骤[212]，当分类值不是值“80”时(No：否)，在步骤[214][215][216]所读出的寄存器24的地址“07”的分类具体值被判断。在步骤[214]被判断为值“81”时，识别为与高速对应的只读存储器(ROM)卡装置，在步骤[215]被判断为值“83”时，识别为不同形式的与高速对应的只读存储器(ROM)卡装置，在步骤[216]被判断为值“82”时，识别为与高速对应的一次写入存储器(R)卡装置。
此外在步骤[210]，当类型值不是值“01”时(No：否)，而且在步骤[211]，当种类值不是值“00”时(No：否)，在步骤[214]～[216]，当未判断出任何值时(No：否)，电子装置200不包含存储器功能，或者在步骤[202]读出的寄存器24的地址“04”的类型值被作为错误值(类型错误)。
即，在上述图14所示的子程序中识别的存储卡装置(电子装置200)的类别汇总如图15的表格所示。在该表中，左端被记载为类型的栏目是上述寄存器24的地址“04”的值，下一种类栏是地址“06”的值，下一分类栏是地址“07”的值。根据这些各地址值，在上述图14的子程序中，右端所示的类别分别被识别。
因而在该表中，当地址“04”的类型及地址“06”的种类值为“00”或“FF”，地址“07”的分类值为“00”或“FF”时，是一种类型1的无逻辑物理地址转换功能(以下简称逻辑物理转换功能)的存储卡装置，或只读存储器(ROM)卡装置。
此外当分类值是“01”时，是一种无逻辑物理转换功能的只读存储器(ROM)卡装置。此外当分类值是“02”时，是一种无逻辑物理转换功能的一次写入存储器(R)卡装置。此外分类值“03”表示是一种其它的无逻辑物理转换功能的类型1的只读存储器(ROM)卡装置(比如闪存存储器以外的存储器)。与此相对，当分类值是“04”～“FE”时，所识别的值被作为错误值(类型错误)。
此外地址“04”的类型值为“00”或“FF”，地址“06”的种类值是“01”～“7F”时，表示具有与无逻辑物理转换功能的存储卡装置相同形状的输入输出装置(I/O)等的扩展模块。当地址“06”的种类值是“80”～“FE”时，所识别的值被作为错误值(类型错误)。
此外地址“04”的类型值为“01”，地址“06”的种类值是“00”或“FF”，地址“07”的分类值是“00”或“FF”时，是一种类型2的内置逻辑物理地址转换功能(以下简称为逻辑物理转换功能)的存储卡装置或只读存储器(ROM)卡装置。
此外当分类值是“01”时，是一种内置逻辑物理转换功能的只读存储器(ROM)卡装置。此外当分类值是“02”时，是一种内置逻辑物理转换功能的一次写入存储器(R)卡装置。此外分类值“03”表示是一种其它的内置逻辑物理转换功能的类型1的只读存储器(ROM)卡装置(比如闪存存储器以外的存储器)。与此相对，当分类值是“04”～“7F”时，所识别的值被作为错误值(类型错误)。
此外当分类值是“80”时，是一种类型2的无逻辑物理地址转换功能(以下简称为逻辑物理转换功能)的存储卡装置或只读存储器(ROM)卡装置。此外当分类值是“81”时，是一种无逻辑物理转换功能的只读存储器(ROM)卡装置。此外分类值是“82”时，是一种无逻辑物理转换功能的一次写入存储器(R)卡装置。此外分类值“03”表示是其它无逻辑物理转换功能的类型1只读存储器(ROM)卡装置(比如闪存寄存器以外的寄存器)。与此相对，当分类值是“84”～“FF”时，所识别的值被作为错误值(类型错误)。
此外地址“04”的类型值为“01”，地址“06”的种类值是“01”～“7F”及“FF”时，表示类型2的具有与内置逻辑物理转换功能的存储卡装置相同形状的输入输出装置(I/O)等的扩展模块。当地址“06”的种类值是“80”～“83”时，表示类型2的具有与无逻辑物理转换功能的存储卡装置相同形状的输入输出装置(I/O)等的扩展模块。此外当地址“06”的种类值是“80”～“FE”时，所识别的值被作为错误值(类型错误)。
以此方法进行图13的步骤[200]中的电子装置200的类别识别处理。此外在图13的步骤[300]中，根据上述所识别的电子装置200的类别，判断比如是否内置地址转换功能。这里，当未内置时(No：否)，在步骤[400]判断是否与类型2存储卡装置对应，在对应时(Yes：是)，进入类型2存储卡装置的识别处理，在不对应时(No：否)，所识别的值被作为错误值(类型错误)。
此外在图13的步骤[300]，比如判断出内置有地址转换功能时(Yes：是)时，在步骤[500]进行引导块的检索处理，此外在步骤[600]进行引导块的内容确认处理。在步骤[700]进行预先设置的逻辑地址与物理地址的转换表块的删除，在步骤[800]判断是否有引导区域的保护处理标志，如果「有」，在步骤[900]进行引导区域的保护处理。在步骤[1000]进行逻辑地址与物理地址的对应信息的生成处理，生成新的转换表，在步骤[1100]，进行逻辑地址的确认处理。
即，比如在包含并行输入输出功能的电子装置200中，其内部控制器具有把从信息处理装置100发送来的数据的逻辑地址转换成电子装置内部的闪存存储器的物理地址的功能。该转换参照由比如区段单位的多个逻辑地址及与其对应的物理地址构成的表格进行。
在上述步骤[1000]中新的转换表的生成中，在比如图16所示的存储器构造中，在比如块1000、1001中设置引导块，接着在块1002中设置转换表2000的场合下，该转换表2000被作为内部控制器的转换表。
此外在未设置转换表2000的场合下，按各数据块的页面3000，检测其附加数据区4000，其中的逻辑地址5000被依次读出，针对物理地址的逻辑地址被检测，该检测被按所有的物理地址进行，由此形成由逻辑地址及与其对应的物理地址构成的转换表。
这样根据上述的电子装置、信息处理装置及采用了这些装置的信息交换系统，配备具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能的输入输出单元、具备规定的写入区及读出区，存储表示本身功能的设定值的寄存器，在寄存器的规定地址，存储表示输入输出单元具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能的规定值，由此利用简单的手段便可进行电子装置的识别，利用它可极圆滑地进行内部电路的切换等运用。
此外在上述电子装置中，作为比如类型2的存储卡装置，以下类别的存储卡装置的引入被探讨。
首先，在类型1的存储卡装置规格中，只规定了比如使用了闪存存储器的具有128MB以下容量的记录再生对应媒体，但作为今后的战略，探讨在3个大方向扩展存储卡装置的领域。
①与高速、大容量化的对应。
②与内容分发的对应。
③与存储器以外的对应。
基于该概念，定义上述的「类型2存储卡装置」、「只读存储器(ROM)卡装置」、「一次写入存储器(R)卡装置」、「高速对应的存储卡装置」、「具有与存储卡装置同等形状的输入输出装置(I/O)等的扩展模块」。
这里「类型2存储卡装置」是与大容量、高速接口对应的电子装置，电子装置内具有闪存存储器特有的「逻辑-物理转换」功能。此外容量规格为32GB以下。此外高速接口有4条数据线，转送时钟为40MHz，由此与1600Mbps的数据转送速度对应，作为规格还规定「只读存储器(ROM)卡装置」。
此外「高速对应的存储卡装置」是与高速接口对应的电子装置，系指具有与类型1的存储卡装置的互换性，与高速接口对应的装置。「逻辑-物理转换」在信息处理装置侧进行，容量与类型1的存储卡装置相同，也与各种保密功能对应。
此外「只读存储器(ROM)卡装置」是与类型1存储卡装置在读出功能方面具有互换性的只读电子装置，在与现有的存储卡装置对应的设备中可作为只读电子装置使用。但在类型1的存储卡装置中如果设定了写保护，则有必要与写保护操作开关等相关联输出消息。
此外「一次写入存储器(R)卡装置」是可追记的存储卡装置，在写入中有必要与专用文件系统对应。通过在写入对应设备中进行比如「关闭处理」，作为由类型1的存储卡装置的对应设备读出的专用电子装置，数据的读出次数可达7次。
此外「具有与存储卡装置相同形状的输入输出装置(I/O)等的扩展模块」是一种为控制存储器以外的功能模块而扩展了存储卡装置的插槽的规格。在该场合下，在信息处理装置侧，有必要设置专用的控制功能。
此外电子装置的识别后的用户接口按以下原则设置。其目的在于易于按信息处理装置的各对应情况了解电子装置的互换性。
即在类型1的存储卡装置的对应设备中插入「类型2的存储卡装置」后，由于见不到引导块，因而认定为「损坏了的存储卡装置」，从而成为错误。为此使用者有必要区分「非对应的存储卡装置」与「损坏了的存储卡装置」，有必要变更对使用者发送的消息。具体地说，即使是不与「类型2存储卡装置」对应的设备，也应正确识别电子装置的类别，进行「非对应存储卡装置」这一事实的显示。
此外对于「只读存储器(ROM)卡装置」，也不发布类型1的「请确认写保护开关」及「存储卡装置被锁定」等消息。
此外作为针对新类别的电子装置的消息，在比如插入了「非对应的存储卡装置」的场合下，在设备内有文字限制等，共同传送消息的场合下，成为「存储卡装置类型错误」。在设备中没有文字限制的场合下，成为「系该设备不能使用的存储卡装置」或「系非对应的存储卡装置」。
此外在试图对「只读存储器(ROM)卡装置」进行写入的场合下，在设备中有文字限制等，共同传送消息的场合下，成为「只读存储器」。在设备中没有文字限制的场合下，成为「系只读存储卡装置」。不过这些具体的消息不过是示例，并非规定要按原样使用这些消息。
此外类型1的存储卡装置(电子装置200)通过比如图17所示的适配器装置400直接插入所谓PC卡对应的个人计算机(信息处理装置100)的卡槽加以利用。通过在这种适配器装置400中，设置图17所示的内部电路，可使类型1的存储卡装置(电子装置200)的高速化成为可能。
即在图18中，作为适配器装置400的内部电路，设置相对电子装置200的接口电路401和相对信息处理装置100的接口电路402，同时设置控制这些接口电路401与402之间的数据交换的控制电路403。在该控制电路403中设置上述的寄存器24等的同时，与该控制电路403并置设置用于逻辑地址及与其对应的物理地址的地址转换的表404。
这样，对于类型1的存储卡装置也同样，从逻辑地址向物理地址的地址转换在适配器装置400内进行，由此可高速进行信息交换。
此外在上述图18所示的内部电路中，通过把相对信息处理装置100的接口电路402设为用于所谓通用串行总线(Universal SerialBus：以下简称USB)的接口电路，也可以如同比如图19所示的适配器装置500，作为相对信息处理装置100外附的装置实施。
根据上述的适配器装置，配备具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能的输入输出单元、具备规定的写入区及读出区，存储表示本身功能的设定值的寄存器，在寄存器的规定地址，存储表示输入输出单元具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能的规定值，由此利用简单的手段便可进行电子装置的识别，利用它可极圆滑地进行内部电路的切换等运用。
此外本发明并非局限于上述说明的实施方式，在不脱离本发明的精神下可进行各种变形。
即通过上述各实施方式说明的电子装置、信息处理装置、适配器装置及信息交换系统并非对本申请发明构成限定，其目的是用于例示以进行展示。因而本申请发明的技术范围由权利要求范围的记载规定，在权利要求范围内记载的技术范围内可进行各种设计变更。

Claims (13)

1.一种对信息处理装置可自由装卸的电子装置，其特征在于：具有
具备多个端子的卡状壳体；
输入输出单元，其具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能；
寄存器，其具备规定的写入区及读出区，存储表示本身功能的设定值，
在上述寄存器的规定地址，存储表示上述输入输出单元具有上述基于串行转送的信息数据的输入输出功能及上述基于并行转送的信息数据的输入输出功能的规定值。
2.权利要求1中记载的电子装置，其特征在于：
把表示上述输入输出单元具有上述基于串行转送的信息数据的输入输出功能及上述基于并行转送的信息数据的输入输出功能这两种功能的规定值存储到上述寄存器，
按照来自上述信息处理装置的寄存器读出指令，把存储于上述寄存器的规定值通过上述输入输出单元发送到上述信息处理装置。
3.权利要求1中记载的电子装置，其特征在于：
基于来自上述信息处理装置的设定，决定上述输入输出单元是执行上述基于串行转送的信息数据的输入输出功能，还是执行上述基于并行转送的信息数据的输入输出功能。
4.权利要求1中记载的电子装置，其特征在于：
在初始状态执行上述基于串行转送的信息数据的输入输出功能，同时
当上述寄存器的写入区的规定的识别位被变更时，执行上述基于并行转送的信息数据的输入输出功能，
当上述寄存器的写入区的规定的识别位被复原时，执行上述基于串行转送的信息数据的输入输出功能。
5.权利要求1中记载的电子装置，其特征在于：
设有存储器功能，
内置进行上述信息数据处理上的逻辑地址与上述存储器功能上的物理地址的转换的地址转换功能，
在上述寄存器的规定地址记录表示内置有上述地址转换功能的规定码。
6.权利要求1中记载的电子装置，其特征在于：
设有存储器功能，
在上述存储器功能中规定多种类别，
在上述寄存器的规定地址记录表示上述存储器功能的类别的规定码。
7.一种被设置于对信息处理装置可自由装卸的电子装置与在上述电子装置进行信息数据输入输出的信息处理装置之间的适配器装置，其特征在于：
具有控制单元，其读出上述电子装置所具备的寄存器的值，识别表示上述电子装置的功能的设定值，
上述控制单元读出上述电子装置的上述寄存器的设定值，判断上述电子装置的输入输出单元是否具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能。
8.权利要求7中记载的适配器装置，其特征在于：
上述控制单元
在上述电子装置的上述寄存器的设定值表示上述电子装置的输入输出单元只有基于串行转送的信息数据输入输出功能的场合下，把该电子装置认定为第1电子装置，
在上述电子装置的上述寄存器的设定值表示上述电子装置的输入输出单元具有基于串行转送的信息数据输入输出功能及基于并行转送的信息数据输入输出功能这两种功能的场合下，把该电子装置认定为第2电子装置。
9.权利要求7中记载的适配器装置，其特征在于：具有
发送单元，
其在上述控制单元判断出上述电子装置的输入输出单元具有基于串行转送的信息数据的输入输出功能及基于并行转送的信息数据的输入输出功能这两种功能的场合下，
对上述电子装置发送是执行上述基于串行转送的信息数据的输入输出功能，还是执行上述基于并行转送的信息数据的输入输出功能的决定指令。
10.权利要求7中记载的适配器装置，其特征在于：
在上述控制单元判断出上述电子装置的输入输出单元具有基于串行转送的信息数据输入输出功能及基于并行转送的信息数据输入输出功能这两种功能的场合下，也
在初始状态执行上述基于串行转送的信息数据的输入输出功能，
在执行上述基于并行转送的信息数据的输入输出功能时，变更上述寄存器写入区的规定的识别位，
在进行上述基于串行转送的信息数据的输入输出时，使上述寄存器写入区的规定的识别位复原。
11.权利要求7中记载的适配器装置，其特征在于：
在内置进行上述信息数据处理上的逻辑地址与上述电子装置中的存储器功能上的物理地址的转换的地址转换功能的同时，
当在上述寄存器的规定地址写有表示上述电子装置侧具有进行上述信息数据处理上的逻辑地址与上述存储器功能上的物理地址的转换的地址转换功能的规定码时，上述内置的地址转换功能不动作。
12.权利要求7中记载的适配器装置，其特征在于：
在上述电子装置的存储器功能中规定多种类别，
当在上述寄存器的规定地址写有表示上述存储器功能的类别的规定码时，进行与上述存储器功能的类别对应的处理。
13.权利要求7中记载的适配器装置，其特征在于：
上述控制单元
在上述寄存器的设定值表示在上述电子装置内内置有进行信息处理上的逻辑地址与上述电子装置中的存储器功能上的物理地址的转换的地址转换功能的场合下，把该电子装置认定为第1电子装置，
在上述寄存器的设定值表示在上述电子装置内未内置进行信息处理上的逻辑地址与上述电子装置中的存储器功能上的物理地址的转换的地址转换功能的场合下，把该电子装置认定为第2电子装置。
CNB028025105A 2001-06-28 2002-06-26 电子装置、信息处理装置、适配器装置及信息交换系统 Expired - Fee Related CN1253828C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001197150 2001-06-28
JP197150/01 2001-06-28
JP197150/2001 2001-06-28

Publications (2)

Publication Number Publication Date
CN1465031A CN1465031A (zh) 2003-12-31
CN1253828C true CN1253828C (zh) 2006-04-26

Family

ID=19034806

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028025105A Expired - Fee Related CN1253828C (zh) 2001-06-28 2002-06-26 电子装置、信息处理装置、适配器装置及信息交换系统

Country Status (6)

Country Link
US (1) US6944703B2 (zh)
EP (2) EP1403814B1 (zh)
JP (1) JP4218522B2 (zh)
KR (2) KR100921851B1 (zh)
CN (1) CN1253828C (zh)
WO (1) WO2003009222A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60229137D1 (de) * 2001-07-25 2008-11-13 Sony Corp Schnittstellenvorrichtung
US7219182B2 (en) 2003-03-10 2007-05-15 Marvell International Ltd. Method and system for using an external bus controller in embedded disk controllers
US7039771B1 (en) 2003-03-10 2006-05-02 Marvell International Ltd. Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers
US7492545B1 (en) 2003-03-10 2009-02-17 Marvell International Ltd. Method and system for automatic time base adjustment for disk drive servo controllers
US7870346B2 (en) 2003-03-10 2011-01-11 Marvell International Ltd. Servo controller interface module for embedded disk controllers
JP3764435B2 (ja) 2003-03-26 2006-04-05 株式会社東芝 情報処理装置およびプログラム
JP4565966B2 (ja) 2004-10-29 2010-10-20 三洋電機株式会社 メモリ素子
JP4590321B2 (ja) * 2005-07-25 2010-12-01 キヤノン株式会社 画像処理装置、記録再生装置、制御方法
JP2007094740A (ja) * 2005-09-28 2007-04-12 Sony Corp データ記録装置及び接続装置、情報処理装置及び情報処理方法並びに情報処理システム
US8770473B2 (en) * 2005-10-25 2014-07-08 Capital One Financial Corporation Systems and methods for providing flexible incentive rewards
US8769168B2 (en) * 2006-10-17 2014-07-01 International Business Machines Corporation Method for communicating with a network adapter using a queue data structure and cached address translations
KR100877609B1 (ko) * 2007-01-29 2009-01-09 삼성전자주식회사 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법
US8239629B2 (en) * 2009-03-31 2012-08-07 Micron Technology, Inc. Hierarchical memory architecture to connect mass storage devices
ES2397818T3 (es) 2010-07-20 2013-03-11 Omya Development Ag Proceso para la preparación de material de carbonato cálcico tratado en superficie y uso del mismo en el control de material orgánico en un medio acuoso
JP5783802B2 (ja) * 2011-05-27 2015-09-24 ミネベア株式会社 モータ駆動装置、集積回路装置、モータ装置、及びモータ駆動システム
US10489335B1 (en) * 2018-09-28 2019-11-26 Silicon Motion, Inc. Apparatus and method and computer program product for accessing a memory card

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0517722Y2 (zh) 1987-08-28 1993-05-12
US5067105A (en) * 1987-11-16 1991-11-19 International Business Machines Corporation System and method for automatically configuring translation of logical addresses to a physical memory address in a computer memory system
JPH02252188A (ja) * 1989-01-13 1990-10-09 Hitachi Maxell Ltd メモリカードのデータ入出力方法
EP0467208B1 (en) * 1990-07-11 1995-09-20 Hitachi, Ltd. Digital information system
JPH04274082A (ja) * 1991-03-01 1992-09-30 Mitsubishi Electric Corp 半導体記憶装置
US5887145A (en) * 1993-09-01 1999-03-23 Sandisk Corporation Removable mother/daughter peripheral card
US5572683A (en) * 1994-06-15 1996-11-05 Intel Corporation Firmware selectable address location and size for cis byte and ability to choose between common memory mode and audio mode by using two external pins
JPH08137634A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp フラッシュディスクカード
JPH08263361A (ja) 1995-03-23 1996-10-11 Mitsubishi Electric Corp フラッシュメモリカード
US5966723A (en) * 1997-05-16 1999-10-12 Intel Corporation Serial programming mode for non-volatile memory
US5884102A (en) * 1997-05-30 1999-03-16 Intel Corporation Method and apparatus for a configurable means of connection between an embedded processor and a personal computer
JP3119214B2 (ja) * 1997-09-30 2000-12-18 ソニー株式会社 記憶装置、データ処理システム並びにデータの書き込み及び読み出し方法
JP2914360B2 (ja) * 1997-09-30 1999-06-28 ソニー株式会社 外部記憶装置及びデータ処理方法
US6601151B1 (en) * 1999-02-08 2003-07-29 Sun Microsystems, Inc. Apparatus and method for handling memory access requests in a data processing system
MY123388A (en) * 1999-03-15 2006-05-31 Sony Corp Processing method and apparatus for encrypted data transfer
US6601140B1 (en) * 1999-04-07 2003-07-29 Sony Corporation Memory unit, data processing unit, and data processing method using memory unit type
JP3882460B2 (ja) 1999-04-07 2007-02-14 ソニー株式会社 メモリ装置、データ処理装置、データ処理システムおよびデータ処理方法

Also Published As

Publication number Publication date
EP1403814A4 (en) 2006-12-13
US20040030808A1 (en) 2004-02-12
JP4218522B2 (ja) 2009-02-04
EP2058739A1 (en) 2009-05-13
KR100921852B1 (ko) 2009-10-13
EP1403814A1 (en) 2004-03-31
KR20030028819A (ko) 2003-04-10
JPWO2003009222A1 (ja) 2004-11-11
CN1465031A (zh) 2003-12-31
US6944703B2 (en) 2005-09-13
WO2003009222A1 (fr) 2003-01-30
EP2058739B1 (en) 2011-09-21
KR20080100275A (ko) 2008-11-14
KR100921851B1 (ko) 2009-10-13
EP1403814B1 (en) 2012-03-21

Similar Documents

Publication Publication Date Title
CN1253828C (zh) 电子装置、信息处理装置、适配器装置及信息交换系统
CN1148756C (zh) 允许采用多个售主的ic卡系统及其方法
CN1596401A (zh) 非易失性存储器装置的控制方法
CN1265588C (zh) 通信装置和方法
CN1703717A (zh) Ic卡和适配器
CN1617160A (zh) 用于识别标准卡以及非标准卡的卡识别系统
CN1260665C (zh) 用于管理可换存储媒体的设备和方法
CN1146798C (zh) 数据传输控制装置及电子设备
CN100351816C (zh) 数据传送控制装置、电子装置和数据传送控制方法
CN1297915C (zh) 外部连接设备、主设备及数据通信系统
CN1174319C (zh) 数据结构管理装置、数据结构管理系统和方法
CN1264081A (zh) 将生产测试接口接至全局串行总线的方法和装置
CN1551592A (zh) 数据传输控制装置、电子设备及数据传输控制方法
CN1188998C (zh) 数据传输控制装置和电子设备
CN1213372C (zh) 数据传送控制装置、电子机器及数据传送控制方法
CN1325057A (zh) 图像形成装置、控制方法、控制程序及程序记录媒体
CN101065725A (zh) 命令供给装置
CN1818884A (zh) 计算机、io扩展装置和io扩展装置的连接识别方法
CN1165837C (zh) 微计算机及其存储内容变更系统以及存储内容变更方法
CN1385795A (zh) 半导体集成装置及电子机器
CN1134729C (zh) 接口装置及其控制方法
CN1243314C (zh) 传送装置和传送方法
CN1203414C (zh) 电子装置及其制造方法
CN1538310A (zh) 数据传送控制装置
CN1252582A (zh) 用于协议控制的集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060426

Termination date: 20210626

CF01 Termination of patent right due to non-payment of annual fee