KR100921851B1 - 전자 장치, 정보 처리 장치, 어댑터 장치 및 정보 교환시스템 - Google Patents

전자 장치, 정보 처리 장치, 어댑터 장치 및 정보 교환시스템 Download PDF

Info

Publication number
KR100921851B1
KR100921851B1 KR1020037002734A KR20037002734A KR100921851B1 KR 100921851 B1 KR100921851 B1 KR 100921851B1 KR 1020037002734 A KR1020037002734 A KR 1020037002734A KR 20037002734 A KR20037002734 A KR 20037002734A KR 100921851 B1 KR100921851 B1 KR 100921851B1
Authority
KR
South Korea
Prior art keywords
electronic device
input
function
information data
register
Prior art date
Application number
KR1020037002734A
Other languages
English (en)
Other versions
KR20030028819A (ko
Inventor
오카우에타쿠미
사사키준코
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20030028819A publication Critical patent/KR20030028819A/ko
Application granted granted Critical
Publication of KR100921851B1 publication Critical patent/KR100921851B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices

Abstract

내부 회로의 전환 등의 운용을 원활히 행할 수 있도록 한 전자 장치, 정보 처리 장치 및 그 어댑터 장치를 제공한다.
전자 장치(200)에 있어서, 시리얼 인터페이스(21) 및 패러렐 인터페이스(22)가 데이터 버스(23)를 통하여 레지스터(24)와 데이터 버퍼(25)가 접속되고, 이 데이터 버퍼(25)에는 ECC 회로(26)에 접속된다. 그리고 이들 레지스터(24)와 데이터 버퍼(25) 및 ECC 회로(26)가, 메모리 인터페이스 및 시퀀서 회로(27)를 통하여 메모리(28)와 접속된다. 또한, 레지스터(24)가 컨트롤러(29)에 접속되어 정보 데이터의 입출력의 제어 등이 행하여진다. 또한 이 컨트롤러(29)로부터의 제어 신호에 의해 인터페이스(21 및 22)가 변환된다. 즉 이들 인터페이스(21 및 22)의 전환이, 레지스터(24)에 기록되는 데이터의 일부가 컨트롤러(29)에서 판별됨으로써 행하여진다.
Figure R1020037002734
전자 장치, 정보 처리 장치, 어댑터, 정보 교환 시스템

Description

전자 장치, 정보 처리 장치, 어댑터 장치 및 정보 교환 시스템{ELECTRONIC APPARATUS, INFORMATION PROCESSING APPARATUS, ADAPTER APPARATUS, AND INFORMATION EXCHANGE SYSTEM}
본 발명은, 예를 들면 정보 처리 장치에 대해 착탈 자유롭게 마련되어 임의의 기능을 행하는 전자 장치, 그 전자 장치를 이용하는 정보 처리 장치, 또는 필요에 응하여 그들 사이의 정보 교환의 중개를 행하는 어댑터 장치, 또는 그들을 이용하는 정보 교환 시스템에 관한 것으로, 특히 메모리 카드 장치, 또는 그에 유사한 반도체 메모리 장치와 동등한 형상을 가지며, 이들 장치의 접속부에 접속되어 메모리 기능, 또는 그 밖의 임의의 기능을 실행하는 전자 장치, 또는, 그 전자 장치에 관한 정보 처리 장치, 어댑터 장치 및 정보 교환 시스템에 관한 것이다.
예를 들면 정보 처리 장치에 대해 착탈 자유롭게 마련되는 메모리 카드 장치, 또는 그에 유사한 반도체 메모리 장치와 동등한 형상을 가지며, 정보 처리 장치의 이들 메모리 장치 등의 접속부에 접속되어 메모리 기능, 또는 그 밖의 임의의 기능을 실행하는 전자 장치가 제안되어 있다. 즉 이와 같은 전자 장치에 있어서는, 예를 들면 메모리 기능과 일체, 또는 별체로 컴퓨터 네트워크로의 접속 기능이나 통신기능을 갖게 함으로써, 정보 처리 장치의 운용이나 용도를 용이하게 확장시킬 수 있도록 되는 것이다.
그런데 이와 같은 전자 장치로서, 예를 들면 본원 출원인이 앞서 제안한 메모리 기능, 또는 그 밖의 임의의 기능을 실행하는 전자 장치에 있어서는, 정보 데이터의 입출력은 시리얼 전송으로 행하여지는 것이 기본으로 되어 있다. 이에 대해, 보다 많은 정보 데이터를 보다 단시간에 전송하기 위해서는, 정보 데이터의 입출력을 패러렐 전송으로 행하는 것이 요구되고 있다. 그러나 정보 데이터의 입출력은 시리얼 전송으로 행하여지는 것이 기본으로 되어 있는 전자 장치에 대해, 정보 데이터의 입출력을 패러렐 전송으로 행하는 것은 용이하게 실시될 수 있은 것은 아니다.
즉 상술한 전자 장치에 있어서는, 정보 데이터의 입출력은 시리얼 전송으로 행하여지는 것이 기본으로 되어 있기 때문에, 이 정보 데이터의 입출력을 패러렐 전송으로 행하기 위해서는 내부 회로 등의 전환이 필요하게 된다. 또한, 정보 처리 장치에 있어서도, 장착된 전자 장치를 식별하여 내부 회로 등의 전환을 행할 필요가 있다. 그런데 이와 같은 식별이나 내부 회로 등의 전환을 행하는 것은 용이하지 않아서, 종래의 전자 장치 및 정보 처리 장치에서는, 이와 같은 식별이나 전환은 일반적으로는 실시되지 않았다.
또한, 전자 장치와 정보 처리 장치와의 사이에 마련되는 어댑터 장치가 실시되어 있다. 이와 같은 어댑터 장치에 있어서는, 예를 들면 전자 장치와 정보 처리 장치와의 사이에서 패러렐 전송과 시리얼 전송의 변환을 행하는 기능이 실시되어 있다. 그래서 이와 같은 어댑터 장치에 있어서도, 예를 들면 상술한 정보 데이터의 입출력을 패러렐 전송으로 행하는 전자 장치에 대해서는, 패러렐 전송과 시리얼 전송의 변환을 정지하는 등의 전환을 행할 필요가 있지만, 예를 들면 전자 장치를 식별하여 전환을 행하는 것은 용이하지 않다. 종래는 이와 같은 식별이나 전환은 실시되지 않았다.
본 출원은 이와 같은 점을 감안하여 이루어진 것으로서, 해결하고자 하는 문제점은, 종래의 장치에서는, 전자 장치의 식별이나 내부 회로 등의 전환을 행하는 것이 용이하지 않아서, 종래의 전자 장치, 정보 처리 장치, 어댑터 장치 및 정보 교환 시스템에서는, 이와 같은 식별이나 전환은 실시되지 않았다는 것이다.
본 발명의 청구의 범위 제 1항은, 정보 처리 장치에 대해 착탈 자유롭게 마련되는 전자 장치로서, 복수의 단자를 구비하는 카드 형상의 몸체와, 시리얼 전송에 의한 정보 데이터의 입출력 기능 및 패러렐 전송에 의한 정보 데이터의 입출력 기능을 갖는 입출력 수단과, 소정의 기록 에어리어 및 판독 에어리어를 구비하고 자기의 기능을 나타내는 설정치가 기억되는 레지스터를 가지며, 레지스터의 소정의 어드레스에는, 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능을 갖는 것을 나타내는 소정치가 기억되어 이루어지는 것이다.
이로써, 본 발명의 전자 장치에 의하면, 간단한 수단으로 전자 장치의 식별을 행할 수 있고, 이를 이용하여 내부 회로의 전환 등의 운용을 극히 원활히 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 2항에 의하면, 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 입출력 수단이 갖는 것을 나타내는 소정치를 레지스터에 기억하고, 정보 처리 장치로부터의 레지스터 판독 명령에 응하여 레지스터에 기억된 소정치를 입출력 수단을 통하여 정보 처리 장치에 송신함으로써, 내부 회로의 전환 등의 운용을 양호하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 3항에 의하면, 정보 처리 장치로부터의 설정에 의거하여, 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하는지, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행하는지가 결정됨으로써, 시리얼 전송과 패러렐 전송의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 4항에 의하면, 초기 상태에서는 시리얼 전송에 의한 정보 데이터의 입출력 기능이 실행됨과 함께, 레지스터의 기록 에어리어의 소정의 식별 비트가 전환된 때에 패러렐 전송에 의한 정보 데이터의 입출력 기능이 실행되고, 레지스터의 기록 에어리어의 소정의 식별 비트가 원래로 되돌려진 때에 시리얼 전송에 의한 정보 데이터의 입출력 기능이 실행됨으로써, 시리얼 전송과 패러렐 전송의 전환을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 5항에 의하면, 메모리 기능이 마련되고, 정보 데이터의 처리상의 논리 어드레스와 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되고, 레지스터의 소정의 어드레스에 어드레스 변환 기능이 내장되어 있음을 나타내는 소정의 코드가 기록됨으로써, 내부 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 정보 데이터의 전송을 고속으로 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 6항에 의하면, 메모리 기능이 마련되고, 메모리 기능에는 복수의 종별(種別)이 규정되고, 레지스터의 소정의 어드레스에 메모리 기능의 종별을 나타내는 소정의 코드가 기록됨으로써, 내부 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 다양한 종별의 메모리에 대해 운용을 행할 수 있는 것이다.
또한 본 발명의 청구의 범위 제 7항은, 정보 처리 장치에 대해 착탈 자유롭게 마련되는 전자 장치로서, 복수의 단자를 구비하는 카드 형상의 몸체와, 소정의 기록 에어리어 및 판독 에어리어를 구비하고 자기의 기능을 나타내는 설정치가 기억되는 레지스터와, 물리 어드레스에 의해 관리되는 메모리 기능과, 정보 데이터의 처리상의 논리 어드레스와 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능을 가지며, 레지스터의 소정의 어드레스에는, 어드레스 변환 기능을 내장하고 있는 것을 나타내는 소정치가 기억되어 이루어지는 것이다.
이로써, 본 발명의 전자 장치에 의하면, 간단한 수단으로 전자 장치의 식별을 행할 수 있고, 이를 이용하여 내부 회로의 전환 등의 운용을 극히 원활히 행할 수 있음과 함께, 정보 데이터의 전송을 고속으로 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 8항에 의하면, 시리얼 전송에 의한 정보 데이터의 입출력 기능 및 패러렐 전송에 의한 정보 데이터의 입출력 기능을 갖는 입 출력 수단을 가지며, 레지스터의 소정의 어드레스에는, 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능을 갖는 것을 나타내는 소정치가 기억됨으로써, 시리얼 전송 및 패러렐 전송에 의한 정보 데이터의 입출력 기능의 내부 회로의 전환 등의 운용을 양호하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 9항에 의하면, 시리얼 전송에 의한 정보 데이터의 입출력 기능 및 패러렐 전송에 의한 정보 데이터의 입출력 기능을 갖는 입출력 수단을 가지며, 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 입출력 수단이 갖는 것을 나타내는 소정치를 레지스터에 기억하고, 정보 처리 장치로부터의 레지스터 판독 명령에 응하여 레지스터에 기억된 소정치를 입출력 수단을 통하여 정보 처리 장치에 송신함으로써, 내부 회로의 전환 등의 운용을 양호하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 10항에 의하면, 시리얼 전송에 의한 정보 데이터의 입출력 기능 및 패러렐 전송에 의한 정보 데이터의 입출력 기능을 갖는 입출력 수단을 가지며, 정보 처리 장치로부터의 설정에 의거하여, 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하는지, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행하는지가 결정됨으로써, 시리얼 전송과 패러렐 전송의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 11항에 의하면, 시리얼 전송에 의한 정보 데이터의 입출력 기능 및 패러렐 전송에 의한 정보 데이터의 입출력 기능을 갖는 입출력 수단을 가지며, 초기 상태에서는 시리얼 전송에 의한 정보 데이터의 입출력 기능이 실행됨과 함께, 레지스터의 기록 에어리어의 소정의 식별 비트가 전환된 때에 패러렐 전송에 의한 정보 데이터의 입출력 기능이 실행되고, 레지스터의 기록 에어리어의 소정의 식별 비트가 원래로 되돌려진 때에 시리얼 전송에 의한 정보 데이터의 입출력 기능이 실행됨으로써, 시리얼 전송과 패러렐 전송의 전환을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 12항에 의하면, 메모리 기능이 마련되고, 메모리 기능에는 복수의 종별이 규정되고, 레지스터의 소정의 어드레스에 메모리 기능의 종별을 나타내는 소정의 코드가 기록됨으로써, 내부 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 다양한 종별의 메모리에 대해 운용을 행할 수 있는 것이다.
또한 본 발명의 청구의 범위 제 13항은, 착탈 가능한 전자 장치에 대해 정보 데이터의 입출력을 행하는 정보 처리 장치로서, 전자 장치에 구비되는 레지스터의 값을 판독하여 전자 장치의 기능을 나타내는 설정치를 인식하는 제어 수단을 가지며, 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는지의 여부를 판단하여 되는 것이다.
이로써, 본 발명의 정보 처리 장치에 의하면, 간단한 수단으로 전자 장치의 식별을 행할 수 있고, 이를 이용하여 내부 회로의 전환 등의 운용을 극히 원활히 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 14항에 의하면, 제어 수단은, 전자 장치의 레지스터의 설정치가 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능뿐인 것을 나타내는 경우에는 이 전자 장치를 제 1의 전자 장치라고 인식하고, 전자 장치의 레지스터의 설정치가 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는 것을 나타내는 경우에는 이 전자 장치를 제 2의 전자 장치라고 인식함으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 15항에 의하면, 제어 수단이, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있다고 판단한 경우에, 전자 장치에 대해, 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하는지, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행하는지를 결정하는 명령을 송신하는 송신 수단을 구비함으로써, 시리얼 전송과 패러렐 전송의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 16항에 의하면, 제어 수단이, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있다고 판단한 경우에도, 초기 상태에서는 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하고, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행할 때는 레지스터의 기록 에어리어의 소 정의 식별 비트를 변경하고, 시리얼 전송에 의한 정보 데이터의 입출력을 행할 때는 레지스터의 기록 에어리어의 소정의 식별 비트를 원래로 되돌림으로써, 시리얼 전송과 패러렐 전송의 전환을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 17항에 의하면, 정보 데이터의 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장됨과 함께, 레지스터의 소정의 어드레스에 전자 장치측에 정보 데이터의 처리상의 논리 어드레스와 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능을 갖고 있는 것을 나타내는 소정의 코드가 기록되어 있을 때는 내장한 어드레스 변환 기능이 동작하지 않게 됨으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 정보 데이터의 전송을 고속으로 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 18항에 의하면, 전자 장치에 있어서의 메모리 기능에는 복수의 종별이 규정되고, 레지스터의 소정의 어드레스에 메모리 기능의 종별을 나타내는 소정의 코드가 기록되어 있을 때는 메모리 기능의 종별에 응한 처리가 행하여짐으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 다양한 종별의 메모리에 대해 운용을 행할 수 있는 것이다.
또한 본 발명의 청구의 범위 제 19항은, 착탈 가능한 전자 장치에 대해 정보 데이터의 입출력을 행하는 정보 처리 장치로서, 전자 장치에 구비되는 레지스터의 값을 판독하여 전자 장치의 기능을 나타내는 설정치를 인식하는 제어 수단을 가지며, 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치 내에 정보 처리상의 논리 어드레스와 전자 장치상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되어 있는지의 여부를 판단하여 되는 것이다.
이로써, 본 발명의 정보 처리 장치에 의하면, 간단한 수단으로 전자 장치의 식별을 행할 수 있고, 이를 이용하여 내부 회로의 전환 등의 운용을 극히 원활히 행할 수 있음과 함께, 정보 데이터의 전송을 고속으로 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 20항에 의하면, 제어 수단은, 레지스터의 설정치가, 전자 장치 내에 정보 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되어 있음을 나타내는 경우에는 이 전자 장치를 제 1의 전자 장치라고 인식하고, 레지스터의 설정치가, 전자 장치 내에 정보 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되지 않은 것을 나타내는 경우에는 이 전자 장치를 제 2의 전자 장치라고 인식함으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 21항에 의하면 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는지의 여부를 판단함과 함께, 전자 장치의 레지스터의 설정치가 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능뿐인 것을 나타내는 경우에는 이 전자 장치를 제 1의 전자 장치라고 인식하고, 전자 장치의 레지스터의 설정치가 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는 것을 나타내는 경우에는 이 전자 장치를 제 2의 전자 장치라고 인식함으로써, 시리얼 전송 및 패러렐 전송에 의한 정보 데이터의 입출력 기능의 내부 회로의 전환 등의 운용을 양호하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 22항에 의하면, 제어 수단이, 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는지의 여부를 판단함과 함께, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있다고 판단한 경우에, 전자 장치에 대해, 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하는지, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행하는지를 결정하는 명령을 송신하는 송신 수단을 구비함으로써, 시리얼 전송과 패러렐 전송의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 23항에 의하면, 제어 수단이, 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는지의 여부를 판단함과 함께, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있다고 판단한 경우에도, 초기 상태에서는 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하고, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행할 때는 레지스터의 기록 에어리어의 소정의 식별 비트를 변경하고, 시리얼 전송에 의한 정보 데이터의 입출력을 행할 때는 레지스터의 기록 에어리어의 소정의 식별 비트를 원래로 되돌림으로써, 시리얼 전송과 패러렐 전송의 전환을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 24항에 의하면, 전자 장치에 있어서의 메모리 기능에는 복수의 종별이 규정되고, 레지스터의 소정의 어드레스에 메모리 기능의 종별을 나타내는 소정의 코드가 기록되어 있을 때는 메모리 기능의 종별에 응한 처리가 행하여짐으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 다양한 종별의 메모리에 대해 운용을 행할 수 있는 것이다.
또한 본 발명의 청구의 범위 제 25항은, 정보 처리 장치에 대해 착탈 자유롭게 마련되는 전자 장치와 전자 장치에 정보 데이터의 입출력을 행하는 정보 처리 장치와의 사이에 마련되는 어댑터 장치로서, 전자 장치에 구비되는 레지스터의 값을 판독하여 전자 장치의 기능을 나타내는 설정치를 인식하는 제어 수단을 가지며, 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는지의 여부를 판단하여 되는 것이다.
이로써, 본 발명의 어댑터 장치에 의하면, 간단한 수단으로 전자 장치의 식별을 행할 수 있고, 이를 이용하여 내부 회로의 전환 등의 운용을 극히 원활히 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 26항에 의하면, 제어 수단은, 전자 장치의 레지스터의 설정치가 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능뿐인 것을 나타내는 경우에는 이 전자 장치를 제 1의 전자 장치라고 인식하고, 전자 장치의 레지스터의 설정치가 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는 것을 나타내는 경우에는 이 전자 장치를 제 2의 전자 장치라고 인식함으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 27항에 의하면, 제어 수단이, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있다고 판단한 경우에, 전자 장치에 대해, 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하는지, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행하는지를 결정하는 명령을 송신하는 송신 수단을 구비함으로써, 시리얼 전송과 패러렐 전송의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 28항에 의하면, 제어 수단이, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있다고 판단한 경우에도, 초기 상태에서는 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하고, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행할 때는 레지스터의 기록 에어리어의 소 정의 식별 비트를 변경하고, 시리얼 전송에 의한 정보 데이터의 입출력을 행할 때는 레지스터의 기록 에어리어의 소정의 식별 비트를 원래로 되돌림으로써, 시리얼 전송과 패러렐 전송의 전환을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 29항에 의하면, 정보 데이터의 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장됨과 함께, 레지스터의 소정의 어드레스에 전자 장치측에 정보 데이터의 처리상의 논리 어드레스와 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능을 갖고 있는 것을 나타내는 소정의 코드가 기록되어 있을 때는 내장한 어드레스 변환 기능이 동작하지 않게 됨으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 정보 데이터의 전송을 고속으로 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 30항에 의하면, 전자 장치에 있어서의 메모리 기능에는 복수의 종별이 규정되고, 레지스터의 소정의 어드레스에 메모리 기능의 종별을 나타내는 소정의 코드가 기록되어 있을 때는 메모리 기능의 종별에 응한 처리가 행하여짐으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 다양한 종별의 메모리에 대해 운용을 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 31항에 의하면, 제어 수단은, 레지스터의 설정치가, 전자 장치 내에 정보 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되어 있음을 나타내는 경우에는 이 전자 장치를 제 1의 전자 장치라고 인식하고, 레지스 터의 설정치가, 전자 장치 내에 정보 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되지 않은 것을 나타내는 경우에는 이 전자 장치를 제 2의 전자 장치라고 인식함으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한 본 발명의 청구의 범위 제 32항은, 정보 처리 장치에 대해 착탈 자유롭게 마련되는 전자 장치와 전자 장치에 정보 데이터의 입출력을 행하는 정보 처리 장치와의 사이에 마련되는 어댑터 장치로서, 전자 장치에 구비되는 레지스터의 값을 판독하여 전자 장치의 기능을 나타내는 설정치를 인식하는 제어 수단을 가지며, 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치 내에 정보 처리상의 논리 어드레스와 전자 장치상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되어 있는지의 여부를 판단하여 되는 것이다.
이로써, 본 발명의 어댑터 장치에 의하면, 간단한 수단으로 전자 장치의 식별을 행할 수 있고, 이를 이용하여 내부 회로의 전환 등의 운용을 극히 원활히 행할 수 있음과 함께, 정보 데이터의 전송을 고속으로 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 33항에 의하면, 제어 수단은, 레지스터의 설정치가, 전자 장치 내에 정보 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되어 있음을 나타내는 경우에는 이 전자 장치를 제 1의 전자 장치라고 인식하고, 레지스터의 설정치가, 전자 장치 내에 정보 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내 장되지 않은 것을 나타내는 경우에는 이 전자 장치를 제 2의 전자 장치라고 인식함으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 34항에 의하면, 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는지의 여부를 판단함과 함께, 전자 장치의 레지스터의 설정치가 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능뿐인 것을 나타내는 경우에는 이 전자 장치를 제 1의 전자 장치라고 인식하고, 전자 장치의 레지스터의 설정치가 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는 것을 나타내는 경우에는 이 전자 장치를 제 2의 전자 장치라고 인식함으로써, 시리얼 전송 및 패러렐 전송에 의한 정보 데이터의 입출력 기능의 내부 회로의 전환 등의 운용을 양호하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 35항에 의하면, 제어 수단이, 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는지의 여부를 판단함과 함께, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있다고 판단한 경우에, 전자 장치에 대해, 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하는지, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행하는지를 결정하는 명령을 송신하는 송신 수단을 구비함으로써, 시리얼 전송과 패러렐 전송의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 36항에 의하면, 제어 수단이, 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는지의 여부를 판단함과 함께, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있다고 판단한 경우에도, 초기 상태에서는 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하고, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행할 때는 레지스터의 기록 에어리어의 소정의 식별 비트를 변경하고, 시리얼 전송에 의한 정보 데이터의 입출력을 행할 때는 레지스터의 기록 에어리어의 소정의 식별 비트를 원래로 되돌림으로써, 시리얼 전송과 패러렐 전송의 전환을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 37항에 의하면, 전자 장치에 있어서의 메모리 기능에는 복수의 종별이 규정되고, 레지스터의 소정의 어드레스에 메모리 기능의 종별을 나타내는 소정의 코드가 기록되어 있을 때는 메모리 기능의 종별에 응한 처리가 행하여짐으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 다양한 종별의 메모리에 대해 운용을 행할 수 있는 것이다.
또한 본 발명의 청구의 범위 제 38항은, 정보 처리 장치와 정보 처리 장치에 대해 착탈 자유롭게 마련되는 전자 장치로 이루어지는 정보 교환 시스템으로서, 정보 처리 장치에서는, 전자 장치에 소정의 기록 에어리어와 판독 에어리어를 가지며, 전자 장치의 기능을 나타내는 설정치가 기억되는 레지스터가 마련되어 있는지의 여부를 판별하고, 레지스터가 마련되지 않은 때는 전자 장치가 메모리 기능만으로 이루어지는 제 1의 전자 장치라고 인식하고, 레지스터가 마련되어 있을 때는 레지스터에 기억된 설정치를 판독하여 전자 장치가 메모리 기능 이외의 기능도 포함하는 제 2의 전자 장치라고 인식함과 함께, 레지스터에 기억된 설정치에 응하여 전자 장치에서 실행되는 기능을 식별하여 되는 것이다.
이로써, 본 발명의 정보 교환 시스템에 의하면, 간단한 수단으로 전자 장치의 식별을 행할 수 있고, 이를 이용하여 내부 회로의 전환 등의 운용을 극히 원활히 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 39항에 의하면, 전자 장치에 레지스터가 마련되어 있을 때는, 정보 처리 장치로부터 전자 장치에 대해 레지스터의 판독 명령을 송신하고, 레지스터에 기억된 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 입출력 수단이 갖고 있는지의 여부를 식별하는 소정치를, 입출력 수단을 통하여 레지스터로부터 판독함으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 40항에 의하면, 전자 장치에 레지스터가 마련되어 있을 때는, 정보 처리 장치로부터 전자 장치에 대해, 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하는지, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행하는지를 결정하는 명령을 송신함으로써, 시리얼 전송과 패러렐 전송의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 41항에 의하면, 초기 상태에서는 시리얼 전송에 의한 정보 데이터의 입출력 기능이 실행됨과 함께, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행할 때는 레지스터의 기록 에어리어의 소정의 식별 비트를 변경하고, 시리얼 전송에 의한 정보 데이터의 입출력을 행할 때는 레지스터의 기록 에어리어의 소정의 식별 비트를 원래로 되돌림으로써, 시리얼 전송과 패러렐 전송의 전환을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 42항에 의하면, 전자 장치에 정보 데이터의 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장됨과 함께, 레지스터의 소정의 어드레스에 어드레스 변환 기능이 내장되어 있음을 나타내는 소정의 코드가 기록됨으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 정보 데이터의 전송을 고속으로 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 43항에 의하면, 정보 처리 장치에 정보 데이터 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장됨과 함께, 레지스터의 소정의 어드레스에 전자 장치측에 정보 데이터의 처리상의 논리 어드레스와 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능을 갖고 있는 것을 나타내는 소정의 코드가 기록되어 있을 때는 내장한 어드레스 변환 기능이 동작하지 않게 됨으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 정보 데이터의 전송을 고속으로 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 44항에 의하면, 전자 장치에 있어서의 메모리 기능에는 복수의 종별이 규정되고, 레지스터의 소정의 어드레스에 메모리 기능의 종별을 나타내는 소정의 코드가 기록되어 있을 때는 메모리 기능의 종별에 응한 처리가 행하여짐으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 다양한 종별의 메모리에 대해 운용을 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 45항에 의하면, 전자 장치에 정보 데이터의 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되고, 레지스터의 소정의 어드레스에 패러렐 전송에 의한 정보 데이터의 입출력 기능이 마련되어 있는 것을 나타내는 소정의 코드가 마련되어 있을 때는 내장한 어드레스 변환 기능이 이용됨으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 46항에 의하면, 정보 처리 장치에 정보 데이터의 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되고, 레지스터의 소정의 어드레스에 패러렐 전송에 의한 정보 데이터의 입출력 기능이 마련되어 있는 것을 나타내는 소정의 코드가 마련되지 않은 때는 내장한 어드레스 변환 기능이 이용됨으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 패러렐 전송할 때의 정보 데이터의 전송을 고속으로 행할 수 있는 것이다.
또한 본 발명의 청구의 범위 제 47항은, 정보 처리 장치와 정보 처리 장치에 대해 착탈 자유롭게 마련되는 전자 장치로 이루어지는 정보 교환 시스템으로서, 전자 장치에 구비되는 레지스터의 값을 판독하여 전자 장치의 기능을 나타내는 설정치를 인식하는 제어 수단을 가지며, 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치 내에 정보 처리상의 논리 어드레스와 전자 장치상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되어 있는지의 여부를 판단하여 되는 것이다.
이로써, 본 발명의 정보 교환 시스템에 의하면, 간단한 수단으로 전자 장치의 식별을 행할 수 있고, 이를 이용하여 내부 회로의 전환 등의 운용을 극히 원활히 행할 수 있음과 함께, 정보 데이터의 전송을 고속으로 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 48항에 의하면, 제어 수단은, 레지스터의 설정치가, 전자 장치 내에 정보 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되어 있음을 나타내는 경우에는 이 전자 장치를 제 1의 전자 장치라고 인식하고, 레지스터의 설정치가, 전자 장치 내에 정보 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되지 않은 것을 나타내는 경우에는 이 전자 장치를 제 2의 전자 장치라고 인식함으로써, 내부 회로의 전환 등의 운용을 양호하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 40항에 의하면, 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정 보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는지의 여부를 판단함과 함께, 전자 장치의 레지스터의 설정치가 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능뿐인 것을 나타내는 경우에는 이 전자 장치를 제 1의 전자 장치라고 인식하고, 전자 장치의 레지스터의 설정치가 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는 것을 나타내는 경우에는 이 전자 장치를 제 2의 전자 장치라고 인식함으로써, 시리얼 전송 및 패러렐 전송에 의한 정보 데이터의 입출력 기능의 내부 회로의 전환 등의 운용을 양호하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 50항에 의하면, 제어 수단이, 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는지의 여부를 판단함과 함께, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있다고 판단한 경우에, 전자 장치에 대해, 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하는지, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행하는지를 결정하는 명령을 송신하는 송신 수단을 구비함으로써, 시리얼 전송과 패러렐 전송의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 51항에 의하면, 제어 수단이, 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는지의 여부를 판단함과 함께, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있다고 판단한 경우에도, 초기 상태에서는 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하고, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행할 때는 레지스터의 기록 에어리어의 소정의 식별 비트를 변경하고, 시리얼 전송에 의한 정보 데이터의 입출력을 행할 때는 레지스터의 기록 에어리어의 소정의 식별 비트를 원래로 되돌림으로써, 시리얼 전송과 패러렐 전송의 전환을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 52항에 의하면, 전자 장치에 있어서의 메모리 기능에는 복수의 종별이 규정되고, 레지스터의 소정의 어드레스에 메모리 기능의 종별을 나타내는 소정의 코드가 기록되어 있을 때는 메모리 기능의 종별에 응한 처리가 행하여짐으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 다양한 종별의 메모리에 대해 운용을 행할 수 있는 것이다.
또한 본 발명의 청구의 범위 제 53항은, 정보 처리 장치와 정보 처리 장치에 대해 착탈 자유롭게 마련되는 전자 장치와 어댑터 장치로 이루어지는 정보 교환 시스템으로서, 정보 처리 장치에서는, 전자 장치에 소정의 기록 에어리어와 판독 에어리어를 가지며, 전자 장치의 기능을 나타내는 설정치가 기억되는 레지스터가 마련되어 있는지의 여부를 판별하고, 레지스터가 마련되지 않은 때는 전자 장치가 메 모리 기능만으로 이루어지는 제 1의 전자 장치라고 인식하고, 레지스터가 마련되어 있을 때는 레지스터에 기억된 설정치를 판독하여 전자 장치가 메모리 기능 이외의 기능도 포함하는 제 2의 전자 장치라고 인식함과 함께, 레지스터에 기억된 설정치에 응하여 전자 장치에서 실행되는 기능을 식별하여 되는 것이다.
이로써, 본 발명의 정보 교환 시스템에 의하면, 간단한 수단으로 전자 장치의 식별을 행할 수 있고, 이를 이용하여 내부 회로의 전환 등의 운용을 극히 원활히 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 54항에 의하면, 전자 장치에 레지스터가 마련되어 있을 때는, 정보 처리 장치로부터 전자 장치에 대해 레지스터의 판독 명령을 송신하고, 레지스터에 기억된 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 입출력 수단이 갖고 있는지의 여부를 식별하는 소정치를, 입출력 수단을 통하여 레지스터로부터 판독함으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 55항에 의하면, 전자 장치에 레지스터가 마련되어 있을 때는, 정보 처리 장치로부터 전자 장치에 대해, 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하는지, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행하는지를 결정하는 명령을 송신함으로써, 시리얼 전송과 패러렐 전송의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 56항에 의하면, 초기 상태에서는 시리얼 전송에 의한 정보 데이터의 입출력 기능이 실행됨과 함께, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행할 때는 레지스터의 기록 에어리어의 소정의 식별 비트를 변경하고, 시리얼 전송에 의한 정보 데이터의 입출력을 행할 때는 레지스터의 기록 에어리어의 소정의 식별 비트를 원래로 되돌림으로써, 시리얼 전송과 패러렐 전송의 전환을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 57항에 의하면, 전자 장치에 정보 데이터의 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장됨과 함께, 레지스터의 소정의 어드레스에 어드레스 변환 기능이 내장되어 있음을 나타내는 소정의 코드가 기록됨으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 정보 데이터의 전송을 고속으로 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 58항에 의하면, 정보 처리 장치에 정보 데이터의 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장됨과 함께, 레지스터의 소정의 어드레스에 전자 장치측에 정보 데이터의 처리상의 논리 어드레스와 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능을 갖고 있는 것을 나타내는 소정의 코드가 기록되어 있을 때는 내장한 어드레스 변환 기능이 동작하지 않게 됨으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 59항에 의하면, 어댑터 장치에 정보 데이터의 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레 스와의 변환을 행하는 어드레스 변환 기능이 내장됨과 함께, 레지스터의 소정의 어드레스에 전자 장치측에 정보 데이터의 처리상의 논리 어드레스와 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능을 갖고 있는 것을 나타내는 소정의 코드가 기록되어 있을 때는 내장한 어드레스 변환 기능이 동작하지 않게 됨으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 정보 데이터의 전송을 고속으로 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 60항에 의하면, 전자 장치에 있어서의 메모리 기능에는 복수의 종별이 규정되고, 레지스터의 소정의 어드레스에 메모리 기능의 종별을 나타내는 소정의 코드가 기록되어 있을 때는 메모리 기능의 종별에 응한 처리가 행하여짐으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 다양한 종별의 메모리에 대해 운용을 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 61항에 의하면, 전자 장치에 정보 데이터의 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되고, 레지스터의 소정의 어드레스에 패러렐 전송에 의한 정보 데이터의 입출력 기능이 마련되어 있는 것을 나타내는 소정의 코드가 마련되어 있을 때는 내장한 어드레스 변환 기능이 이용됨으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 62항에 의하면, 정보 처리 장치에 정보 데이터의 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되고, 레지스터의 소정의 어 드레스에 패러렐 전송에 의한 정보 데이터의 입출력 기능이 마련되어 있는 것을 나타내는 소정의 코드가 마련되지 않은 때는 내장한 어드레스 변환 기능이 이용됨으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 패러렐 전송할 때의 정보 데이터의 전송을 고속으로 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 63항에 의하면, 어댑터 장치에 정보 데이터의 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되고, 레지스터의 소정의 어드레스에 패러렐 전송에 의한 정보 데이터의 입출력 기능이 마련되어 있는 것을 나타내는 소정의 코드가 마련되지 않은 때는 내장한 어드레스 변환 기능이 이용됨으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 패러렐 전송할 때의 정보 데이터의 전송을 고속으로 행할 수 있는 것이다.
또한 본 발명의 청구의 범위 제 64항은, 정보 처리 장치와 정보 처리 장치에 대해 착탈 자유롭게 마련되는 전자 장치와 어댑터 장치로 이루어지는 정보 교환 시스템으로서, 전자 장치에 구비되는 레지스터의 값을 판독하여 전자 장치의 기능을 나타내는 설정치를 인식하는 제어 수단을 가지며, 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치 내에 정보 처리상의 논리 어드레스와 전자 장치상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되어 있는지의 여부를 판단하여 되는 것이다.
이로써, 본 발명의 정보 교환 시스템에 의하면, 간단한 수단으로 전자 장치의 식별을 행할 수 있고, 이를 이용하여 내부 회로의 전환 등의 운용을 극히 원활 히 행할 수 있음과 함께, 패러렐 전송할 때의 정보 데이터의 전송을 고속으로 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 65항에 의하면, 제어 수단은, 레지스터의 설정치가, 전자 장치 내에 정보 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되어 있음을 나타내는 경우에는 이 전자 장치를 제 1의 전자 장치라고 인식하고, 레지스터의 설정치가, 전자 장치 내에 정보 처리상의 논리 어드레스와 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되지 않음을 나타내는 경우에는 이 전자 장치를 제 2의 전자 장치라고 인식함으로써, 내부 회로의 전환 등의 운용을 양호하게 행할 수 있음과 함께, 패러렐 전송할 때의 정보 데이터의 전송을 고속으로 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 66항에 의하면, 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는지의 여부를 판단함과 함께, 전자 장치의 레지스터의 설정치가 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능뿐인 것을 나타내는 경우에는 이 전자 장치를 제 1의 전자 장치라고 인식하고, 전자 장치의 레지스터의 설정치가 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는 것을 나타내는 경우에는 이 전자 장치를 제 2의 전자 장치라고 인식함으로 써, 시리얼 전송 및 패러렐 전송에 의한 정보 데이터의 입출력 기능의 내부 회로의 전환 등의 운용을 양호하게 행할 수 있음과 함께, 패러렐 전송할 때의 정보 데이터의 전송을 고속으로 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 67항에 의하면, 제어 수단이, 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는지의 여부를 판단함과 함께, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있다고 판단한 경우에, 전자 장치에 대해, 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하는지, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행하는지를 결정하는 명령을 송신하는 송신 수단을 구비함으로써, 시리얼 전송과 패러렐 전송의 운용을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 68항에 의하면, 제어 수단이, 제어 수단은 전자 장치의 레지스터의 설정치를 판독하고, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는지의 여부를 판단함과 함께, 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있다고 판단한 경우에도, 초기 상태에서는 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하고, 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행할 때는 레지스터의 기록 에어리어의 소정의 식별 비트를 변경하고, 시리얼 전송에 의한 정보 데이터의 입출력을 행할 때는 레지스터의 기록 에어리어의 소정의 식별 비트를 원래로 되돌림으로써, 시리얼 전송과 패러렐 전송의 전환을 오동작 없이 확실하게 행할 수 있는 것이다.
또한, 본 발명의 청구의 범위 제 69항에 의하면, 전자 장치에 있어서의 메모리 기능에는 복수의 종별이 규정되고, 레지스터의 소정의 어드레스에 메모리 기능의 종별을 나타내는 소정의 코드가 기록되어 있을 때는 메모리 기능의 종별에 응한 처리가 행하여짐으로써, 회로의 전환 등의 운용을 오동작 없이 확실하게 행할 수 있음과 함께, 다양한 종별의 메모리에 대해 운용을 행할 수 있는 것이다.
이로써, 종래의 장치에서는, 특히 전자 장치의 식별이나 내부 회로 등의 전환을 행하는 것은 용이하지 않다. 따라서 종래의 전자 장치, 정보 처리 장치, 어댑터 장치 및 정보 교환 시스템에서는, 이와 같은 식별이나 전환 등은 실시되지 않았던 것을, 본 발명에 의하면 이러한 문제점을 용이하게 해소할 수 있는 것이다.
도 1은 본 발명을 적용한 전자 장치 및 정보 처리 장치의 한 실시 형태의 구성을 도시한 블록도.
도 2는 본 발명이 적용되는 전자 장치의 한 실시 형태의 외관도.
도 3은 본 발명이 적용되는 전자 장치의 한 실시 형태의 설명을 위한 표.
도 4는 본 발명이 적용되는 전자 장치의 한 실시 형태의 설명을 위한 표.
도 5는 본 발명이 적용되는 전자 장치의 한 실시 형태의 처리 동작의 설명을 위한 순서도.
도 6은 그 일부의 순서도.
도 7은 본 발명이 적용되는 전자 장치의 한 실시 형태의 처리 동작의 설명을 위한 순서도.
도 8은 본 발명이 적용되는 전자 장치의 한 실시 형태의 시리얼 전송의 설명을 위한 타이밍도.
도 9는 본 발명이 적용되는 전자 장치의 한 실시 형태의 설명을 위한 표.
도 10은 본 발명이 적용되는 전자 장치의 한 실시 형태의 어드레스 변환 처리의 설명을 위한 선도(線圖).
도 11는 본 발명이 적용되는 전자 장치의 한 실시 형태의 처리 동작의 설명을 위한 표.
도 12는 본 발명이 적용되는 전자 장치의 한 실시 형태의 처리 동작의 주요부의 제어 패턴도.
도 13은 본 발명이 적용되는 전자 장치의 한 실시 형태의 패러렐 전송의 설명을 위한 타이밍도.
도 14는 본 발명이 적용되는 전자 장치의 한 실시 형태의 패러렐 전송의 설명을 위한 타이밍도.
도 15는 그 설명을 위한 표.
도 16은 그 설명을 위한 메모리 구조를 도시한 설명도.
도 17은 본 발명이 적용되는 어댑터 장치의 한 실시 형태의 외관도.
도 18은 본 발명이 적용되는 어댑터 장치의 한 실시 형태의 구성을 도시한 블록도.
도 19는 본 발명이 적용되는 어댑터 장치의 다른 실시 형태의 외관도.
♠도면의 주요 부분에 대한 부호의 설명♠
100 : 정보 처리 장치 11 : 판독 전용 메모리(ROM)
12 : 랜덤 액세스 메모리(RAM) 13 : 데이터 버스
14 : 시리얼 인터페이스 15 : 페러렐 인터페이스
16 : 인터페이스 회로 17 : 컨트롤러
300 : 커넥터 200 : 전자 장치
20 : 접점군 21 : 시리얼 인터페이스
22 : 페럴렐 인터페이스 23 : 데이터 버스
24 : 레지스터 25 : 데이터 버퍼
26 : 오류 정정 코드의 생성 및 전정 처리(ECC) 회로
27 : 메모리 인터페이스 및 시퀀서 회로 28 : 메모리
29 : 컨트롤러 30 : 기록 금지 스위치
본 발명에 있어서는, 패러렐 전송에 의한 정보 데이터의 입출력 기능이 추가하여 마련됨과 함께, 소정의 기록 에어리어와 판독 에어리어를 가지며 기능을 실행할 때의 설정을 행하는 레지스터가 마련되고, 레지스터의 소정의 어드레스에 패러렐 전송에 의한 정보 데이터의 입출력 기능이 추가되어 있는 것을 나타내는 소정의 코드가 마련되어 이루어지는 것으로서, 이에 의하면, 간단한 수단으로 전자 장치의 식별을 행할 수 있고, 이를 이용하여 내부 회로의 전환 등의 운용을 극히 원활히 행할 수 있다.
이하, 도면을 참조하여 본 발명을 설명하면, 도 1은 본 발명을 적용한 전자 장치 및 정보 처리 장치의 한 실시 형태의 구성을 도시한 블록도이다.
도 1에 있어서, 도면의 좌측은 정보 처리 장치(100)가 되는 퍼스널 컴퓨터 등의 주요부의 구성을 도시한다. 이 정보 처리 장치(100)에는, 판독 전용 메모리(ROM)(11)나 랜덤 액세스 메모리(RAM)(12) 등이 접속되는 데이터 버스(13)가 마련되고, 이 데이터 버스(13)에 시리얼 인터페이스(14) 및 패러렐 인터페이스(15)를 포함하는 인터페이스 회로(16)가 접속된다.
또한, 이 데이터 버스(13)에 컨트롤러(17)가 접속되고, 이 컨트롤러(17)에서 정보 데이터의 입출력의 제어 등이 행하여진다. 또한 이 컨트롤러(17)로부터의 제어 신호에 의해 인터페이스 회로(16) 내의 시리얼 인터페이스(14)와 패러렐 인터페이스(15)가 전환된다. 그리고 이들 시리얼 인터페이스(14) 및 패러렐 인터페이스(15)로부터의 신호선이 커넥터(300)에 접속된다.
여기서 커넥터(300)에는 예를 들면 10핀이 마련된다. 그리고 그 중의 예를 들면 6핀을 이용하여 신호의 입출력이 행하여진다. 이 때문에 시리얼 인터페이스(14) 및 패러렐 인터페이스(15)로부터의 신호선은 서로 공통화 되어 커넥터(300)에 접속된다. 즉, 예를 들면 도면의 위쪽부터 세어서 1번 핀 및 10번 핀(Vss)에는 전원선이 접속된다. 또한 2번 핀(BS)에는 시리얼 인터페이스(14) 및 패러렐 인터페이스(15)의 프로토콜 버스 상태 신호선이 공통화 되어 접속된다.
또한 3번 핀(DATA1)에는 패러렐 인터페이스(15)의 1번의 데이터선이 접속된다. 또한 4번 핀(DATA0)에는 시리얼 인터페이스(14)의 시리얼 데이터선과 패러렐 인터페이스(15)의 0번의 데이터선이 공통화 되어 접속된다. 또한 5번 핀(DATA2)에는 패러렐 인터페이스(15)의 2번의 데이터선이 접속된다. 또한 7번 핀(DATA3)에는 패러렐 인터페이스(15)의 3번의 데이터선이 접속된다.
또한 6번 핀(INS)에는 컨트롤러(17)가 접속되고, 커넥터(300)에 외부 기기가 접속되는 것의 검출이 행하여진다. 또한 8번 핀(SCLK)에는 시리얼 인터페이스(14) 및 패러렐 인터페이스(15)의 클록 신호선이 공통화 되어 접속된다. 그리고 9번 핀(Vcc)에는 전원선이 접속된다. 이와 같이 하여, 커넥터(300)의 예를 들면 10핀에 대한 정보 처리 장치(100)의 각종 신호선의 접속이 행하여진다.
한편, 도면의 우측은 전자 장치(200)의 구성을 도시한다. 이 전자 장치(200)의 외관은, 예를 들면 도 2에 도시한 바와 같이 이른바 메모리 카드 장치, 또는 그에 유사한 반도체 메모리 장치와 동등한 형상을 갖고 있다. 그리고 이 전자 장치(200)가, 정보 처리 장치(100)(도시하지 않는다)에 대해 착탈 자유롭게 마련됨과 함께, 그 단부에 형성되는 예를 들면 10개의 접점군(20)을 통하여 상술한 커넥터(300)에 전기적으로 접속되는 것이다.
그래서 도 1에 있어서는, 전자 장치(200)에 마련되는 시리얼 인터페이스(21) 및 패러렐 인터페이스(22)가 상술한 접점군(20)(도시하지 않는다)을 통하여 커넥터(300)에 접속된다. 여기서도 신호선은 서로 공통화 되어 커넥터(300)에 접속 된다. 즉 1번 핀 및 10번 핀(Vss)은 서로 접속되어 내부의 전원선(도시하지 않는다)에 접속된다. 또한 2번 핀(BS)에는 시리얼 인터페이스(21) 및 패러렐 인터페이스(22)의 프로토콜 버스 상태 신호선이 공통화 되어 접속된다.
또한 3번 핀(DATA1)에는 패러렐 인터페이스(22)의 1번의 데이터선이 접속된다. 또한 4번 핀(DATA0)에는 시리얼 인터페이스(21)의 시리얼 데이터선과 패러렐 인터페이스(22)의 0번의 데이터선이 공통화 되어 접속된다. 또한 5번 핀(DATA2)에는 패러렐 인터페이스(22)의 2번의 데이터선이 접속된다. 또한 7번 핀(DATA3)에는 패러렐 인터페이스(22)의 3번의 데이터선이 접속된다.
또한 6번 핀(INS)에는 1번 핀 및 10번 핀(Vss)의 접속 중점(中點)이 접속된다. 이로써 커넥터(300)에 외부 기기가 접속되면, 컨트롤러(17)에 전원(Vss)이 접속되어 검출이 행하여지는 것이다. 또한 8번 핀(SCLK)에는 시리얼 인터페이스(21) 및 패러렐 인터페이스(22)의 클록 신호선이 접속된다. 그리고 9번 핀(Vcc)에는 내부의 전원선(도시하지 않는다)이 접속된다. 이와 같이 하여, 커넥터(300)의 예를 들면 10핀에 대한 전자 장치(200)의 각종 신호선의 접속이 행하여진다.
따라서 이 전자 장치(200)에 있어서, 1번 내지 10번의 각 핀의 내용은 도 3에 도시한 바와 같이 되어 있다. 이 도 3은, 좌단에 도시한 1번 내지 10번의 각 핀에 관하여, 핀의 명칭과 입출력(I/O)별, 및 시리얼 전송시와 패러렐 전송시에 있어서의 각 핀의 용도를 종합하여 도시한 것이다.
그리고 이 전자 장치(200)에 있어서, 시리얼 인터페이스(21) 및 패러렐 인터페이스(22)가 데이터 버스(23)에 접속되고, 이 데이터 버스(23)에는 레지스터(24) 와 데이터 버퍼(25)가 접속된다. 또한 이 데이터 버퍼(25)에는 오류 정정 코드의 생성 및 정정 처리(ECC) 회로(26)가 접속된다. 그리고 이들의 레지스터(24)와 데이터 버퍼(25) 및 ECC 회로(26)가 메모리 인터페이스 및 시퀀서 회로(27)에 접속되고, 메모리(28)와의 사이에서의 데이터 교환이 행하여진다.
또한 레지스터(24)가 컨트롤러(29)에 접속되고, 이 컨트롤러(29)에서 정보 데이터의 입출력의 제어 등이 행하여진다. 또한 이 컨트롤러(29)로부터의 제어 신호에 의해 시리얼 인터페이스(21)와 패러렐 인터페이스(22)가 전환된다. 즉 이들의 시리얼 인터페이스(21)와 패러렐 인터페이스(22)는 1개의 집적회로 내에 형성되고, 예를 들면 컨트롤러(29)로부터의 제어 신호에 의해 전환이 행하여지는 것이다.
그리고 이들의 장치에 있어서, 시리얼 인터페이스(14, 21)와 패러렐 인터페이스(15, 22)와의 전환이, 레지스터(24)에 기록되는 데이터의 일부가 컨트롤러(17 및 29)에서 판별됨으로써 행하여진다.
즉 도 4에는 레지스터(24)의 구성이 도시된다. 이 도 4에 있어서, 레지스터(24)는, 예를 들면 "00" 내지 "FF" ("- -"는 16진 값을 나타낸다)의 어드레스에 의해 구성되고, 각각의 어드레스에는 각각 2바이트씩의 판독 레지스터와 기록 레지스터가 마련된다. 이들의 판독 레지스터에는 전자 장치(200)의 내부의 정보가 판독되고, 기록 레지스터에는 정보 처리 장치(100)로부터의 정보가 기록되는 것이다.
이 레지스터(24)에 관해, 어드레스 "00"은 불사용이다. 또한 어드레스 "O1"의 판독 레지스터는 인터럽트(INT) 레지스터로 되고, 어드레스 "02"의 판독 레지스 터는 상태 레지스터(status register)로 된다. 또한, 어드레스 "01" "02"의 기록 레지스터와, 어드레스 "03"은 불사용이다. 또한 어드레스 "04"는 타입 번호의 레지스터로 된다. 또한 어드레스 "O5"는 메모리 기능에 대한 논리 액세스의 식별 레지스터로 된다.
또한 어드레스 "06"는 카테고리 번호의 레지스터로 된다. 또한 어드레스 "O7"의 판독 레지스터는 클래스 번호의 레지스터로 된다. 또한, 어드레스 "07"의 기록 레지스터는 불사용이다. 또한 어드레스 "08"는 불사용이다. 또한 어드레스 "O9" 내지 "0E"는 미정의(未定義)이다. 또한 어드레스 "0F"의 판독 레지스터는 미정의이고, 기록 레지스터는 불사용이다.
또한 어드레스 "10"는 시스템 파라미터의 레지스터로 된다. 또한 어드레스 "11" "12"의 기록 레지스터는 페이지 카운트(1, 0)의 레지스터로 된다. 또한 어드레스 "13" 내지 "16"은 페이지 어드레스(3 내지 0)의 레지스터로 된다. 또한 어드레스 "17"의 기록 레지스터는 전송 프로토콜 커맨드(TPC) 파라미터의 레지스터로 된다. 또한 어드레스 "18"의 기록 레지스터는 커맨드(CMD) 파라미터의 레지스터로 된다. 또한 어드레스 "11" 내지 "18"의 판독 레지스터는 불사용이다.
또한 어드레스 "19" 내지 "IF"는 포맷의 책정중(策定中)이다. 또한 어드레스 "F0"는 공장 등에서 사용하는 금지 파라미터의 레지스터로 된다. 또한 이 어드레스 "F0"를 제외한 어드레스 "1F" 내지 "FF"는 불사용이다.
그리고 이 레지스터(24)를 이용하여, 시리얼 인터페이스(14, 21)와 패러렐 인터페이스(15, 22)와의 전환 등의 제어가 행하여진다.
그래서 정보 처리 장치(100)에 전자 장치(200)가 장착된 때는, 예를 들면 도 5에 도시한 순서도에 따라 기동 처리가 행하여진다. 즉 도 5에 있어서 처리가 시작되면, 우선 스텝 [1]에서 전자 장치(200)에의 전원 투입 처리가 행하여진다.
이 전원 투입 처리의 스텝 [1]은, 예를 들면 도 6에 도시한 바와 같은 서브루틴으로 구성된다. 이 서브루틴에서는, 우선 스텝 [101]에서 커넥터(300)의 6번 핀(INS)에 연결되는 신호선의 전위가 전원(Vss = Low)으로 되어 있다. 그래서 스텝[102]에서는 이 6번 핀(INS)의 전위가 판단된다.
그리고 스텝 [102]에서 6번 핀(INS)의 전위가 전원(Vss = Low)이 되면, 스텝 [103]에서 전자 장치(200)에의 전원의 공급이 시작된다. 또한 스텝 [104]에서, 예를 들면 10msec.의 시간이 경과되어 전자 장치(200)에의 전원 투입 처리의 스텝 [1]이 종료된다.
다음에 도 5의 스텝 [2]에서는, 정보 처리 장치(100)로부터 전자 장치(200)를 향하여 레지스터(24)에 대한 기록/판독의 어드레스의 설정이 행하여진다. 즉 이들 장치의 초기 상태에서는 데이터의 전송은 시리얼 전송으로 행하여지는 것으로 되고, 예를 들면 도 7에 도시한 바와 같은 타이밍으로 실행된다.
그리고 정보 처리 장치(100)로부터 전자 장치(200)에의 전송시에는, 우선 도 7의 (A)에 도시한 커넥터(300)의 2번 핀(BS)의 프로토콜 버스 상태 신호선의 전위가 고전위인 때에, 도 7의 (B)에 도시한 바와 같이 4번 핀(DATA0)에 전송 프로토콜 커맨드(TPC)가 출력된다. 여기서는 레지스터(24)에 대한 기록/판독의 어드레스의 설정의 TPC가 출력된다. 또한, 도 7의 (C)에는 클록 신호선(SCLK)에의 클록 신호의 출력이 도시된다.
또한 도 7의 (A)에 도시한 커넥터(300)의 2번 핀(BS)의 프로토콜 버스 상태 신호선의 전위가 저전위인 때에, 도 7의 (B)에 도시한 바와 같이 4번 핀(DATA0)에 데이터가 출력되고, 여기서는 설정되는 어드레스 값이 출력된다. 그리고 이 경우에, 예를 들면 전자 장치(200)의 식별 처리에 있어서는, 카테고리의 레지스터의 어드레스 "06"과, 타입의 레지스터의 어드레스 "04"와, 메모리 기능에 대한 논리 액세스의 식별 레지스터의 어드레스 "05"와, 상태0의 레지스터의 어드레스 "O2"가 순차적으로 설정된다.
즉 상술한 각 어드레스에 있어서, 우선 어드레스 "06"의 카테고리 번호는 전자 장치(200)에 포함되는 기능을 나타내고, 값 "O0" 또는 "FF"인 때는 전자 장치(200)에 메모리 기능이 포함되어 있는 것을 나타낸다. 또한 값 "00" "FF"가 아닌 때는 메모리 기능이 포함되지 않는 것을 나타낸다. 또한, 이하의 설명에서 메모리 기능이 포함되어 있는 전자 장치(200)를 메모리 장치, 포함되지 않은 전자 장치(200)를 확장 장치라고 칭한다.
또한 어드레스 "04"의 타입 레지스터는 전자 장치(200)에 추가되어 있는 기능을 나타내고, 값 "O1"인 때는 전자 장치(200)에 패러렐 전송에 의한 정보 데이터의 입출력 기능이 추가하여 마련되어 있는 것을 나타낸다. 또한 값 "00" 또는 "FF"인 때는 추가 기능이 마련되지 않은 것을 나타낸다. 또한, 이하의 설명에서 패러렐 입출력 기능이 포함되어 있는 전자 장치(200)를 타입2, 포함되지 않은 전자 장치(200)를 타입1이라고 칭한다.
또한, 본 실시 형태의 타입2의 전자 장치는, 그 내부의 컨트롤러가 정보 처리 장치(100)로부터 전송되어 오는 데이터의 논리 어드레스를 전자 장치 내부의 플래시 메모리의 물리 어드레스로, 섹터 단위의 복수의 논리 어드레스와 그에 대응한 물리 어드레스로 구성되는 테이블을 참조하여 변환하는 기능을 갖는다. 이 때문에 정보 처리 장치(100)는, 타입2의 전자 장치와 통신할 때는, 논리 어드레스로 액세스할 수 있다.
그러나, 타입1의 전자 장치는, 내부의 컨트롤러가, 논리 어드레스를 물리 어드레스에 변환하는 기능을 갖지 않는다. 이 때문에 정보 처리 장치(100)는, 타입1의 전자 장치에 액세스할 때는, 물리 어드레스로 통신을 행할 필요가 있다. 또한 정보 처리 장치(100)는, 타입1의 전자 장치와 통신하는 때, 복수의 섹터의 모임인 클러스터 단위의 복수의 논리 어드레스와 그에 대응한 각 물리 어드레스로 구성되는 테이블을 참조하고, 논리 어드레스를 물리 어드레스로 변환함으로써, 테이블의 데이터량을 작게 하고 있다.
이와 같은 통신 방식의 차이로부터도 정보 처리 장치(100)는, 장착되는 전자 장치가 타입1인지, 타입2인지를 판별할 필요가 있다.
또한 어드레스 "05"의 식별 레지스터는 전자 장치(200)의 메모리 기능에 대한 논리 액세스의 가능성을 나타내고, 값 "01"인 때는 논리 어드레스에 의한 액세스가 가능한 것을 나타낸다. 또한 값 "00" 또는 "FF"인 때는 논리 어드레스에 의한 액세스가 가능하지 않은 것을 나타낸다. 또한 어드레스 "O2"의 상태0의 레지스터의 최하위 비트가 「0」인 때는 메모리 기능에 대해 기록 가능한 것을 나타내고, 「1 」인 때는 기록 금지인 것을 나타낸다.
그리고 도 5의 스텝 [3]에서 상술한 설정된 레지스터(24)의 각 어드레스의 내용이 판독된다. 또한 스텝 [4]에서 판독된 각 레지스터의 값이 판단됨으로써, 스텝 [5] 내지 [8]에 나타내는 바와 같이 메모리 기능의 유무(메모리 장치/확장 장치)나, 패러렐 입출력 기능이 추가되어 있는지의 여부 등(타입2/타입1)의 판단을 행할 수 있다.
즉 상술한 스텝 [4]에 있어서는, 예를 들면 도 8에 도시한 바와 같은 판단이 행하여진다. 이 도 8에 있어서, 어드레스 "06" "04" "05" "02"에 기술된 내용에 응하여, 어드레스 "06"이 값 "00" "FF" 이외이고, 어드레스 "04"가 값 "00" 또는 "FF"이고, 어드레스 "05"가 값 "00" 또는 "FF"인 때는, 타입1의 확장 장치로서 메모리 기능이 포함되지 않는 것을 나타낸다. 이 경우에 어드레스 "02"는 무시(無視)이다.
또한, 어드레스 "06"이 값 "00" "FF" 이외이고, 어드레스 "O4"가 값 "01"이고, 어드레스 "05"가 값 "00" 또는 "FF"인 때는, 타입2의 확장 장치로서 메모리 기능이 포함되지 않은 것을 나타낸다. 이 경우에 어드레스 "O2"는 무시이다.
또한 어드레스 "06"이 값 "00" 또는 "FF"이고, 어드레스 "04"가 값 "00" 또는 "FF"이고, 어드레스 "05"가 값 "00" 또는 "FF"이고, 어드레스 "02"의 값을 바이너리 코드로 나타낸 때(b를 붙이고 나타낸다)의 최하위 비트가 1인 때는, 타입1의 메모리 장치로서 기록 금지로 되어 있다. 또는 타입1의 확장 장치로서 메모리 기능을 갖고 기록 금지로 되어 있는 것을 나타낸다.
또한, 어드레스 "06"이 값 " 00" 또는 "FF"이고, 어드레스 "O4"가 값 "00" 또는 "FF"이고, 어드레스 "05"가 값 "00" 또는 "FF"이고, 어드레스 "02"의 값을 바이너리 코드로 나타낸 때(b를 붙이고 나타낸다)의 최하위 비트가 0인 때는, 타입1의 메모리 장치 또는 타입1의 확장 장치로서 메모리 기능을 갖고 있는 것을 나타낸다.
또한 어드레스 "06"이 값 "00" 또는 "FF"이고, 어드레스 "04"가 값 "01"이고, 어드레스 "05"가 값 "01"이고, 어드레스 "02"의 값을 바이너리 코드로 나타낸 때(b를 붙이고 나타낸다)의 최하위 비트가 1인 때는, 타입2의 메모리 장치로서 기록 금지로 되어 있다, 또는 타입2의 확장 장치로서 메모리 기능을 갖고 기록 금지로 되어 있는 것을 나타낸다.
또한, 어드레스 "06"이 값 "00" 또는 "FF"이고, 어드레스 "04"가 값 "01"이고, 어드레스 "05"가 값 "01"이고, 어드레스 "02"의 값을 바이너리 코드로 나타낸 때(b를 붙이고 나타낸다)의 최하위 비트가 0인 때는, 타입2의 메모리 장치 또는 타입2의 확장 장치로서 메모리 기능을 갖고 있는 것을 나타낸다.
그래서 이하의 설명은, 예를 들면 메모리 기능을 가지며, 패러렐 입출력 기능이 추가되어 있는 전자 장치(200)(타입2 메모리 장치)의 경우(스텝 [8])에 관해 행하지만, 메모리 기능을 갖지 않는 전자 장치(200)(타입2 확장 장치)의 경우(스텝 [6])에 관해서도 마찬가지이다. 즉 이와 같은 전자 장치(200)에 대해서는, 다음에 입출력 기능의 패러렐/시리얼이 전환 처리가 행하여진다. 여기서 우선 스텝 [9]에서 정보 처리 장치(100)로부터 전자 장치(200)를 향하여 레지스터(24)에 대한 기록/판독의 어드레스가 설정된다.
또한 이 때의 데이터의 전송은 시리얼 전송이고, 상술한 도 7의 (A)에 도시한 프로토콜 버스 상태 신호선의 전위가 고전위인 때에, 도 7의 (B)에 도시한 바와 같이 레지스터(24)에 대한 기록/판독의 어드레스의 설정의 TPC가 출력된다. 또한 도 7의 (A)에 도시한 프로토콜 버스 상태 신호선의 전위가 저전위인 때에, 도 7의 (B)에 도시한 바와 같이 데이터가 출력되고, 여기서는 설정되는 어드레스 값으로서 시스템 파라미터의 레지스터의 어드레스 "1O"가 출력된다.
또한 스텝 [1O]에서, 레지스터(24)의 어드레스 "10"의 기록 레지스터에 시스템 파라미터가 기록된다. 여기서 이 시스템 파라미터의 최상위 비트가 입출력 기능의 패러렐/시리얼의 전환 정보로 되고, 이 비트가 「0」인 때는 패러렐 전송인 것을 나타내고, 「1」인 때는 시리얼 전송인 것을 나타낸다. 또한 초기 상태는 「1」로 된다. 그리고 이 비트의 값이 변경되면, 다음에 프로토콜 버스 상태 신호선의 전위가 고전위로 됐을 때로부터 입출력 기능의 패러렐/시리얼 전송이 전환된다.
이와 같이 하여, 예를 들면 초기 상태에서는 시리얼 전송의 입출력 기능이, 상술한 순서에 의해 패러렐 전송으로 전환된다. 또한 이 입출력 기능의 패러렐/시리얼 전송의 전환 처리가 행하여지면, 최상위 비트에 그 상태를 반영한 시스템 파라미터가 레지스터(24)의 어드레스 "10"의 판독 레지스터에 설정되고, 정보 처리 장치(100)측에서의 판독 확인에 이용된다.
또한 이와 같은 입출력 기능의 패러렐/시리얼 전송의 전환 처리가 행하여진 후에, 전자 장치(200)의 식별 정보(ID)의 판독 처리가 행하여진다. 즉 스텝 [11]에 서 정보 처리 장치(100)로부터 전자 장치(200)를 향하여 레지스터(24)에 대한 기록/판독의 어드레스가 설정된다. 또한 스텝 [12]에서 식별 정보(ID)의 판독 처리의 커맨드가 설정된다.
이와 같이 하여, 예를 들면 기능이나 제조 정보 등의 식별 정보(ID)의 판독 처리가 행하여진다. 또한, 이 정보 처리 장치(100)에 의한 전자 장치(200)의 식별 정보(ID)의 판독 처리는, 상세하게는 예를 들면 도 9에 도시한 제어 패턴과 같이 행하여진다.
즉 최초에 정보 처리 장치(100)측에서 기록/판독의 어드레스(R/W RegAdrs)가 생성되고, 이 어드레스가 기록/판독의 어드레스 설정의 TPC[SET R W REG ADRS]와 함께 전자 장치(200)를 향하여 전송된다. 이로써 전자 장치(200)측에서는 기록/판독 레지스터(READ REG/WRITE REG)에 기록/판독 어드레스(READ ADRS/WRITE ADRS)가 설정된다.
다음에, 정보 처리 장치(100)측에서 식별 정보(ID) 판독의 커맨드[READ ID]가 생성되고, 이 커맨드가 커맨드 설정의 TPC[SET CMD]와 함께 전자 장치(200)를 향하여 전송된다. 이로써 전자 장치(200)측의 커맨드 레지스터에 판독의 커맨드[READ ID]가 설정된다. 그리고 전자 장치(200)측에서 이 커맨드가 설정되고, 식별 정보(ID)의 판독이 가능하게 되면, 인터럽트(INT) 레지스터의 데이터0이 저전위로부터 고전위에 변화된다.
이 전자 장치(200)의 인터럽트(INT) 레지스터의 데이터0의 변화가, 정보 처리 장치(100)측으로부터의 인터럽트 검출의 TPC[GET INT]에 의해 검출된다. 그리고 이 변화가 검출[INT(DATA0 : L → H)]되면, 계속해서 전자 장치(200)의 인터럽트(INT) 레지스터와 상태 레지스터가 TPC[READ REG]와 함께 판독된다. 이로써 정보 처리 장치(100)측에서 전자 장치(200)의 인터럽트 정보 및 상태가 확인된다.
즉 정보 처리 장치(100)측에서는 인터럽트(INT) 레지스터의 내용으로부터,
CMDNK = 1 : READ DATA의 실행 불가능 → 에러 종료
BREQ = 1 : 데이터 버퍼에 페이지 데이터의 준비 완료
BREQ&ERR = 1 : 판독 에러 발생
CED = 1 : READ DATA/STPO 실행 종료
등의 인터럽트 정보를 얻을 수 있다.
그리고 이들의 인터럽트 정보에 응하여, 예를 들면 데이터의 판독의 TPC[READ LONG DATA]가 전송되면, 전자 장치(200)의 데이터 버퍼로부터 페이지 데이터로서 식별 정보(ID)가 판독된다. 또한 중도 종료의 경우에는, 정보 처리 장치(100)측으로부터 종료의 커맨드[STOP]가 커맨드 설정의 TPC[SET CMD]와 함께 전자 장치(200)를 향하여 전송된다. 이와 같은 처리가 반복하여 행하여져서, 페이지 데이터가 순차로 판독된다.
또한, 이들의 기록 및 판독은, 전자 장치(200)가 타입2로서 패러렐 입출력 기능이 마련되어 있는 경우에는 패러렐 전송으로 행하여지지만, 전자 장치(200)가 타입1로서 패러렐 입출력 기능의 마련되지 않은 경우에는, 상술한 패러렐/시리얼 전송의 전환 처리는 행하여지지 않기 때문에, 시리얼 전송으로 행하여지는 것이다.
그리고 이 경우에, 패러렐 전송에 의한 전자 장치(200)에 대한 정보 데이터의 기록 및 판독은, 예를 들면 이하에 기술하는 바와 같이 행하여진다. 즉 도 10에는 정보 처리 장치(100)측으로부터 전자 장치(200)에 정보 데이터를 기록하는 경우의 타이밍도를 도시하고, 도 11에는 정보 처리 장치(100)측으로부터 전자 장치(200)의 정보 데이터를 판독하는 경우의 타이밍도를 도시한 것이다.
그래서 도 10의 정보 처리 장치(100)측으로부터 전자 장치(200)로 정보 데이터를 기록하는 경우에 있어서는, 우선 프로토콜 버스 상태 신호선(BS)의 전위의 이전의 고전위의 기간(BS1)에 정보 처리 장치(100)측으로부터 전자 장치(200)로 기록계의 TPC가 전송된다. 여기서는 그 전의 저전위로부터 고전위로 됐을 때(BS0 → BS1)에 데이터의 전송 방향이 전환되기 때문에, TPC의 전에 2SCLK분의 데이터 부정(不定) 기간이 마련된다. 또한 판독 데이터 패킷과의 타이밍을 맞추기 위해 TPC의 후에도 2SCLK분의 데이터 부정 기간이 마련된다.
또한, 다음의 프로토콜 버스 상태 신호선(BS)의 전위의 저전위의 기간(BS2)에 정보 처리 장치(100)측으로부터 전자 장치(200)로 데이터(Dn)와 오류 정정 코드(CRC : Cm)가 전송된다. 여기서 데이터와 오류 정정 코드(CRC)는, 예를 들면 4비트의 패러렐 신호로 되고, 4번 핀(DATA0), 3번 핀(DATA1), 5번 핀(DATA2), 7번 핀(DATA3)의 각 데이터선에 도시한 바와 같은 데이터 배열로서 출력된다.
또한 다음의 고전위의 기간(BS3)에서는, 4번 핀(DATA0)상에 처리중을 나타내는 신호(BSY)(고 전위 또는 저전위의 연속 신호)의 출력 기간중, 전자 장치(200)측은 데이터 패킷을 정상 종료할 수 있든지 판단하고, 결과를 관련되는 레지스터에 반영시킨다. 그 반영 후에 4번 핀(DATA0)상에 준비 완료를 나타내는 신호(RDY)(1SCLK마다 반전하는 신호)를 출력한다.
그리고 다음의 프로토콜 버스 상태 신호선(BS)의 전위의 저전위의 기간(BS0)은, 전자 장치(200)의 내부 동작의 결과로서, 인터럽트 요인이 발생한 경우에, 인터럽트 요인에 상당하는 인터럽트(INT : High) 신호가, 4번 핀(DATA0), 3번 핀(DATA1), 5번 핀(DATA2), 7번 핀(DATA3)의 각 데이터선에 출력된다. 단지 이 저전위의 기간(BS0)에서는, 상술한 각 데이터선은 SCLK에 동기하지 않는 인터럽트(INT) 신호선으로서 사용된다.
또한, 도 11의 정보 처리 장치(100)측으로부터 전자 장치(200)의 정보 데이터를 판독하는 경우에 있어서는, 우선 프로토콜 버스 상태 신호선(BS)의 전위의 이전의 고전위의 기간(BS1)에 정보 처리 장치(100)측으로부터 전자 장치(200)로 판독계의 TPC가 전송된다. 여기서는 그 전의 저전위로부터 고전위로 됐을 때(BS0 → BS1)와, 다음의 고전위로부터 저전위로 됐을 때(BS1 → BS2)에서 데이터의 전송 방향이 전환되기 때문에, TPC의 전후에 2SCLK분의 데이터 부정 기간이 마련된다.
또한, 다음의 프로토콜 버스 상태 신호선(BS)의 전위의 저전위의 기간(BS2)에서는, 판독되는 데이터가 전송 가능하게 될 때까지 전자 장치(200)측은 4번 핀(DATA0)상에 처리중을 나타내는 신호(BSY)(고전위 또는 저전위의 신호)를 연속하여 출력한다. 그리고 전송 가능하게 되면, 4번 핀(DATAO)상에 준비 완료를 나타내는 신호(RDY)(1SCLK마다 반전하는 신호)를 출력한다.
그리고 다음의 고전위의 기간(BS3)에서는, 전자 장치(200)측으로부터 4번 핀(DATA0), 3번 핀(DATA1), 5번 핀(DATA2), 7번 핀(DATA3)의 각 데이터선에 데이터(Dn)와 오류 정정 코드(CRC : Cm)가 판독된다. 여기서 데이터와 오류 정정 코드(CRC)는, 예를 들면 4비트의 패러렐 신호로서 각 데이터선에 도시한 바와 같은 데이터 배열로 출력된다.
또한 다음의 프로토콜 버스 상태 신호선(BS)의 전위의 저전위의 기간(BS0)은, 전자 장치(200)의 내부 동작의 결과로서, 인터럽트 요인이 발생한 경우에, 인터럽트 요인에 상당하는 인터럽트(INT : High) 신호가, 4번 핀(DATA0), 3번 핀(DATA1), 5번 핀(DATA2), 7번 핀(DATA2)의 각 데이터선에 출력된다. 단지 이 저전위의 기간(BS0)에서는, 상술한 각 데이터선은 SCLK에 동기하지 않는 인터럽트(INT) 신호선으로서 사용된다.
이와 같이 하여, 정보 처리 장치(100)와 전자 장치(200)와의 사이에서의 정보 데이터의 기록과 판독이 행하여진다. 그리고 이 경우에, 예를 들면 상술한 도 5의 스텝 [9]에서 레지스터(24)에 대한 기록/판독 어드레스가 값 "1O"으로 설정되고, 이 어드레스 "1O"의 기록 레지스터에 시스템 파라미터가 기록되고, 여기서 이 시스템 파라미터의 최상위 비트가 입출력 기능의 패러렐/시리얼의 전환 정보로 됨으로써, 패러렐 전송과 시리얼 전송의 전환을 용이하게 행할 수 있다.
또한, 도 5의 스텝 [3]에서, 예를 들면 레지스터(24)의 어드레스 "06"의 카테고리 번호와, 어드레스 "04"의 타입 레지스터의 내용이 판독되고, 또한 스텝 [4]에서 판독되는 각 레지스터의 값이 판단되고, 메모리 기능의 유무(메모리 장치/확장 장치)나, 패러렐 입출력 기능이 추가되어 있는지의 여부(타입2/타입1) 등의 판 단이 행하여짐으로써, 장착된 전자 장치(200)에 대해 적절한 기능 등의 전환을 행할 수 있다.
따라서 본 실시 형태에 있어서, 시리얼 전송에 의한 정보 데이터의 입출력 기능 및 패러렐 전송에 의한 정보 데이터의 입출력 기능을 갖는 입출력 수단과, 소정의 기록 에어리어 및 판독 에어리어를 구비하고 자기의 기능을 나타내는 설정치가 기억되는 레지스터를 가지며, 레지스터의 소정의 어드레스에는, 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능을 갖는 것을 나타내는 소정치가 기억됨으로써, 간단한 수단으로 전자 장치의 식별을 행할 수 있고, 이를 이용하여 내부 회로의 전환 등의 운용을 극히 원활히 행할 수 있는 것이다.
이로써, 종래의 장치에서는, 전자 장치의 식별이나 내부 회로 등의 전환을 행하는 것은 용이하지 않아서, 종래의 전자 장치 및 정보 처리 장치에서는, 이와 같은 식별이나 전환은 일반적으로는 실시되지 않았던 것을, 본 발명에 의하면 이들의 문제점을 용이하게 해소할 수 있는 것이다.
또한 상술한 실시 형태에 있어서, 패러렐 전송과 시리얼 전송의 전환은, 상술한 전자 장치(200)의 식별 처리 이외에도 수시로 행하여지는 것이다. 즉 패러렐 전송과 시리얼 전송과의 소비 전류를 비교한 경우에, 패러렐 전송시에는 시리얼 전송시의 2배 가까운 소비 전류가 흐르는 것이다. 그래서 정보 데이터의 전송에 고속성을 요하지 않는 경우에는 시리얼 전송으로 전환하여 전송을 행하고, 정보 데이터의 전송에 고속성을 요하는 경우에만 패러렐 전송을 행함으로써, 소비 전류의 삭감 을 행할 수 있다.
또한 상술한 실시 형태에 있어서, 레지스터(24)의 어드레스 "01"의 판독 레지스터에 마련되는 인터럽트(INT) 레지스터에서는, 최상위 비트(D7)가 커맨드의 종료(CMD)를 나타내고, 다음 비트(D6)가 에러 발생 및 내부 소거 상태의 진행을 나타내는 플래그(ERR/PRG)로 되고, 다음 비트(D5)가 정보 처리 장치(100)에 대한 데이터 버퍼로의 액세스 요구(BREQ)를 나타내고, 최하위의 비트(D0)가 커맨드 실행 불가(CMDNK)를 나타내는 것으로 된다.
또한, 레지스터(24)의 어드레스 "02"의 판독 레지스터에 마련되는 상태의 레지스터에서는, 최상위 비트(D7)가 전원 절단의 허가 상태(MB)를 표시하고, 다음 비트(D6)가 MG-R 기능의 에러를 표시하고, 최하위 앞의 비트(D1)가 전자 장치(200)의 슬립 상태(SL)를 나타내고, 최하위의 비트(D0)가 기록 금지(WP)를 나타내는 것으로 된다. 또한, 기록 금지(WP)는 기록 금지 스위치(30)의 전환 상태를 반영하는 것이다.
또한 레지스터(24)의 어드레스 "05"에 마련되는 메모리 기능에 대한 논리 액세스의 식별 레지스터에서는, 정보 처리 장치(100)로부터 전자 장치(200)로 입력되는 어드레스의 논리 또는 물리의 식별이 행하여진다. 즉 종래에는, 정보 데이터의 처리상의 논리 어드레스와 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능은 정보 처리 장치(100)측에 마련되고, 미리 물리 어드레스로 변환된 어드레스 값이 전자 장치(200)에 입력되지만, 상술한 실시 형태에서는, 예를 들면 컨트롤러(29) 내에 어드레스 변환 기능이 마련되어 있다.
그래서 상술한 어드레스 "05"에 마련되는 메모리 기능에 대한 논리 액세스의 식별 레지스터를 이용함으로써, 이 어드레스 "05"의 기록 및 판독 레지스터의 값이 함께 "O1"인 때는, 전자 장치(200)에 어드레스 변환 기능이 내장되어 있는 것으로 하여 정보 처리 장치(100)측에서의 어드레스 변환을 행하지 않고, 처리의 속도를 고속으로 할 수 있다. 따라서, 예를 들면 어드레스 "05"의 값이 "O1"인 때는 전자 장치(200)의 어드레스 변환 기능이 이용되고, "O1" 이외인 때는 정보 처리 장치(100)의 어드레스 변환 기능이 이용된다.
이로써, 예를 들면 어드레스 "11" "12"의 기록 레지스터의 페이지 카운트(1, 0)와 어드레스 "13" 내지 "16"의 기록 레지스터의 페이지 어드레스(3 내지 0)의 값은, 어드레스 "05"의 값이 "O1"인 때는 논리 어드레스로 되고, 어드레스 "05"의 값이 "O1" 이외인 때는 물리 어드레스로 된다.
또한 레지스터(24)의 어드레스 "06"에 마련되는 카테고리 번호와, 어드레스 "07"의 판독 레지스터에 마련되는 클래스 번호는, 예를 들면 도 12에 도시한 바와 같이 정하여진다. 즉 도 12에 있어서, 카테고리 번호 "00"는 메모리 장치의 기능을 나타내고, 이 경우에 클래스 번호는 값 "00"뿐이다. 또한 기존의 메모리 장치에 있어서는, 어드레스 "O6" "07"이 미사용이었기 때문에, 이러한 어드레스에는 값 "00"이 마련되어 있다.
이에 대해, 새롭게 마련되는 카테고리 번호로서, 번호 "01"는 정보 장치의 기능을 나타내고, 또한 카테고리 번호 "02"는 LAN(Ethernet) 등의 접속 장치의 기능을 나타내고, 카테고리 번호 "O3"은 통신 장치의 기능을 나타내고, 카테고리 번 호 "O4"는 일본 미국 유럽의 메이커에 의해 공통으로 정해진 통신 장치(B1uetooth)의 기능을 나타낸다. 또한 이들의 기능에 대해서는, 각각 값 "01" 이후의 클래스 번호가 부수되어 마련된다.
또한 상술한 기능 외에도, 전자 장치(200)에는, 예를 들면 카메라 기능이나, 표시 기능, GPS(Global Positioning System : 위성 측위 시스템) 기능, 시리얼 통신기능 등을 갖게 하고, 정보 처리 장치(100)에 장착하여 이용할 수 있다. 그리고 이들의 각 기능에 있어서, 타입2의 전자 장치(200)의 경우에는, 정보 데이터의 입출력을 필요에 응하여 패러렐 전송으로 행할 수 있는 것이다.
또한 레지스터(24)의 어드레스 "1O"에 마련되는 시스템 파라미터의 레지스터에서는, 상술한 바와 같이 시스템 파라미터의 최상위 비트(D7)가 입출력 기능의 패러렐/시리얼의 전환 정보로 되고, 이 비트가 「0」인 때는 패러렐 전송인 것을 나타내고, 「1」인 때는 시리얼 전송인 것을 나타낸다. 또한 초기 상태는 「1」로 된다. 그리고 이 비트의 값이 변경되면, 다음에 프로토콜 버스 상태 신호선의 전위가 고전위로 됐을 때로부터 입출력 기능의 패러렐/시리얼 전송이 전환된다.
또한, 레지스터(24)의 어드레스 "18"의 기록 레지스터에 마련되는 커맨드(CMD) 파라미터의 레지스터에서는, 예를 들면 최하위 비트(D0)가 클린업 모드(CUMD)를 나타내는 것으로 되고, 이 비트가 「0」인 때는, 예를 들면 시간 간격, 또는 메모리 기능중의 불필요 데이터가 소정의 수 이상으로 됐을 때에, 자동적으로 그들의 데이터를 소거하는 처리가 행하여진다. 또한 이 비트가 「1」인 때는 수동으로 처리가 행하여지는 것이다. 그리고 이들의 소거 처리가 행하여지고 있는 기간 에는, 상술한 어드레스 "01"의 비트(D6)가 「1」로 된다.
또한 레지스터(24)의 어드레스 "F0"에 마련되는 금지 파라미터의 레지스터에서는, 예를 들면 최상위 비트(D7)가 공장에서의 검사 등에서 TPC를 무효로 하는 모드(FTPC)를 나타내는 것으로 되고, 보통은 「0」으로 되고, TPC를 무효로 할 때는 「1」로 된다. 또한 다음 비트(D6)는 공장 출하시의 세트 업(FSUP)할 때에 사용된다. 또한 최하위 비트(D0)는 특히 메모리 기능의 출력 기능의 테스트에 사용되는 것이다.
그래서 또한 본 발명에 있어서는, 메모리 기능의 각종의 종별에 관해서도 상술한 레지스터(24)를 이용하여 판별을 행할 수 있는 것이다.
즉, 이와 같은 판별을 행하는 경우로서, 정보 처리 장치(100)에 전자 장치(200)가 장착된 때는, 예를 들면 도 13에 도시한 순서도에 따라 기동 처리가 행하여진다. 즉 도 13에 있어서 처리가 시작되면, 우선 스텝 [100]에서 전자 장치(200)에의 전원 투입 처리가 행하여진다. 이 전원 투입 처리의 스텝 [100]은, 예를 들면 상술한 도 6에 도시한 서브루틴과 동등한 것이다.
다음에 스텝 [200]에서는, 전자 장치(200)의 종별 식별 처리가 행하여진다. 이 종별 식별 처리의 스텝 [200]은, 예를 들면 도 14에 도시한 바와 같은 서브루틴으로 구성된다. 이 서브루틴에서는, 우선 스텝 [201]에서 레지스터(24)에 대한 기록/판독의 어드레스의 설정이 행하여진다.
즉 정보 처리 장치(100)로부터 전자 장치(200)를 향하여 레지스터(24)에 대한 기록/판독의 어드레스의 설정이 행하여진다. 여기서 이들 장치의 초기 상태에서 는 데이터의 전송은 시리얼 전송으로 행하여지는 것으로 되고, 예를 들면 상술한 도 7에 도시한 바와 같은 타이밍으로 실행된다.
그리고 이 경우에, 예를 들면 전자 장치(200)의 종별 식별 처리에 있어서는, 레지스터(24)에 대한 타입의 어드레스 "04"와, 카테고리의 어드레스 "06"과, 클래스의 어드레스 "07"과, 상태0의 어드레스 "02"가 순차적으로 설정된다. 이로써 스텝 [202]에서는, 레지스터(24)의 각 어드레스의 내용이 순차적으로 판독된다.
그래서 스텝 [203]에서는, 판독된 레지스터(24)의 어드레스 "04"의 타입의 값이 판단되고, 또한 스텝 [204]에서는, 레지스터(24)의 어드레스 "06"의 카테고리의 값이 판단된다. 그리고 이들이 함께 값 "00" 또는 "FF"인 때(Yes)는, 전자 장치(200)에 메모리 기능이 포함되어 있는 것을 나타내고 있다.
이들의 스텝 [203] [204]에서, 타입 및 카테고리의 값이 함께 값 "00" 또는 "FF"인 때(Yes)는, 또한 스텝 [205]에서 판독되는 레지스터(24)의 어드레스 "07"의 클래스의 값이 판단된다. 그리고 값 "00" 또는 "FF"인 때(Yes)는 타입1의 메모리 카드 장치이고, 스텝 [206]에서 레지스터(24)의 어드레스 "O2"의 상태0의 최하위 비트가 판단되고, 최하위 비트가 값 "1"인 때(Yes)는 기록 금지 상태의 장치이고, 값 "0"인 때(No)는 기록 가능한 장치라고 식별된다.
또한, 스텝 [2O5]에서, 클래스의 값이 값 "00" 또는 "FF" 이외인 때(No)는, 또한 스텝 [207] [2O8] [209]에서 판독되는 레지스터(24)의 어드레스 "07"의 클래스의 구체적인 값이 판단된다. 그리고 스텝 [207]에서 값 "01"이라고 판단된 때는 타입1의 판독 전용 메모리(ROM) 카드 장치, 스텝 [208]에서 값 "03"이라고 판단된 때는 타입1과는 다른 형식의 판독 전용 메모리(R0M) 카드 장치, 스텝 [2O9]에서 값 "02"이라고 판단된 때는 추기형(追記型)의 메모리(R) 카드 장치라고 식별된다.
또한 스텝 [204]에서, 카테고리의 값이 값 "00" 또는 "FF" 이외인 때(No)와, 스텝 [207] 내지 [209]에서, 어느 것도 값이 판단되지 않은 때(No)는, 전자 장치(200)가 메모리 기능을 포함하지 않는 것이거나, 또는 스텝 [2O2]에서 판독된 레지스터(24)의 어드레스 "04"의 타입의 값이 잘못되어 있는 것(타입 에러)으로 된다.
한편, 스텝 [203]에서 판단된 레지스터(24)의 어드레스 "04"의 타입의 값이, 값 "00" 또는 "FF" 이외인 때(No)는, 스텝 [21O]에서 어드레스 "04"의 타입의 값이 값 "01"인지의 여부가 판단된다. 그리고 타입의 값이 값 "01"인 때(Yes)는, 스텝 [211]에서, 판독된 레지스터(24)의 어드레스 "06"의 카테고리의 값이 판단된다. 그리고 카테고리의 값이 값 "00"인 때(Yes)는, 전자 장치(200)에 고속 대응의 메모리 기능이 포함되어 있는 것을 나타내고 있다.
또한 스텝 [212]에서, 레지스터(24)의 어드레스 "07"의 클래스의 값이 판단된다. 그리고 클래스의 값이 값 "80"인 때(Yes)는, 고속 대응의 메모리 카드 장치이고, 스텝 [213]에서 레지스터(24)의 어드레스 "O2"의 상태O의 최하위 비트가 판단되고, 최하위 비트가 값 "1"인 때(Yes)는 기록 금지 상태의 장치이고, 값 "0"인 때(No)는 기록 가능한 장치라고 식별된다.
또한, 스텝 [212]에서, 클래스의 값이 값 "8O"이 아닌 때(No)는, 또한 스텝 [214] [215] [216]에서 판독되는 레지스터(24)의 어드레스 "O7"의 클래스의 구체적 인 값이 판단된다. 그리고 스텝 [214]에서 값 "81"이라고 판단된 때는 고속 대응의 판독 전용 메모리(ROM) 카드 장치, 스텝 [215]에서 값 "83"이라고 판단된 때는 다른 형식의 고속 대응의 판독 전용 메모리(ROM) 카드 장치, 스텝 [216]에서 값 "82"라고 판단된 때는 고속 대응의 추기형의 메모리(R) 카드 장치라고 식별된다.
또한 스텝 [21O]에서 타입의 값이 값 "O1"이 아닌 때(No)와, 스텝 [211]에서 카테고리의 값이 값 "00"이 아닌 때(No)와, 스텝 [214] 내지 [216]에서, 어느 것도 값이 판단되지 않은 때(No)는, 전자 장치(200)가 메모리 기능을 포함하지 않는 것이거나, 또는 스텝 [202]에서 판독되는 레지스터(24)의 어드레스 "04"의 타입의 값이 잘못되어 있는 것(타입 에러)으로 된다.
즉 상술한 도 14에 도시한 서브루틴에서 식별되는 메모리 카드 장치(전자 장치(200))의 종별을 종합하면 도 15의 표로 나타내게 된다. 이 표에 있어서, 좌단의 타입이라고 기재되어 있는 난은 상술한 레지스터(24)의 어드레스 "04"의 값이고, 다음 카테고리의 난은 어드레스 "06"의 값이고, 다음 클래스의 난은 어드레스 "07"의 값이다. 그리고 이들의 각 어드레스의 값에 따라, 상술한 도 14의 서브루틴에 있어서, 각각 우단에 나타낸 종별이 식별된다.
따라서 이 표에 있어서, 어드레스 "04"의 타입 및 어드레스 "O6"의 카테고리의 값이 "00" 또는 "FF"이고, 어드레스 "07"의 클래스의 값이 "00" 또는 "FF"인 때는, 타입1의 논리 물리 어드레스의 변환 기능(이하, 논물(論物) 변환 기능이라고 약칭한다)이 없는 메모리 카드 장치, 또는 판독 전용의 메모리(R0M) 카드 장치이다.
또한, 클래스의 값이 "01"인 때는, 논물 변환 기능이 없는 판독 전용의 메모리(ROM) 카드 장치이다. 또한 클래스의 값이 "O2"인 때는, 논물 변환 기능이 없는 추기형의 메모리(R) 카드 장치이다. 또한 클래스의 값의 "03"은, 그 밖의 논물 변환 기능이 없는 타입1의 판독 전용의 메모리(ROM) 카드 장치(예를 들면 플래시 메모리 이외의 메모리)이다. 이에 대해 클래스의 값이 "04" 내지 "FE"인 때는, 식별된 값이 잘못되어 있는 것(타입 에러)으로 된다.
또한 어드레스 "04"의 타입의 값이 "00" 또는 "FF"이고, 어드레스 "06"의 카테고리의 값이 "01" 내지 "7F"인 때는, 논물 변환 기능이 없는 메모리 카드 장치와 동등한 형상을 갖는 입출력 장치(I/O) 등의 확장 모듈을 나타낸다. 또한, 어드레스 "06"의 카테고리의 값이 "80" 내지 "FE"인 때는, 식별된 값이 잘못되어 있는 것(타입 에러)으로 된다.
또한, 어드레스 "O4"의 타입의 값이 "01", 어드레스 "O6"의 카테고리의 값이 "00" 또는 "FF"이고, 어드레스 "O7"의 클래스의 값이 "00" 또는 "FF"인 때는, 타입2의 논리 물리 어드레스의 변환 기능(이하, 논물 변환 기능이라고 약칭한다) 내장의 메모리 카드 장치, 또는 판독 전용의 메모리(ROM) 카드 장치이다.
또한 클래스의 값이 "01"인 때는, 논물 변환 기능 내장의 판독 전용의 메모리(ROM) 카드 장치이다. 또한 클래스의 값이 "02"인 때는, 논물 변환 기능 내장의 추기형의 메모리(R) 카드 장치이다. 또한 클래스의 값의 "03"은, 그 밖의 논물 변환 기능 내장의 타입1의 판독 전용의 메모리(ROM) 카드 장치(예를 들면 플래시 메모리 이외의 메모리)이다. 이에 대해 클래스의 값이 "O4" 내지 "7F"인 때는, 식별 된 값이 잘못되어 있는 것(타입 에러)으로 된다.
또한, 클래스의 값이 "80"인 때는, 타입2의 논리 물리 어드레스의 변환 기능(이하, 논물 변환 기능이라고 약칭한다)이 없는 메모리 카드 장치, 또는 판독 전용의 메모리(ROM) 카드 장치이다. 또한 클래스의 값이 "81"인 때는, 논물 변환 기능이 없는 판독 전용의 메모리(ROM) 카드 장치이다. 또한 클래스의 값이 "82"인 때는, 논물 변환 기능이 없는 추기형의 메모리(R) 카드 장치이다. 또한 클래스의 값의 "03"은, 그 밖의 논물 변환 기능이 없는 타입1의 판독 전용의 메모리(ROM) 카드 장치(예를 들면 플래시 메모리 이외의 메모리)이다. 이에 대해 클래스의 값이 "84" 내지 "FF"인 때는, 식별된 값이 잘못되어 있는 것(타입 에러)으로 된다.
또한 어드레스 "04"의 타입의 값이 "01"이고, 어드레스 "06"의 카테고리의 값이 "01" 내지 "7F" 및 "FF"인 때는, 타입2의 논물 변환 기능 내장의 메모리 카드 장치와 동등한 형상을 갖는 입출력 장치(I/O) 등의 확장 모듈을 나타낸다. 또한, 어드레스 "06"의 카테고리의 값이 "80" 내지 "83"인 때는, 타입2의 논물 변환 기능이 없는 메모리 카드 장치와 동등한 형상을 갖는 입출력 장치(I/O) 등의 확장 모듈을 나타낸다. 또한, 어드레스 "06"의 카테고리의 값이 "80" 내지 "FE"인 때는, 식별된 값이 잘못되어 있는 것(타입 에러)으로 된다.
이와 같이 하여 도 13의 스텝 [200]에 있어서의 전자 장치(200)의 종별 식별 처리가 행하여진다. 또한 도 13의 스텝 [300]에서는, 상술한 식별된 전자 장치(200)의 종별에 응하여, 예를 들면 어드레스 변환 기능이 내장되어 있는지의 여부가 판단된다. 여기서 내장되지 않은 때(No)는, 또한 스텝 [400]에서 타입2 메 모리 카드 장치에 대응하고 있는지의 여부가 판단되고, 대응하는 때(Yes)는 타입2 메모리 카드 장치의 인식 처리로 진행되고, 대응하지 않는 때(No)는 식별된 값이 잘못되어 있는 것(타입 에러)으로 된다.
또한, 도 13의 스텝 [300]에서, 예를 들면 어드레스 변환 기능이 내장되어 있다고 판단된 때(Yes)는, 스텝 [500]에서 부트 블록의 검색 처리가 행하여지고, 또한 스텝 [600]에서 부트 블록의 내용 확인 처리가 행하여진다. 또한 스텝 [700]에서 사전에 마련되어 있는 논리 어드레스와 물리 어드레스의 변환 테이블 블록의 소거가 행하여지고, 스텝 [800]에서 부트 영역의 보호 처리 플래그가 있는지의 여부가 판단되고, 「있다」인 때는 스텝 [900]에서 부트 영역의 보호 처리가 행하여진다. 그리고 스텝 [1000]에서 논리 어드레스와 물리 어드레스와의 대응 정보의 작성 처리가 행하여져서 신규의 변환 테이블이 작성되고, 스텝 [1100]에서 논리 어드레스의 확인 처리가 행하여진다.
즉, 예를 들면 패러렐 입출력 기능이 포함되어 있는 전자 장치(200)에 있어서는, 그 내부 컨트롤러가 정보 처리 장치(100)로부터 전송되어 오는 데이터의 논리 어드레스를 전자 장치 내부의 플래시 메모리의 물리 어드레스로 변환하는 기능을 갖는다. 이 변환은, 예를 들면 섹터 단위의 복수의 논리 어드레스와 그에 대응하는 물리 어드레스로 구성되는 테이블을 참조하여 행하여진다.
그래서 상술한 스텝 [1000]에 있어서의 신규의 변환 테이블의 작성에서는, 예를 들면 도 16에 도시한 메모리 구조에 있어서, 예를 들면 블록(1000, 1001)에 부트 블록이 마련되고, 그에 계속되는 블록(1002)에 변환 테이블(2000)이 마련되어 있는 경우에는, 이 변환 테이블(2000)이 내부 컨트롤러의 변환 테이블로 된다.
또한, 변환 테이블(2000)이 마련되지 않는 경우에는, 각 데이터 블록의 페이지(3000)마다, 그 엑스트라 데이터 에어리어(4000)가 검출되고, 그 중의 논리 어드레스(5000)가 순차로 판독되고, 물리 어드레스에 대한 논리 어드레스가 검출되고, 이 검출이 모든 물리 어드레스에 행하여짐으로써, 논리 어드레스와 그에 대응한 물리 어드레스로 구성되는 변환 테이블이 형성된다.
이렇게 하여 상술한 전자 장치, 정보 처리 장치 및 그들을 이용하는 정보 변환 시스템에 의하면, 시리얼 전송에 의한 정보 데이터의 입출력 기능 및 패러렐 전송에 의한 정보 데이터의 입출력 기능을 갖는 입출력 수단과, 소정의 기록 에어리어 및 판독 에어리어를 구비하고 자기의 기능을 나타내는 설정치가 기억되는 레지스터를 가지며, 레지스터의 소정의 어드레스에는, 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능을 갖는 것을 나타내는 소정치가 기억됨으로써, 간단한 수단으로 전자 장치의 식별을 행할 수 있고, 이를 이용하여 내부 회로의 전환 등의 운용을 극히 원활히 행할 수 있는 것이다.
또한 상술한 전자 장치에 있어서는, 예를 들면 타입2의 메모리 카드 장치로서 이하와 같은 종별의 메모리 카드 장치의 도입이 검토되어 있다.
우선, 타입1의 메모리 카드 장치 사양으로는, 예를 들면 플래시 메모리를 사용한 128MB까지의 용량을 갖는 기록 재생 대응 미디어 만이 규정되지만, 금후의 전략으로서 크게 3가지 방향으로 메모리 카드 장치의 영역을 넓혀 가는 것이 검토되 어 있다.
① 고속, 대용량에의 대응.
② 콘텐츠 디스트리뷰션에의 대응.
③ 메모리 이외에의 대응.
이 개념을 기초로, 상술한 「타입2 메모리 카드 장치」, 「판독 전용의 메모리(ROM) 카드 장치」, 「추기형의 메모리(R) 카드 장치」, 「고속 대응의 메모리 카드 장치」, 「메모리 카드 장치와 동등한 형상을 갖는 입출력 장치(1/0) 등의 확장 모듈」이 정의된다.
그래서 「타입2 메모리 카드 장치」에 관해서는, 고용량과, 고속 인터페이스에 대응한 전자 장치로서, 플래시 메모리 특유의 「논리-물리 변환」기능을 전자 장치 내에 갖는다. 또한, 용량은 32GB까지 사양화 되어 있다. 또한 고속 인터페이스는 데이터선을 4개로 하고, 전송 클록을 40MHz로 함으로써, 1600Mbps의 데이터 전송 속도에 대응하고, 사양으로서는 「판독 전용의 메모리(ROM) 카드 장치」도 규정되는 것이다.
또한, 「고속 대응의 메모리 카드 장치」에 관해서는, 고속 인터페이스에 대응한 전자 장치로서, 타입1의 메모리 카드 장치와 상호 교환성을 가지며, 고속 인터페이스에 대응한 것을 지향한다. 「논리-물리 변환」은 정보 처리 장치측에서 행하고, 용량은 타입1의 메모리 카드 장치와 같고, 각종의 보안 기능에도 대응한다.
또한「판독 전용의 메모리(ROM) 카드 장치」에 관해서는, 타입1의 메모리 카드 장치와 판독 기능으로 호환성을 갖는 판독 전용의 전자 장치로, 기존의 메모리 카드 장치 대응 기기에 있어서 판독 전용의 전자 장치로서 사용 가능하게 된다. 단, 타입1의 메모리카드 장치로서 기록 금지 설정된 것이란, 기록 금지의 조작 스위치 등과 관련으로 메시지를 낼 필요가 있다.
또한, 「추기형의 메모리(R) 카드 장치」에 관해서는, 추기 가능한 메모리 카드 장치로서, 기록에는 전용의 파일 시스템에 대응할 필요가 있다. 기록 대응 기기로서 예를 들면 「크로스 처리」를 행함으로써, 타입1의 메모리 카드 장치의 대응 기기로 판독 전용의 전자 장치로서 데이터의 판독이 7회까지 가능하게 된다.
또한, 「메모리 카드 장치와 동등한 형상을 갖는 입출력 장치(I/O) 등의 확장 모듈」에 관해서는, 메모리 카드 장치의 슬롯을 메모리 이외의 기능 모듈을 컨트롤하기 위해 확장하는 사양이다. 이 경우, 정보 처리 장치측에는, 전용의 제어 기능이 필요하게 된다.
또한, 전자 장치의 식별 후의 사용자 인터페이스는 이하와 같이 행하여진다. 이 목적은, 정보 처리 장치의 대응 케이스마다 전자 장치의 호환성을 알기 쉽게 알리는 것이다.
즉 타입1의 메모리 카드 장치의 대응 기기에 「타입2의 메모리 카드 장치」가 삽입되면, 부트 블록이 발견되지 않기 때문에 「고장난 메모리 카드 장치」로서 인식하여 에러로 된다. 그래서 사용자는 「비대응의 메모리 카드 장치」와 「고장난 메모리 카드 장치」를 분간할 필요가 있어서, 사용자에 대한 메시지를 바꿀 필요가 있다. 구체적으로는, 「타입2 메모리 카드 장치」에 대응하지 않는 기기라도, 전자 장치의 종별을 올바르게 식별하여, 「비대응의 메모리 카드 장치」라는 취지 의 표시를 행한다.
또한, 「판독 전용의 메모리(ROM) 카드 장치」에 대해서도, 타입1의 「라이트 프로텍트 스위치를 확인하여 주시요」나, 「메모리카드 장치가 락되어 있습니다」 등의 메시지는 행하지 않는다.
또한 신규의 종별의 전자 장치에 대한 메시지로서는, 예를 들면 「비대응의 메모리 카드 장치」가 삽입된 경우에, 기기에 문자 제한 등이 있고 공통으로 메시지를 내는 경우는 「메모리 카드 장치 타입 에러」라고 한다. 또한 기기에 문자 제한이 없는 경우는, 「이 기기에서는 사용할 수 없는 메모리 카드 장치입니다」라든가, 「비대응의 메모리 카드 장치입니다」라고 한다.
또한, 「판독 전용의 메모리(ROM) 카드 장치」에 기록을 행하고자 한 경우에, 기기에 문자 제한 등이 있고 공통으로 메시지를 내는 경우는 「판독 전용 메모리」라고 한다. 또한 기기에 문자 제한이 없는 경우는, 「판독 전용의 메모리 카드 장치입니다」라고 한다. 단지 이러한 구체적인 메시지는 어디까지나 예이고, 이 메시지를 이대로 사용하는 것을 규정하는 것은 아니다.
또한 타입1의 메모리 카드 장치(전자 장치(200))는, 예를 들면 도 17에 도시한 바와 같은 어댑터 장치(400)를 통하여 이른바 PC 카드 대응의 퍼스널 컴퓨터(정보 처리 장치(100))의 카드 슬롯에 직접 삽입하여 이용하는 것이 행하여지고 있다. 그래서 이와 같은 어댑터 장치(400)에 있어서, 도 17에 도시한 바와 같은 내부 회로를 마련함으로써, 타입1의 메모리 카드 장치(전자 장치(200))의 고속화를 가능하게 할 수 있다.
즉 도 18에 있어서, 어댑터 장치(400)의 내부 회로로서. 전자 장치(200)와의 인터페이스 회로(401)와, 정보 처리 장치(100)와의 인터페이스 회로(402)가 마련됨과 함께, 이들의 인터페이스 회로(401, 402) 사이의 데이터의 교환을 컨트롤 하는 컨트롤러 회로(403)가 마련된다. 그리고 이 컨트롤러 회로(403)에 상술한 레지스터(24) 등이 마련됨과 함께, 이 컨트롤러 회로(403)에 병설하여 논리 어드레스와 그에 대응하는 물리 어드레스와 어드레스 변환을 위한 테이블(404)이 마련된다.
이로써, 타입1의 메모리 카드 장치에 대해서도, 논리 어드레스로부터 물리 어드레스로의 어드레스 변환이 어댑터 장치(400) 내에서 행하여짐으로써, 정보의 교환을 고속으로 행할 수 있는 것이다.
또한, 상술한 도 18에 도시한 내부 회로에 있어서, 정보 처리 장치(100)와의 인터페이스 회로(402)를, 이른바 유니버설 시리얼 버스(Universal Serial Bus : 이하, USB라고 약칭한다)를 위한 인터페이스 회로로 함으로써, 예를 들면 도 19에 도시한 어댑터 장치(500)와 같이, 정보 처리 장치(100)에 대해 외부장착의 장치로서 실시하는 것도 가능하다.
이렇게 하여 상술한 어댑터 장치에 의하면, 시리얼 전송에 의한 정보 데이터의 입출력 기능 및 패러렐 전송에 의한 정보 데이터의 입출력 기능을 갖는 입출력 수단과, 소정의 기록 에어리어 및 판독 에어리어를 구비하고 자기의 기능을 나타내는 설정치가 기억되는 레지스터를 가지며, 레지스터의 소정의 어드레스에는, 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능을 갖는 것을 나타내는 소정치가 기억됨으로써, 간단한 수단으로 전자 장치의 식별을 행할 수 있고, 이를 이용하여 내부 회로의 전환 등의 운용을 극히 원활히 행할 수 있는 것이다.
또한 본 발명은, 상술에서 설명한 실시의 형태에 한정되는 것이 아니라, 본 발명의 정신을 일탈하지 않고 여러가지의 변형이 가능하게 되는 것이다.
즉 상기한 각 실시의 형태에 의해 설명되는 전자 장치, 정보 처리 장치, 어댑터 장치 및 정보 변환 시스템은, 본원 발명을 한정하는 것이 아니고, 예시하는 것을 의도하여 개시되어 있는 것이다. 따라서 본원 발명의 기술적 범위는, 특허청구의 범위의 기재에 의해 정하여지는 것이고, 특허청구의 범위에 기재되는 기술적 범위 내에 있어서 여러가지의 설계적 변경이 가능하게 되는 것이다.

Claims (69)

  1. 정보 처리 장치에 대해 착탈 자유롭게 마련되는 전자 장치로서,
    복수의 단자를 구비하는 카드 형상의 몸체와,
    시리얼 전송에 의한 정보 데이터의 입출력 기능 및 패러렐 전송에 의한 정보 데이터의 입출력 기능을 갖는 입출력 수단과,
    소정의 기록 에어리어 및 판독 에어리어를 구비하고 자기의 기능을 나타내는 설정치가 기억되는 레지스터를 가지며,
    상기 레지스터의 소정의 어드레스에는, 상기 입출력 수단이 상기 시리얼 전송에 의한 정보 데이터의 입출력 기능과 상기 패러렐 전송에 의한 정보 데이터의 입출력 기능을 갖는 것을 나타내는 소정치가 기억되고,
    메모리 기능이 마련되고,
    상기 정보 데이터의 처리상의 논리 어드레스와 상기 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되고,
    상기 레지스터의 소정의 어드레스에 상기 어드레스 변환 기능이 내장되어 있음을 나타내는 소정의 코드가 기록되고,
    초기 상태에서는 상기 시리얼 전송에 의한 정보 데이터의 입출력 기능이 실행됨과 함께,
    상기 레지스터의 기록 에어리어의 소정의 식별 비트가 전환된 때에 상기 패러렐 전송에 의한 정보 데이터의 입출력 기능이 실행되고,
    상기 레지스터의 기록 에어리어의 소정의 식별 비트가 원래로 되돌려진 때에 상기 시리얼 전송에 의한 정보 데이터의 입출력 기능이 실행되는 것을 특징으로 하는 전자 장치.
  2. 제 1항에 있어서,
    상기 시리얼 전송에 의한 정보 데이터의 입출력 기능과 상기 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 상기 입출력 수단이 갖는 것을 나타내는 소정치를 상기 레지스터에 기억하고,
    상기 정보 처리 장치로부터의 레지스터 판독 명령에 응하여 상기 레지스터에 기억된 소정치를 상기 입출력 수단을 통하여 상기 정보 처리 장치에 송신하는 것을 특징으로 하는 전자 장치.
  3. 제 1항에 있어서,
    상기 정보 처리 장치로부터의 설정에 의거하여, 상기 입출력 수단이, 상기 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하는지, 상기 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행하는지가 결정되는 것을 특징으로 하는 전자 장치.
  4. 삭제
  5. 삭제
  6. 제 1항에 있어서,
    상기 메모리 기능에는 복수의 종별이 규정되고,
    상기 레지스터의 소정의 어드레스에 상기 메모리 기능의 종별을 나타내는 소정의 코드가 기록되는 것을 특징으로 하는 전자 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 착탈 가능한 전자 장치에 대해 정보 데이터의 입출력을 행하는 정보 처리 장치로서,
    상기 전자 장치에 구비되는 레지스터의 값을 판독하고, 상기 전자 장치의 기능을 나타내는 설정치를 인식하는 제어 수단을 가지며,
    상기 제어 수단은 상기 전자 장치의 상기 레지스터의 설정치를 판독하고, 상기 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는지의 여부를 판단하고,
    상기 정보 데이터의 처리상의 논리 어드레스와 상기 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장됨과 함께,
    상기 레지스터의 소정의 어드레스에 상기 전자 장치측에 상기 정보 데이터의 처리상의 논리 어드레스와 상기 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능을 갖고 있는 것을 나타내는 소정의 코드가 기록되어 있을 때는 상기 내장한 어드레스 변환 기능이 동작하지 않게 되고,
    상기 제어 수단이, 상기 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있다고 판단한 경우에도,
    초기 상태에서는 상기 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하고,
    상기 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행할 때는 상기 레지스터의 기록 에어리어의 소정의 식별 비트를 변경하고,
    상기 시리얼 전송에 의한 정보 데이터의 입출력을 행할 때는 상기 레지스터의 기록 에어리어의 소정의 식별 비트를 원래로 되돌리는 것을 특징으로 하는 정보 처리 장치.
  14. 제 13항에 있어서,
    상기 제어 수단은,
    상기 전자 장치의 상기 레지스터의 설정치가 상기 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능뿐인 것을 나타내는 경우에는 해당 전자 장치를 제 1의 전자 장치라고 인식하고,
    상기 전자 장치의 상기 레지스터의 설정치가 상기 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는 것을 나타내는 경우에는 해당 전자 장치를 제 2의 전자 장치라고 인식하는 것을 특징으로 하는 정보 처리 장치.
  15. 제 13항에 있어서,
    상기 제어 수단이, 상기 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있다고 판단한 경우에,
    상기 전자 장치에 대해, 상기 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하는지, 상기 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행하는지를 결정하는 명령을 송신하는 송신 수단을 갖는 것을 특징으로 하는 정보 처리 장치.
  16. 삭제
  17. 삭제
  18. 제 13항에 있어서,
    상기 전자 장치에 있어서의 메모리 기능에는 복수의 종별이 규정되고,
    상기 레지스터의 소정의 어드레스에 상기 메모리 기능의 종별을 나타내는 소정의 코드가 기록되어 있을 때는 상기 메모리 기능의 종별에 응한 처리가 행하여지는 것을 특징으로 하는 정보 처리 장치.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 정보 처리 장치에 대해 착탈 자유롭게 마련되는 전자 장치와 상기 전자 장치에 정보 데이터의 입출력을 행하는 정보 처리 장치와의 사이에 마련되는 어댑터 장치로서,
    상기 전자 장치에 구비되는 레지스터의 값을 판독하고, 상기 전자 장치의 기능을 나타내는 설정치를 인식하는 제어 수단을 가지며,
    상기 제어 수단은 상기 전자 장치의 상기 레지스터의 설정치를 판독하고, 상기 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는지의 여부를 판단하고,
    상기 제어 수단은,
    상기 전자 장치의 상기 레지스터의 설정치가 상기 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능뿐인 것을 나타내는 경우에는 해당 전자 장치를 제 1의 전자 장치라고 인식하고,
    상기 전자 장치의 상기 레지스터의 설정치가 상기 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있는 것을 나타내는 경우에는 해당 전자 장치를 제 2의 전자 장치라고 인식하고,
    상기 제어 수단이, 상기 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있다고 판단한 경우에도,
    초기 상태에서는 상기 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하고,
    상기 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행할 때는 상기 레지스터의 기록 에어리어의 소정의 식별 비트를 변경하고,
    상기 시리얼 전송에 의한 정보 데이터의 입출력을 행할 때는 상기 레지스터의 기록 에어리어의 소정의 식별 비트를 원래로 되돌리는 것을 특징으로 하는 어댑터 장치.
  26. 삭제
  27. 제 25항에 있어서,
    상기 제어 수단이, 상기 전자 장치의 입출력 수단이 시리얼 전송에 의한 정보 데이터의 입출력 기능과 패러렐 전송에 의한 정보 데이터의 입출력 기능의 양 기능을 갖고 있다고 판단한 경우에,
    상기 전자 장치에 대해, 상기 시리얼 전송에 의한 정보 데이터의 입출력 기능을 실행하는지, 상기 패러렐 전송에 의한 정보 데이터의 입출력 기능을 실행하는지를 결정하는 명령을 송신하는 송신 수단을 갖는 것을 특징으로 하는 어댑터 장치.
  28. 삭제
  29. 제 25항에 있어서,
    상기 정보 데이터의 처리상의 논리 어드레스와 상기 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장됨과 함께,
    상기 레지스터의 소정의 어드레스에 상기 전자 장치측에 상기 정보 데이터의 처리상의 논리 어드레스와 상기 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능을 갖고 있는 것을 나타내는 소정의 코드가 기록되어 있을 때는 상기 내장한 어드레스 변환 기능이 동작하지 않게 되는 것을 특징으로 하는 어댑터 장치.
  30. 제 25항에 있어서,
    상기 전자 장치에 있어서의 메모리 기능에는 복수의 종별이 규정되고,
    상기 레지스터의 소정의 어드레스에 상기 메모리 기능의 종별을 나타내는 소 정의 코드가 기록되어 있을 때는 상기 메모리 기능의 종별에 응한 처리가 행하여지는 것을 특징으로 하는 어댑터 장치.
  31. 제 25항에 있어서,
    상기 제어 수단은,
    상기 레지스터의 설정치가, 상기 전자 장치 내에 정보 처리상의 논리 어드레스와 상기 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되어 있음을 나타내는 경우에는 해당 전자 장치를 제 1의 전자 장치라고 인식하고,
    상기 레지스터의 설정치가, 상기 전자 장치 내에 정보 처리상의 논리 어드레스와 상기 전자 장치에 있어서의 메모리 기능상의 물리 어드레스와의 변환을 행하는 어드레스 변환 기능이 내장되지 않은 것을 나타내는 경우에는 그 전자 장치를 제 2의 전자 장치라고 인식하는 것을 특징으로 하는 어댑터 장치.
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
KR1020037002734A 2001-06-28 2002-06-26 전자 장치, 정보 처리 장치, 어댑터 장치 및 정보 교환시스템 KR100921851B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00197150 2001-06-28
JP2001197150 2001-06-28
PCT/JP2002/006441 WO2003009222A1 (fr) 2001-06-28 2002-06-26 Appareil electronique, appareil de traitement d'informations, appareil adaptateur et systeme d'echange d'informations

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020087023558A Division KR100921852B1 (ko) 2001-06-28 2002-06-26 전자 장치, 정보 처리 장치, 어댑터 장치 및 정보 교환 시스템

Publications (2)

Publication Number Publication Date
KR20030028819A KR20030028819A (ko) 2003-04-10
KR100921851B1 true KR100921851B1 (ko) 2009-10-13

Family

ID=19034806

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020087023558A KR100921852B1 (ko) 2001-06-28 2002-06-26 전자 장치, 정보 처리 장치, 어댑터 장치 및 정보 교환 시스템
KR1020037002734A KR100921851B1 (ko) 2001-06-28 2002-06-26 전자 장치, 정보 처리 장치, 어댑터 장치 및 정보 교환시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020087023558A KR100921852B1 (ko) 2001-06-28 2002-06-26 전자 장치, 정보 처리 장치, 어댑터 장치 및 정보 교환 시스템

Country Status (6)

Country Link
US (1) US6944703B2 (ko)
EP (2) EP2058739B1 (ko)
JP (1) JP4218522B2 (ko)
KR (2) KR100921852B1 (ko)
CN (1) CN1253828C (ko)
WO (1) WO2003009222A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003010939A1 (fr) * 2001-07-25 2003-02-06 Sony Corporation Appareil d'interface
US7492545B1 (en) 2003-03-10 2009-02-17 Marvell International Ltd. Method and system for automatic time base adjustment for disk drive servo controllers
US7457903B2 (en) 2003-03-10 2008-11-25 Marvell International Ltd. Interrupt controller for processing fast and regular interrupts
US7039771B1 (en) 2003-03-10 2006-05-02 Marvell International Ltd. Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers
US7870346B2 (en) 2003-03-10 2011-01-11 Marvell International Ltd. Servo controller interface module for embedded disk controllers
JP3764435B2 (ja) 2003-03-26 2006-04-05 株式会社東芝 情報処理装置およびプログラム
JP4565966B2 (ja) * 2004-10-29 2010-10-20 三洋電機株式会社 メモリ素子
JP4590321B2 (ja) * 2005-07-25 2010-12-01 キヤノン株式会社 画像処理装置、記録再生装置、制御方法
JP2007094740A (ja) * 2005-09-28 2007-04-12 Sony Corp データ記録装置及び接続装置、情報処理装置及び情報処理方法並びに情報処理システム
US8770473B2 (en) * 2005-10-25 2014-07-08 Capital One Financial Corporation Systems and methods for providing flexible incentive rewards
US8769168B2 (en) * 2006-10-17 2014-07-01 International Business Machines Corporation Method for communicating with a network adapter using a queue data structure and cached address translations
KR100877609B1 (ko) * 2007-01-29 2009-01-09 삼성전자주식회사 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법
US8239629B2 (en) * 2009-03-31 2012-08-07 Micron Technology, Inc. Hierarchical memory architecture to connect mass storage devices
EP2410023B1 (en) 2010-07-20 2012-10-17 Omya Development AG Process for the preparation of surface-treated calcium carbonate material and use of same in the control of organic material in an aqueous medium
JP5783802B2 (ja) * 2011-05-27 2015-09-24 ミネベア株式会社 モータ駆動装置、集積回路装置、モータ装置、及びモータ駆動システム
US10489335B1 (en) * 2018-09-28 2019-11-26 Silicon Motion, Inc. Apparatus and method and computer program product for accessing a memory card

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0317474A2 (en) * 1987-11-16 1989-05-24 International Business Machines Corporation Programmed memory card swap

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0517722Y2 (ko) 1987-08-28 1993-05-12
JPH02252188A (ja) * 1989-01-13 1990-10-09 Hitachi Maxell Ltd メモリカードのデータ入出力方法
EP0467208B1 (en) * 1990-07-11 1995-09-20 Hitachi, Ltd. Digital information system
JPH04274082A (ja) * 1991-03-01 1992-09-30 Mitsubishi Electric Corp 半導体記憶装置
US5887145A (en) * 1993-09-01 1999-03-23 Sandisk Corporation Removable mother/daughter peripheral card
US5572683A (en) * 1994-06-15 1996-11-05 Intel Corporation Firmware selectable address location and size for cis byte and ability to choose between common memory mode and audio mode by using two external pins
JPH08137634A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp フラッシュディスクカード
JPH08263361A (ja) 1995-03-23 1996-10-11 Mitsubishi Electric Corp フラッシュメモリカード
US5966723A (en) * 1997-05-16 1999-10-12 Intel Corporation Serial programming mode for non-volatile memory
US5884102A (en) * 1997-05-30 1999-03-16 Intel Corporation Method and apparatus for a configurable means of connection between an embedded processor and a personal computer
JP3119214B2 (ja) * 1997-09-30 2000-12-18 ソニー株式会社 記憶装置、データ処理システム並びにデータの書き込み及び読み出し方法
JP2914360B2 (ja) * 1997-09-30 1999-06-28 ソニー株式会社 外部記憶装置及びデータ処理方法
US6601151B1 (en) * 1999-02-08 2003-07-29 Sun Microsystems, Inc. Apparatus and method for handling memory access requests in a data processing system
MY123388A (en) * 1999-03-15 2006-05-31 Sony Corp Processing method and apparatus for encrypted data transfer
US6601140B1 (en) * 1999-04-07 2003-07-29 Sony Corporation Memory unit, data processing unit, and data processing method using memory unit type
JP3882460B2 (ja) 1999-04-07 2007-02-14 ソニー株式会社 メモリ装置、データ処理装置、データ処理システムおよびデータ処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0317474A2 (en) * 1987-11-16 1989-05-24 International Business Machines Corporation Programmed memory card swap

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"PCI Local bus specification" by PCI special interest group (1998.12.18)*
NETMOS TECHNOLOGY : Nm9835 PCI + Dual UART and 1284 Printer Port Datasheet Rev.1.0" (2000.07) (URL:http://www.datasheetcatalog.com/datasheets_pdf/N/M/9/8/NM9835.shtml)*

Also Published As

Publication number Publication date
KR100921852B1 (ko) 2009-10-13
EP2058739B1 (en) 2011-09-21
EP2058739A1 (en) 2009-05-13
JPWO2003009222A1 (ja) 2004-11-11
KR20030028819A (ko) 2003-04-10
EP1403814A1 (en) 2004-03-31
US6944703B2 (en) 2005-09-13
KR20080100275A (ko) 2008-11-14
CN1465031A (zh) 2003-12-31
EP1403814A4 (en) 2006-12-13
JP4218522B2 (ja) 2009-02-04
WO2003009222A1 (fr) 2003-01-30
CN1253828C (zh) 2006-04-26
US20040030808A1 (en) 2004-02-12
EP1403814B1 (en) 2012-03-21

Similar Documents

Publication Publication Date Title
KR100921851B1 (ko) 전자 장치, 정보 처리 장치, 어댑터 장치 및 정보 교환시스템
US6851018B2 (en) Exchanging operation parameters between a data storage device and a controller
JP4799417B2 (ja) ホストコントローラ
JP3104646B2 (ja) 外部記憶装置
CN1241142C (zh) 在智能卡和主站之间通信的方法
CN100593162C (zh) 接口电路、使用该接口电路的系统装置、数据接口方法
US5687346A (en) PC card and PC card system with dual port ram and switchable rewritable ROM
US7007127B2 (en) Method and related apparatus for controlling transmission interface between an external device and a computer system
US20010016887A1 (en) Voltage negotiation in a single host multiple cards system
JP2008016032A (ja) スマートカード、スマートカードのデータ通信方法及びシステム
JP2006139556A (ja) メモリカード及びそのカードコントローラ
CN101971152A (zh) 提供器件参数
JP2010506242A (ja) 多機能メモリカードとの通信方法
KR100312888B1 (ko) 칩 인에이블 신호 생성 회로 및 메모리 장치
JP2008015629A (ja) カード型周辺機器およびホスト機器
US5864661A (en) IC memory card having flash memory
KR100440972B1 (ko) 카드 삽입 인식에 의한 데이터 전송 상태 자동 설정 장치및 방법
CN101404000B (zh) 多存储卡逻辑合一的读写方法
US20010027032A1 (en) Mode-switchable PC card and PC card input/output control device
JPH06274710A (ja) Ｉ／ｏメモリカードおよびその運用方法
US8122180B2 (en) Methods and systems for reconfiguring data memory of embedded controller managed flash memory devices
CN101187912A (zh) 存储卡系统及传输其主机识别信息的方法
US20040030830A1 (en) Storage medium control method, storage medium control device, and storage medium adaptor
KR100538193B1 (ko) 프로토콜 제어용 집적 회로
JP2009252109A (ja) メモリカード制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee