JP4685414B2

JP4685414B2 - バス転送装置

Info

Publication number: JP4685414B2
Application number: JP2004327753A
Authority: JP
Inventors: 祐治秋山; 直彦安井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2004-11-11
Filing date: 2004-11-11
Publication date: 2011-05-18
Anticipated expiration: 2024-11-11
Also published as: JP2006139474A

Description

本発明は、ダイナミック・メモリ・アクセス（ＤＭＡ）転送を行なうバス転送装置に関するものであり、特に、複数ネットワーク・インタフェース・カード（ＮＩＣ）ポートを介して送受信するパケットをペリフェラル・コンポーネント・インターコネクト（ＰＣＩ）バス上でＤＭＡ転送するバス転送装置に関するものである。

ＰＣＩバスは、コントローラによって入出力の制御を行なうため、高速なデータ転送が可能であり、パーソナルコンピュータ内部の拡張バスなどに用いられることが多い。しかしながら、ＰＣＩバスの割り込み信号は４本しかないため、ＰＣＩバスに、たとえば、ディスプレイやハードディスクなど合計で４つを超える装置が接続された場合、割り込み信号を共有しなければならない。

ＰＣＩバスの割り込み信号を共有する従来技術として特許文献１がある。特許文献１に記載の従来技術では、制御部が不揮発性メモリを内蔵し、このメモリからの出力によって、複数の拡張スロットに対応したセレクタがアドレス／データバスの中の１ビットを選択して拡張スロットに供給することにより、複数の拡張スロットに搭載されたデバイスの番号を、不揮発性メモリに設定されている値に応じて変更可能にするＰＣＩバスの割り込みステアリング回路の技術が開示されている。

特許第３２８７２８３号公報

上記従来技術によって、ＰＣＩバス上の割り込み信号を共有することはできる。しかしながら、ＰＣＩバス上に複数のＮＩＣポートを実装する場合、これらのＮＩＣポートのパケットをＤＭＡ転送する際に、割り込みの衝突が発生し、割り込み衝突の処理のためにバスの転送効率が低下してしまうという問題があった。

また、ＤＭＡ転送の開始および終了処理でＰＣＩバスを占有してしまうため、ＤＭＡ転送の転送効率が低下してしまうという問題があった。

本発明は、上記に鑑みてなされたものであって、複数のＮＩＣポートによって送受信されるパケットを、ＰＣＩバス上で高速にかつ効率よくＤＭＡ転送を行なうバス転送装置を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、複数のネットワーク・インタフェース・カード（ＮＩＣ）ポートが実装され、ペリフェラル・コンポーネント・インターコネクト（ＰＣＩ）バスを用いて前記ＮＩＣポートのパケットをメモリにＤＭＡ転送するバス転送装置において、前記パケットを一時保持するパケットバッファと、このパケットバッファに一時保持されたパケットに当該パケットを扱うＮＩＣポートを識別するためのポート番号および当該パケットのデータ長を含むフレーム情報を付加したＤＭＡフレームを生成してＤＭＡ転送するとともに、前記ＰＣＩバスを介してＤＭＡ転送されたＮＩＣポートへの送信パケットを含むＤＭＡフレームから前記受信パケットを抽出して、対応するＮＩＣポートに送信するＤＭＡフレーマと、このＤＭＡフレーマによるＤＭＡ転送が終了した際に、自装置に割当てられている唯一の前記ＰＣＩバス上への割り込み信号をアサートにするＰＣＩバスインタフェースと、このＰＣＩバスインタフェースが割り込み信号をアサートにした割り込み要因を提示する割り込み要因提示装置と、を備えることを特徴とする。

この発明によれば、ＮＩＣポートのパケットに、ＮＩＣポートを識別するためのポート番号およびパケットのデータ長を含むフレーム情報を付加したＤＭＡフレームを用いてＤＭＡ転送を行なうとともに、割り込み要因提示装置に自装置がアサートにした割り込み信号の割り込み要因を提示するようにしたので、１つの割り込み信号で複数のＮＩＣポートのパケットのＤＭＡ転送を行なうことができる。

以下に、本発明にかかるバス転送装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１〜図４を用いてこの発明の実施の形態１を説明する。この発明にかかる実施の形態１のバス転送装置は、たとえば、パーソナルコンピュータや計算機端末など端末装置のＰＣＩバスにＮＩＣポートを実現し、ＮＩＣポートを介して端末装置がネットワークに接続して通信を行う場合に用いられる。

図１は、この発明にかかる実施の形態１のバス転送装置が適用される端末装置の構成を示すブロック図である。図１に示した端末装置は、ＣＰＵ１０１、ＰＣＩバスホストコントローラ１０２、メモリ１０３、ＰＣＩバス１０４、バス転送装置１１、およびｎ＋１（ｎは自然数）個のＮＩＣポート１２０〜１２ｎを備えている。

ＮＩＣポート１２０〜１２ｎは、ネットワーク接続機能を有するインタフェースカードのポートであり、図示していないネットワークを介して端末装置がパケットによる通信を行なうインタフェース機能を備えている。ＮＩＣポート１２０〜１２ｎには、予めＮＩＣポート１２０〜１２ｎを識別するためのＮＩＣポート番号が付与されている。

ＰＣＩバスホストコントローラ１０２は、バス転送装置１１や図示していないＰＣＩバス１０４に接続される機器（たとえば、ディスプレイやハードディスクなど）からのＰＣＩバス１０４へのアクセス要求の調停を行なう。また、ＰＣＩバスホストコントローラ１０２は、ＰＣＩバス１０４の割り込み信号を検出する機能を備え、割り込み信号を検出すると、割り込みが発生したことを示す割り込み発生通知をＣＰＵ１０１に出力する。

ＣＰＵ１０１は、図示していない記憶部に記憶されるプログラムによって動作し、ＮＩＣポート１２０〜１２ｎを介してネットワークに接続される装置との通信処理、および上位アプリケーション処理などを行なう。ＣＰＵ１０１は、ＰＣＩバスホストコントローラ１０２から割り込み発生通知を受けると、割り込み発生通知によって通知された割り込み信号を解析して、所定の処理を行なう。メモリ１０３は、ＤＭＡ転送に用いるＤＭＡフレームを記憶する。

バス転送装置１１は、ＮＩＣポート１２０〜１２ｎが受信したパケット（受信パケット）、およびＮＩＣポート１２０〜１２ｎに送信するパケット（送信パケット）をＤＭＡフレームによってＰＣＩバス１０４を介してＤＭＡ転送する。

バス転送装置１１は、ＰＣＩバスインタフェース１１１と、ＤＭＡフレーマ１１２と、パケットバッファ１１３と、割り込み要因提示装置１１４とを備えている。

ＰＣＩバスインタフェース１１１は、ＰＣＩバス１０４とのインタフェース機能を備え、ＤＭＡフレームをＰＣＩバス１０４を介してＰＣＩバスホストコントローラ１０２に転送するとともに、ＰＣＩバスホストコントローラ１０２からＰＣＩバス１０４を介して転送されたＤＭＡフレームを受信する。ＰＣＩバスインタフェース１１１は、ＤＭＡ転送が終了した場合、またはバス転送装置１１の異常を検出した場合などに、ＰＣＩバスホストコントローラ１０２に対して割り込み信号ＩＮＴＡを発行（アサート）にするとともに、ＤＭＡ転送終了や装置異常などの割り込み要因を割り込み要因提示装置１１４に通知する。

ＤＭＡフレーマ１１２は、パケットバッファ１１３に保持されている受信パケットからＤＭＡ転送に用いるＤＭＡフレームを生成する。また、ＤＭＡフレーマ１１２は、ＰＣＩバスインタフェース１１１から入力されるＤＭＡフレームからＮＩＣポート１２０〜１２ｎへの送信パケットを抽出する。

パケットバッファ１１３は、ＮＩＣポート１２０〜１２ｎの送受信パケットを必要に応じて一時保持する。割り込み要因提示装置１１４は、ＰＣＩバスインタフェース１１１から通知された割り込み要因を提示する。割り込み要因提示装置１１４が提示する割り込み要因は、ＰＣＩバスホストコントローラ１０２、ＰＣＩバス１０４、ＰＣＩバスインタフェース１１１を介してＣＰＵ１０１が参照することができる。

図２は、バス転送装置１１がＤＭＡ転送の際に用いるＤＭＡフレームの構成を示す図である。図２に示したＤＭＡフレームは、フレーム情報（ポート番号２０１とデータ長２０２）と、パケットデータ２０３とで構成される。パケットデータ２０３には、受信パケットまたは送信パケットが設定される。ポート番号２０１には、パケットデータ２０３に設定されているパケットがどのＮＩＣポート１２０〜１２ｎに対応するものであるかを識別するためにＮＩＣポート番号が設定される。データ長２０２には、パケットデータ２０３のデータ長が設定される。なお、ポート番号２０１とデータ長２０２の合計ビット数は、ＰＣＩバス１０４のビット幅の整数倍とし、かつ必要最小限なビット数とする。

つぎに、図３および図４のフローチャートを参照して、この発明にかかる実施の形態１のバス転送装置１１を用いたＤＭＡ転送の動作を説明する。まず、図３のフローチャートを参照して、パケットバッファ１１３に保持されている受信パケットをメモリ１０３にＤＭＡ転送する動作について説明する。

パケットバッファ１１３は、ＮＩＣポート１２０〜１２ｎの受信パケットを一時保持する。パケットバッファ１１３に受信パケットがすべて保持されると、ＰＣＩバスインタフェース１１１は、パケットバッファ１１３とメモリ１０３との間でのＤＭＡ転送開始処理を行なう（ステップＳ１００）。具体的には、ＰＣＩバスインタフェース１１１は、ＰＣＩバスホストコントローラ１０２に対してＰＣＩバス１０４へのアクセス要求を行い、ＰＣＩバス１０４の調停によってＰＣＩバス１０４へのアクセスが許可された後にＤＭＡ転送に必要な処理、たとえば、ＤＭＡ転送するＤＭＡフレームを記憶するメモリ１０３の先頭アドレスやＤＭＡ転送するＤＭＡフレームのバイト数などの設定処理を行なう。これにより、ＣＰＵ１０１を介さずにパケットバッファ１１３からメモリ１０３へのＤＭＡ転送が開始される。

ＤＭＡフレーマ１１２は、パケットバッファ１１３に保持されている受信パケットから先の図２に示したＤＭＡフレームを生成する（ステップＳ１１０）。バス転送装置１１は、パケットバッファ１１３に受信パケットを保持する際に、ＮＩＣポート１２０〜１２ｎのどのＮＩＣポートの受信パケットであるのか、保持した受信パケットのデータ長などの情報を取得している。ＤＭＡフレーマ１１２は、これらの情報に基づいて、パケットを受信したＮＩＣポート１２０〜１２ｎのＮＩＣポート番号およびデータ長を受信パケットに付加してＤＭＡフレームを生成する。

ＰＣＩバスインタフェース１１１は、ＤＭＡフレーマ１１２が生成したＤＭＡフレームをＰＣＩバス１０４を介してＰＣＩバスホストコントローラ１０２に転送する（ステップＳ１２０）。ＰＣＩバスホストコントローラ１０２は、ＤＭＡフレームをＤＭＡ転送開始処理によって設定されたアドレスから順にメモリ１０３に記憶させる（ステップＳ１３０）。

ＰＣＩバスインタフェース１１１は、ＤＭＡフレームの転送が完了すると、割り込み信号ＩＮＴＡをアサートにする（ステップＳ１４０）。ＰＣＩバスインタフェース１１１は、割り込み要因、すなわちＤＭＡフレームの転送が終了したことを割り込み要因提示装置１１４に通知する。割り込み要因提示装置１１４は、通知された割り込み要因を提示する（ステップＳ１５０）。

ＰＣＩバスホストコントローラ１０２は、割り込み信号ＩＮＴＡがアサートになったことを検出すると、バス転送装置１１からの割り込みが発生したことを示す割り込み発生通知をＣＰＵ１０１に出力する（ステップＳ１６０）。

割り込み発生通知を受けると、ＣＰＵ１０１は、割り込み要因を解析する（ステップＳ１７０）。具体的には、ＣＰＵ１０１は、ＰＣＩバスホストコントローラ１０２、ＰＣＩバス１０４、ＰＣＩバスインタフェース１１１を介して、割り込み要因提示装置１１４に提示されている割り込み要因を読み出して、ＤＭＡ転送が終了した割り込みであるのか、装置異常が発生したための割り込みであるのかを解析する。

ＣＰＵ１０１は、解析結果に応じた所定の処理を実行する（ステップＳ１８０）。ＤＭＡ転送が終了した割り込みの場合、ＣＰＵ１０１は、メモリ１０３にパス転送装置１１から転送されたＤＭＡフレームが記憶されていること認識し、メモリ１０３からＤＭＡフレームを読み出す。ＣＰＵ１０１は、ＤＭＡフレームのデータ長２０２に設定されているデータ長に基づいて、ＤＭＡフレームから受信パケットを復元する。ＣＰＵ１０１は、ＤＭＡフレームのポート番号２０１に設定されているＮＩＣポート番号からＮＩＣポート１２０〜１２ｎを識別して、対応する上位アプリケーションの処理を行なう。装置異常による割り込みの場合、ＣＰＵ１０１は、予め定められた異常処理を実行する。所定の処理が終了すると、ＣＰＵ１０１は、割り込み信号ＩＮＴＡをクリア（ネゲートに）する（ステップＳ１９０）。

つぎに、図４のフローチャートを参照して、送信フレームをパケットバッファ１１３にＤＭＡ転送する動作について説明する。

ＣＰＵ１０１は、パケットを送信するＮＩＣポート１２０〜１２ｎのＮＩＣポート番号およびデータ長を送信パケットに付加したＤＭＡフレームを生成し、メモリ１０３に記憶させる（ステップＳ２００）。

ＣＰＵ１０１は、メモリ１０３とパケットバッファ１１３との間でのＤＭＡ転送開始処理を行なう（ステップＳ２１０）。具体的には、ＣＰＵ１０１は、ＰＣＩバスホストコントローラ１０２に対してＰＣＩバス１０４へのアクセス要求を行い、ＰＣＩバス１０４の調停によってＰＣＩバス１０４へのアクセスが許可された後にＤＭＡ転送に必要な処理、たとえば、ＤＭＡ転送するＤＭＡフレームの先頭が記憶されているメモリ１０３のアドレスやＤＭＡ転送するＤＭＡフレームのバイト数などの設定処理を行なう。これにより、ＣＰＵ１０１を介さずにメモリ１０３からパケットバッファ１１３へのＤＭＡ転送が開始される。

ＰＣＩバスホストコントローラ１０２は、メモリ１０３に記憶されているＤＭＡフレームをＰＣＩバス１０４を介してＰＣＩバスインタフェース１１１に転送する（ステップＳ２２０）。

ＤＭＡフレーマ１１２は、ＰＣＩバスインタフェース１１１に転送されたＤＭＡフレームのデータ長２０２に設定されているデータ長に基づいて、ＤＭＡフレームから送信パケットを抽出してパケットバッファ１１３に出力する（ステップＳ２３０）。パケットバッファ１１３は、送信パケットを一時保持する。ＤＭＡフレーマ１１２は、ＤＭＡフレームのポート番号２０１に設定されているＮＩＣポート番号が示すＮＩＣポート１２０〜１２ｎに、パケットバッファ１１３が保持している送信パケットを送信する。

ＰＣＩバスインタフェース１１１は、ＰＣＩバスホストコントローラ１０２からのＤＭＡフレームの受信が終了すると、割り込み信号ＩＮＴＡをアサートにする（ステップＳ２４０）。ＰＣＩバスインタフェース１１１は、割り込み要因、すなわちＤＭＡフレームの転送が終了したことを割り込み要因提示装置１１４に通知する。割り込み要因提示装置１１４は、通知された割り込み要因を提示する（ステップＳ２５０）。

ＰＣＡバスホストコントローラ１０２は、割り込み信号ＩＮＴＡがアサートになったことを検出すると、バス転送装置１１からの割り込みが発生したことを示す割り込み発生通知をＣＰＵ１０１に出力する（ステップＳ２６０）。

割り込み発生通知を受けると、ＣＰＵ１０１は、割り込み要因を解析する（ステップＳ２７０）。ＣＰＵ１０１は、解析結果に応じた所定の処理を実行する（ステップＳ２８０）。この場合、割り込み要因提示装置１１４は、ＤＭＡ転送が終了したことを示している。したがって、ＣＰＵ１０１は、ＮＩＣポート１２０〜１２ｎへの送信パケットの転送処理を終了する。所定の処理が終了すると、ＣＰＵ１０１は、割り込み信号ＩＮＴＡをクリア（ネゲートに）する（ステップＳ２９０）。

このようにこの実施の形態１では、ＮＩＣポートのパケットに、ＮＩＣポートを識別するためのポート番号およびパケットのデータ長を含むフレーム情報を付加したＤＭＡフレームを用いてＤＭＡ転送を行なうとともに、割り込み要因提示装置に自装置がアサートにした割り込み信号の割り込み要因を提示するようにしたので、１つの割り込み信号で複数のＮＩＣポートのパケットのＤＭＡ転送を行なうことができる。

実施の形態２．
図５〜図７を参照してこの発明の実施の形態２を説明する。図５は、この発明にかかる実施の形態２のバス転送装置が適用される端末装置の構成を示すブロック図である。図５に示した端末装置は、図１に示した実施の形態１の端末装置のバス転送装置１１の代わりにバス転送装置１１ａを備えている。バス転送装置１１ａは、バス転送装置１１のＰＣＩバスインタフェース１１１に代えてＰＣＩバスインタフェース１１１ａを備え、割り込み要因提示装置１１４が削除されている。図１に示した端末装置と同じ機能を持つ構成部分には同一符号を付し、重複する説明を省略する。

ＰＣＩバスインタフェース１１１ａは、２本の割り込み信号ＩＮＴＡ，ＩＮＴＢを有し、受信パケットのＤＭＡ転送が終了した場合には割り込み信号ＩＮＴＡをアサートにし、送信パケットのＤＭＡ転送が終了した場合には割り込み信号ＩＮＴＢをアサートにする。すなわち、バス転送装置１１ａには、処理毎に対応した割り込み信号ＩＮＴＡ，ＩＮＴＢが割当てられている。

つぎに、図６および図７のフローチャートを参照して、この発明にかかる実施の形態２のバス転送装置１１ａを用いたＤＭＡ転送の動作を説明する。まず、図６のフローチャートを参照して、パケットバッファ１１３に保持されている受信パケットをメモリ１０３にＤＭＡ転送する動作について説明する。なお、ＰＣＩバスインタフェース１１１ａがＤＭＡ転送開始処理を行ない、ＤＭＡフレーマ１１２がパケットバッファ１１３に記憶されている受信パケットに基づいてＤＭＡフレームを生成し、ＰＣＩバスインタフェース１１１ａがＤＭＡフレームをＰＣＩバスホストコントローラ１０２に転送し、ＰＣＩバスホストコントローラ１０２がＤＭＡフレームをメモリ１０３に記憶させるステップＳ３００〜Ｓ３３０については、実施の形態１で説明した図３のフローチャートのパケットバッファ１１３からメモリ１０３へのＤＭＡ転送処理動作（ステップＳ１００〜Ｓ１３０）と同じであるので、詳細な説明を省略する。

パケットバッファ１１３にＮＩＣポート１２０〜１２ｎの受信パケットがすべて保持されると、ＰＣＩバスインタフェース１１１ａはＤＭＡ転送開始処理を行ない、ＤＭＡフレーマ１１２はパケットバッファ１１３に記憶されている受信パケットに基づいてＤＭＡフレームを生成し、ＰＣＩバスインタフェース１１１ａはＤＭＡフレームをＰＣＩバスホストコントローラ１０２に転送し、ＰＣＩバスホストコントローラ１０２はＤＭＡフレームをメモリ１０３に記憶させる（ステップＳ３００〜Ｓ３３０）。

ＰＣＩバスインタフェース１１１ａは、ＤＭＡフレームの転送が完了すると、パケットバッファ１１３からメモリ１０３へのＤＭＡ転送処理の終了（受信パケット転送終了）に割当てられている割り込み信号ＩＮＴＡをアサートにする（ステップＳ３４０）。

ＰＣＩバスホストコントローラ１０２は、割り込み信号ＩＮＴＡがアサートになったことを検出すると、バス転送装置１１ａから受信パケット転送終了の割り込みが発生したことを示す割り込み発生通知をＣＰＵ１０１に出力する（ステップＳ３５０）。

割り込み発生通知を受けると、ＣＰＵ１０１は、割り込み発生通知に応じた所定の処理を実行する（ステップＳ３６０）。この場合、割り込み発生通知は、受信パケット転送終了、すなわち割り込み信号ＩＮＴＡを検出したことを示しているので、ＣＰＵ１０１は、メモリ１０３にパス転送装置１１から転送されたＤＭＡフレームが記憶されていること認識し、メモリ１０３からＤＭＡフレームを読み出す。ＣＰＵ１０１は、ＤＭＡフレームのデータ長２０２に設定されているデータ長に基づいて、ＤＭＡフレームから受信パケットを復元する。ＣＰＵ１０１は、ＤＭＡフレームのポート番号２０１に設定されているＮＩＣポート番号からＮＩＣポート１２０〜１２ｎを識別して、対応する上位アプリケーションの処理を行なう。所定の処理が終了すると、ＣＰＵ１０１は、割り込み信号ＩＮＴＡをネゲートにする（ステップＳ３７０）。

つぎに、図７のフローチャートを参照して、メモリ１０３に記憶されている送信フレームをパケットバッファ１１３にＤＭＡ転送する動作について説明する。なお、ＣＰＵ１０１がＤＭＡフレームを生成してメモリ１０３に記憶させ、ＤＭＡ転送開始処理を行ない、ＰＣＩバスホストコントローラ１０２がメモリ１０３に記憶されているＤＭＡフレームをＰＣＩバスインタフェース１１１ａに転送し、ＤＭＡフレーマ１１２がＤＭＡフレームから送信パケットを抽出してパケットバッファ１１３に出力するステップＳ４００〜Ｓ４３０については、実施の形態１で説明した図４のフローチャートのメモリ１０３からパケットバッファ１１３へのＤＭＡ転送処理動作（ステップＳ２００〜Ｓ２３０）と同じであるので、詳細な説明を省略する。

ＣＰＵ１０１はＤＭＡフレームを生成してメモリ１０３に記憶させ、ＤＭＡ転送開始処理を行ない、ＰＣＩバスホストコントローラ１０２はメモリ１０３に記憶されているＤＭＡフレームをＰＣＩバスインタフェース１１１ａに転送し、ＤＭＡフレーマ１１２はＤＭＡフレームから送信パケットを抽出してパケットバッファ１１３に出力する（ステップＳ４００〜Ｓ４３０）。パケットバッファ１１３は、送信パケットを一時保持する。ＤＭＡフレーマ１１２は、ＤＭＡフレームのポート番号２０１に設定されているＮＩＣポート番号が示すＮＩＣポート１２０〜１２ｎに、パケットバッファ１１３が保持している送信パケットを送信する。

ＰＣＩバスインタフェース１１１ａは、ＰＣＩバスホストコントローラ１０２からのＤＭＡフレームの受信が終了すると、メモリ１０３からパケットバッファ１１３へのＤＭＡ転送処理の終了（送信パケット転送終了）に割当てられている割り込み信号ＩＮＴＢをアサートにする（ステップＳ４４０）。

ＰＣＩバスホストコントローラ１０２は、割り込み信号ＩＮＴＢがアサートになったことを検出すると、バス転送装置１１ａから送信パケット転送終了の割り込みが発生したことを示す割り込み発生通知をＣＰＵ１０１に出力する（ステップＳ４５０）。

割り込み発生通知を受けると、ＣＰＵ１０１は、割り込み発生通知に応じた所定の処理を実行する（ステップＳ４６０）。この場合、割り込み発生通知は、送信パケット転送終了、すなわち割り込み信号ＩＮＴＢを検出したことを示しているので、ＣＰＵ１０１は、ＮＩＣポート１２０〜１２ｎへの送信パケットの転送処理を終了する。所定の処理が終了すると、ＣＰＵ１０１は、割り込み信号ＩＮＴＡをネゲートにする（ステップＳ４７０）。

このようにこの実施の形態２では、ＮＩＣポート１２０〜１２ｎのパケットに、ＮＩＣポート１２０〜１２ｎを識別するためのポート番号２０１およびパケットのデータ長２０２を含むフレーム情報を付加したＤＭＡフレームを用いてＤＭＡ転送を行なうとともに、ＮＩＣポート１２０〜１２ｎに依存せずに割り込み要因ごとに割り込み信号を割当てるようにしているので、ＮＩＣポート１２０〜１２ｎに対応させて割り込み信号を割当てるために割り込み信号を共有することなく、割り込み要因の数に対応する割り込み信号だけで割り込み要因とその割り込み信号を発生されたＮＩＣポート１２０〜１２ｎを特定することができる。

この実施の形態２のバス転送装置１１ａは、特に３つ以上のＮＩＣポート１２０〜１２ｎをＰＣＩバス１０４上に実装する場合、効率のよいＤＭＡ転送を行なうことができる。

実施の形態３．
図８を参照してこの発明の実施の形態３を説明する。実施の形態１および実施の形態２では、先に図２に示したように、ＮＩＣポート１２０〜１２ｎのパケットの前にポート番号２０１およびパケット長２０２を付加したＤＭＡフレームを用いてＤＭＡ転送を行なったが、バス転送装置１１，１１ａがＤＭＡ転送するデータはパケットに限るものではない。たとえば、ＮＩＣポート１２０〜１２ｎの通信における制御情報や統計情報などを転送することがある。制御情報は、ＮＩＣポート１２０〜１２ｎの通信方式固有の情報であり、統計情報は、ＮＩＣポート１２０〜１２ｎのパケットの受信エラーなどの情報である。これらの情報は、ＮＩＣポート１２０〜１２ｎがパケットを受信した際に得られる情報である。

しかしながら、図２に示したＤＭＡフレームでは、ＣＰＵ１０１は、フレーム情報によってＮＩＣポート１２０〜１２ｎやＤＭＡ転送されたデータ長を識別することはできるが、転送された情報の内容に付いては識別することができない。この実施の形態３では、このような問題を改善するために、ＤＭＡフレームのフレーム情報に、自フレームに含まれるデータの種別を示すフレームタイプを設けるものである。

この実施の形態３のバス転送装置のＤＭＡフレーマ１１２は、実施の形態１または実施の形態２のＤＭＡフレーマ１１２の機能に加えて、制御情報や統計情報からＤＭＡフレームを生成する機能を備えている。

図８は、実施の形態３で用いるＤＭＡフレームの構成を示す図である。この実施の形態３で用いるＤＭＡフレームは、フレーム情報（ポート番号２０１とデータ長２０２とフレームタイプ２０４）と、データ２０５とで構成される。ポート番号２０１には、データ２０５に設定されているデータがどのＮＩＣポート１２０〜１２ｎに対応するものであるかを識別するためのＮＩＣポート番号が設定される。データ長２０２には、データ２０５のデータ長が設定される。フレームタイプ２０４には、データ２０５に設定されているデータがパケットデータであるのか、制御情報であるのか、統計情報であるのかを示すフレーム情報が設定される。データ２０５には、パケット、制御情報、統計情報の何れか１つのデータが設定される。なお、ポート番号２０１、データ長２０２、およびフレームタイプ２０４の合計ビット数は、ＰＣＩバス１０４のビット幅の整数倍とし、かつ必要最小限のビット数とする。

このようにこの実施の形態３では、ＤＭＡフレームのフレーム情報にデータの種別を示すフレームタイプ２０４を含むようにしたので、パケットだけでなく制御情報や統計情報についても効率よくＤＭＡ転送することができる。

実施の形態４．
図９を用いてこの発明の実施の形態４を説明する。図９は、この発明にかかる実施の形態４のバス転送装置が適用される端末装置の構成を示すブロック図である。図９に示した端末装置は、図１に示した実施の形態１の端末装置のバス転送装置１１の代わりにバス転送装置１１ｂを備えている。バス転送装置１１ｂは、バス転送装置１１のＤＭＡフレーマ１１２に代えてＤＭＡフレーマ１１２ａを備え、ＤＭＡ転送履歴提示装置１１５が追加されている。図１に示した端末装置と同じ機能を持つ構成部分には同一符号を付し、重複する説明を省略する。

ＤＭＡフレーマ１１２ａは、ＤＭＡフレーマ１１２の機能に加えて、バス転送装置１１ｂからメモリ１０３へのＤＭＡ転送（受信ＤＭＡ転送）時に、先の図２に示したＤＭＡフレームを生成する際に、パケットデータ２０３またはデータ２０５に設定したデータ量やデータの種別、ＤＭＡフレームが記憶されるメモリ１０３のアドレスなどのＤＭＡ転送の履歴情報をＤＭＡ転送履歴提示装置１１５に通知する機能を備えている。

ＤＭＡ転送履歴提示装置１１５は、ＤＭＡフレーマ１１２ａから通知された履歴情報を保持する。ＤＭＡ転送履歴提示装置１１５が提示する履歴情報は、ＰＣＩバスホストコントローラ１０２、ＰＣＩバス１０４、ＰＣＩバスインタフェース１１１を介してＣＰＵ１０１が参照または消去することができる。すなわち、ＤＭＡ転送履歴提示装置１１５は、バス転送装置１１ｂがＤＭＡ転送によってメモリ１０３に記憶させたＤＭＡフレームの中で、ＣＰＵ１０１が所定の処理が終了していないＤＭＡフレームに関する履歴情報を提示する。

つぎに、この発明にかかる実施の形態４のバス転送装置１１ｂが適用される端末装置の動作について説明する。ＣＰＵ１０１は、図示していないＰＣＩバス１０４に接続されている複数の機器を制御している。そのため、バス転送装置１１ｂから受信ＤＭＡ転送されたＤＭＡフレームに対する所定の処理が終了する前に、バス転送装置１１ｂがつぎのＤＭＡフレームを受信ＤＭＡ転送する場合がある。このように複数回分のＤＭＡフレームがメモリ１０３に記憶されている場合、ＣＰＵ１０１は、割り込み要因提示装置１１４に提示されている割り込み要因、およびＤＭＡ転送履歴提示装置１１５に提示されている履歴情報を参照する。

履歴情報は、上述したようにパケットデータ２０３またはデータ２０５に設定したデータ量やデータの種別、ＤＭＡフレームが記憶されるメモリ１０３のアドレスなど、ＣＰＵ１０１が受信処理に必要な情報が提示されている。ＣＰＵ１０１は、履歴情報のメモリ１０３のアドレスおよびデータ量に基づいて、メモリ１０３からＤＭＡフレームを読み出して所定の処理を実行する。ＣＰＵ１０１は、所定の処理が終了すると、処理が終了したＤＭＡフレームに対応する履歴情報をＤＭＡ転送履歴提示装置１１５から消去する。

このようにこの実施の形態４では、ＤＭＡ転送履歴提示装置がＤＭＡ転送の転送履歴を提示するようにしたので、ＣＰＵ１０１が処理していないＤＭＡフレームがある場合でも、つぎのＤＭＡフレームをＤＭＡ転送することが可能となり、ＰＣＩバス上で効率よくＤＭＡ転送を行なうことができる。

なお、この実施の形態４のＤＭＦフレーマ１１２ａに制御情報や統計情報をＤＭＡフレームに変換する機能を備え、図８に示したＤＭＡフレームを用いて、パケットだけでなく、制御情報や統計情報をＤＭＡ転送するようにしてもよい。これにより、ＮＩＣポート１２０〜１２ｎの制御情報や統計情報を効率よく転送することができる。

また、この実施の形態４では、バス転送装置にＰＣＩバス１０４の割り込み信号が１本だけ割当てられている場合について説明したが、実施の形態２で説明したバス転送装置１１ｂに割り込み要因提示装置をさらに備え、ＤＭＡ転送の履歴情報を保持するようにしてもよい。

実施の形態５．
図１０〜図１４を用いてこの発明の実施の形態５を説明する。この発明にかかる実施の形態１のバス転送装置が適用される端末装置は、図９に示した実施の形態４の端末装置と同じであるので、ここではその説明を省略する。

ＤＭＡフレーマ１１２ａは、実施の形態４で説明した機能に加え、受信パケットのＤＭＡ転送時に１つのＮＩＣポート１２０〜１２ｎの受信パケットをＤＭＡ転送した後に、ＤＭＡ転送を継続するか否かを判定し、ＤＭＡ転送を継続する場合には、連続して受信パケットをＤＭＡ転送する。ＤＭＡ転送を継続するか否かの判定条件は、転送パケット数やデータ量、パケットバッファ１１３の蓄積量などであり、ＤＭＡフレーマ１１２ａに、判定条件を予め設定しておく。

つぎに、図１０のフローチャートを参照して、この発明にかかる実施の形態５のバス転送装置１１ｂを用いたＤＭＡ転送の動作を説明する。なお、図３のフローチャートを用いて説明したパケットバッファ１１３に保持されている受信パケットをメモリ１０３にＤＭＡ転送する動作と同じ動作については、詳細な説明を省略する。

パケットバッファ１１３にＮＩＣポート１２０〜１２ｎの受信パケットがすべて保持されると、ＰＣＩバスインタフェース１１１ａはＤＭＡ転送開始処理を行ない、ＤＭＡフレーマ１１２はパケットバッファ１１３に記憶されている受信パケットに基づいてＤＭＡフレームを生成し、ＰＣＩバスインタフェース１１１ａはＤＭＡフレームをＰＣＩバスホストコントローラ１０２に転送し、ＰＣＩバスホストコントローラ１０２はＤＭＡフレームをメモリ１０３に記憶させる（ステップＳ５００〜Ｓ５３０）。ＤＭＡフレーマ１１２ａは、ＤＭＡフレームを生成する際に、パケットデータ２０３、ＤＭＡフレームが記憶されるメモリ１０３のアドレスなどのＤＭＡ転送の履歴情報をＤＭＡ転送履歴提示装置１１５に通知する。

１つのＮＩＣポート１２０〜１２ｎのＤＭＡフレームのＤＭＡ転送が終了すると、ＤＭＡフレーマ１１２ａは、予め設定された判定条件に基づいて、ＤＭＡ転送を継続するか否かを判定する（ステップＳ５４０）。ＤＭＡ転送を継続する場合、ＤＭＡフレーマ１１２ａは、パケットバッファ１１３に保持されている受信パケットに基づいてＤＭＡフレームを生成し、ＰＣＩバスインタフェース１１１ａはＤＭＡフレームをＰＣＩバスホストコントローラ１０２に転送し、ＰＣＩバスホストコントローラ１０２はＤＭＡフレームをメモリ１０３に記憶させ、ＤＭＡ転送を継続するか否かを判定する動作を繰り返す（ステップＳ５１０〜Ｓ５４０）。

ＤＭＡフレーマ１１２ａがＤＭＡ転送を継続しない（終了する）場合、ＰＣＩバスインタフェース１１１は、割り込み信号ＩＮＴＡをアサートにする（ステップＳ５５０）。ＰＣＩバスインタフェース１１１は、割り込み要因提示装置１１４に割り込み要因を通知し、割り込み要因提示装置１１４は割り込み要因を提示する（ステップＳ５６０）。ＰＣＩバスホストコントローラ１０２は、割り込み信号ＩＮＴＡがアサートになったことを検出すると、バス転送装置１１からの割り込みが発生したことを示す割り込み発生通知をＣＰＵ１０１に出力する（ステップＳ５７０）。

割り込み発生通知を受けると、ＣＰＵ１０１は、割り込み要因を解析し、解析結果に応じた所定の処理を行った後に、割り込み信号ＩＮＴＡをネゲートにする（ステップＳ５８０〜Ｓ６００）。

このようにＤＭＡフレーマ１１２ａは、判定条件によって連続してＤＭＡ転送を行なう。そのため、ＤＭＡフレーマ１１２ａが生成するＤＭＡフレームは、図１１に示すように、図２に示したＤＭＡフレームが連続した構成となる。

メモリ１０３に記憶されている送信フレームをパケットバッファ１１３にＤＭＡ転送する動作は、図４のフローチャートで説明した動作において１つのＮＩＣポート１２０〜１２ｎの送信パケットのＤＭＡ転送が終了したステップＳ２３０とＰＣＩバスインタフェース１１１が割り込み信号ＩＮＴＡをアサートにするステップＳ２４０との間に、ＤＭＡフレーマ１１２ａが予め定められた判定条件によってＤＭＡ転送を継続するか否かを判定して、継続する場合には送信パケットのＤＭＡ転送を繰り返す動作を追加したものとなる。

このようにこの実施の形態５では、ＤＡＭフレーマ１１２ａが予め定められた判定条件によってＮＩＣポート１２０〜１２ｎのパケットを連続してＤＭＡ転送するようにしているので、１つのＮＩＣポート１２０〜１２ｎ毎にＤＭＡ転送開始処理を行う必要がなくなり、高速にかつ効率よくＰＣＩバス上でパケットの転送を行なうことができる。

なお、ＤＭＡフレーマ１１２ａに制御情報や統計情報をＤＭＡフレームに変換する機能を備え、図１２に示したＤＭＡフレームを用いて、パケットだけでなく、制御情報や統計情報をＤＭＡ転送するようにしてもよい。これにより、ＮＩＣポート１２０〜１２ｎの制御情報や統計情報を高速にかつ効率よくＰＣＩバス上でパケットの転送を行なうことができる。

また、この実施の形態５では、ＤＭＡフレーマ１１２ａが予め設定されている判定条件に基づいてＤＭＡ転送を継続するか否かを判定するようにしたが、図１３に示すように、ＣＰＵ１０１から判定条件を設定可能なフレーマ制御装置１１６を備えるバス転送装置１１ｃを用いるようにしてもよい。フレーマ制御装置１１６は、ＤＭＡフレーマ１１２ａが扱うＤＭＡフレーム内のパケットを監視して、ＣＰＵ１０１から設定された判定条件に基づいてＤＭＡフレームを制御する。

このようにフレーマ制御装置１１６がＣＰＵ１０１から設定された判定条件に基づいてＤＭＡフレーマ１１２ａを制御するようにすれば、判定条件を簡単に変更することができ、ＣＰＵ１０１が送信パケットをＤＭＡ転送する場合や、送信パケットまたは受信パケットの一方の転送量が多くなることが予め予想できる場合、過去一定数の統計情報からパケットのデータ長の分布情報がわかっている場合など、ＤＭＡフレーマ１１２ａの動作をＣＰＵ１０１が適切に制御することができ、高速でかつ効率よくＰＣＩバス上でパケットの転送を行なうことができる。

さらに、図１４に示すように、図１３に示したバス転送装置１１ｃにタイマ１１７を追加したバス転送装置１１ｄを用いるようにしてもよい。この場合、ＣＰＵ１０１がＤＭＡ転送レートとＤＭＡ転送するパケット数またはデータ量とに基づいて、連続してＤＭＡ転送を行なうＤＭＡ転送時間を算出し、算出したＤＭＡ転送時間をタイマ１１７に設定する。フレーム制御装置１１６は、タイマ１１７がＤＭＡ転送時間の計測を終了すると、ＤＭＡフレーマ１１２ａの動作を停止させてＤＭＡ転送を終了させる。このようにタイマ１１７を用いてＤＭＡ転送時間を設定するようにしても、ＣＰＵ１０１が送信パケットをＤＭＡ転送する場合や、送信パケットまたは受信パケットの一方の転送量が多くなることが予め予想できる場合、過去一定数の統計情報からパケットのデータ長の分布情報がわかっている場合など、ＤＭＡフレーマ１１２ａの動作をＣＰＵ１０１が適切に制御することができ、高速でかつ効率よくＰＣＩバス上でパケットの転送を行なうことができる。

さらにまた、この実施の形態５では、バス転送装置にＰＣＩバス１０４の割り込み信号が１本だけ割当てられている場合について説明したが、実施の形態２で説明したバス転送装置１１ｂに割り込み要因提示装置やフレーム制御装置、タイマを備えるようにしてもよい。

また、実施の形態１〜５では、パケット、制御情報、または統計情報の前にフレーム情報（ポート番号とパケット長、またはポート番号とパケット長とフレームタイプ）を付加したＤＭＡフレームを用いたが、フレーム情報をパケット、制御情報、または統計情報の後ろに付加したＤＭＡフレームを用いるようにしてもよい。具体的には、図２に示したＤＭＡフレームの代わりに図１５に示したＤＭＡフレームを用い、図８に示したＤＭＡフレームの代わりに図１６に示したＤＭＡフレームを用い、図１１に示したＤＭＡフレームの代わりに図１７に示したＤＭＡフレームを用い、図１２に示したＤＭＡフレームの代わりに図１８に示したＤＭＡフレームを用いる。

このように、フレーム情報をパケット、制御情報、または統計情報の後ろに付加するようにすれば、全てのパケット、制御情報、または統計情報がパケットバッファ１１３に保持されていない場合、すなわち受信途中であってもＤＭＡ転送を開始することができ、パケットバッファ１１３の容量を小さくすることができ、受信パケットの受信処理の遅延時間を短くすることができる。

なお、ＤＭＡ転送における送信パケットのＤＭＡフレームと受信パケットのＤＭＡフレームは、必ずしも同じ構成でなくてもかまわない。たとえば、送信パケットのＤＭＡ転送時には、フレーム情報を送信パケットの前に付加したＤＭＡフレームを用い、受信パケットのＤＭＡ転送時には、フレーム情報を受信パケットの前に付加したＤＭＡフレームを用いるようにしてもよい。これにより、送信時には送信パケットを送信するＮＩＣポート１２０〜１２ｎがすぐにわかるので、ＤＭＡフレームの転送が終了する前にポート番号２０１に設定されているＮＩＣポート番号に対応するＮＩＣポート１２０〜１２ｎにパケットを送信することができ、受信時には、全てのパケットを受信する前にＤＭＡフレームを生成してＤＭＡ転送を行なうことができる。これにより、パケットバッファ１１３の容量を小さくすることができるとともに、パケットの送受信の遅延時間を短くすることができる。

以上のように、本発明にかかるバス転送装置は、ＤＭＡ転送に有用であり、特に、ＰＣＩバスを用いて複数のＮＩＣポートを介して通信を行なう際のＤＭＡ転送に適している。

この発明にかかる実施の形態１のバス転送装置が適用される端末装置の構成を示すブロック図である。この発明にかかる実施の形態１のバス転送装置が扱うＤＭＡフレームの構成を示す図である。この発明にかかる実施の形態１のバス転送装置を用いたＤＭＡ転送の動作を説明するためのフローチャートである。この発明にかかる実施の形態１のバス転送装置を用いたＤＭＡ転送の動作を説明するためのフローチャートである。この発明にかかる実施の形態２のバス転送装置が適用される端末装置の構成を示すブロック図である。この発明にかかる実施の形態２のバス転送装置が扱うＤＭＡフレームの構成を示す図である。この発明にかかる実施の形態２のバス転送装置を用いたＤＭＡ転送の動作を説明するためのフローチャートである。この発明にかかる実施の形態３のバス転送装置が扱うＤＭＡフレームの構成を示す図である。この発明にかかる実施の形態４のバス転送装置が適用される端末装置の構成を示すブロック図である。この発明にかかる実施の形態５のバス転送装置を用いたＤＭＡ転送の動作を説明するためのフローチャートである。この発明にかかる実施の形態５のバス転送装置が扱うＤＭＡフレームの構成を示す図である。この発明にかかる実施の形態５のバス転送装置が扱うＤＭＡフレームの構成を示す図である。この発明にかかる実施の形態５のバス転送装置が適用される端末装置の別の構成を示すブロック図である。この発明にかかる実施の形態５のバス転送装置が適用される端末装置の別の構成を示すブロック図である。この発明にかかるバス転送装置が扱うＤＭＡフレームの構成を示す図である。この発明にかかるバス転送装置が扱うＤＭＡフレームの構成を示す図である。この発明にかかるバス転送装置が扱うＤＭＡフレームの構成を示す図である。この発明にかかるバス転送装置が扱うＤＭＡフレームの構成を示す図である。

符号の説明

１１，１１ａ，１１ｂ，１１ｃ，１１ｄバス転送装置
１０１ＣＰＵ
１０２ＰＣＩバスホストコントローラ
１０３メモリ
１０４ＰＣＩバス
１１１，１１１ａＰＣＩバスインタフェース
１１２，１１２ａＤＭＡフレーマ
１１３パケットバッファ
１１４割り込み要因提示装置
１１５ＤＭＡ転送履歴提示装置
１１６フレーマ制御装置
１１７タイマ
１２０，１２１，１２ｎＮＩＣポート
２０１ポート番号
２０２データ長
２０３パケットデータ
２０４フレームタイプ
２０５データ

Claims

複数のネットワーク・インタフェース・カード（ＮＩＣ）ポートが実装され、ペリフェラル・コンポーネント・インターコネクト（ＰＣＩ）バスを用いて前記ＮＩＣポートのパケットをメモリにＤＭＡ転送するバス転送装置において、
前記パケットを一時保持するパケットバッファと、
ＮＩＣポートを介して前記パケットバッファに一時保持されたパケットに、当該パケットを扱うＮＩＣポートを識別するためのポート番号および当該パケットのデータ長を含むフレーム情報を付加した、ＤＭＡフレームを生成して前記ＰＣＩバス上にＤＭＡ転送し、一方、前記メモリから前記ＰＣＩバス上に転送されたＮＩＣポートへのパケットを含むＤＭＡフレームを受け取り、当該ＤＭＡフレームに付加されたフレーム情報に含まれるデータ長に基づいて、当該ＤＭＡフレームからＮＩＣポートへのパケットを抽出して前記パケットバッファに一時保持し、さらに、当該パケットバッファに一時保持しておいたパケットを、当該フレーム情報に含まれるポート番号に対応するＮＩＣポートに送信するＤＭＡフレーマと、
このＤＭＡフレーマによるＤＭＡ転送が終了した際に、自装置に割当てられている唯一の前記ＰＣＩバス上への割り込み信号をアサートにするＰＣＩバスインタフェースと、
このＰＣＩバスインタフェースが割り込み信号をアサートにした割り込み要因を提示する割り込み要因提示装置と、
を備えることを特徴とするバス転送装置。
複数のネットワーク・インタフェース・カード（ＮＩＣ）ポートが実装され、ペリフェラル・コンポーネント・インターコネクト（ＰＣＩ）バスを用いて前記ＮＩＣポートのパケットをメモリにＤＭＡ転送するバス転送装置において、
前記パケットを一時保持するパケットバッファと、
ＮＩＣポートを介して前記パケットバッファに一時保持されたパケットに、当該パケットを扱うＮＩＣポートを識別するためのポート番号および当該パケットのデータ長を含むフレーム情報を付加した、ＤＭＡフレームを生成して前記ＰＣＩバス上にＤＭＡ転送し、一方、前記メモリから前記ＰＣＩバス上に転送されたＮＩＣポートへのパケットを含むＤＭＡフレームを受け取り、当該ＤＭＡフレームに付加されたフレーム情報に含まれるデータ長に基づいて、当該ＤＭＡフレームからＮＩＣポートへのパケットを抽出して前記パケットバッファに一時保持し、さらに、当該パケットバッファに一時保持しておいたパケットを、当該フレーム情報に含まれるポート番号に対応するＮＩＣポートに送信するＤＭＡフレーマと、
このＤＭＡフレーマによるＤＭＡ転送が終了した際に、自装置に割当てられている割り込み要因に対応した前記ＰＣＩバス上への割り込み信号をアサートにするＰＣＩバスインタフェースと、
を備えることを特徴とするバス転送装置。
前記ＤＭＡフレーマは、
前記パケット以外に、ＮＩＣポートの通信方式固有の制御情報または通信時の統計情報を含むＤＡＭフレームをＤＭＡ転送可能とし、
前記フレーム情報に、ポート番号およびデータ長に加えて、送信するデータがパケットであるのか、制御情報であるのか、統計情報であるのかを示すフレームタイプを含ませた、ＤＭＡフレームを生成してＤＡＭ転送を行なうことを特徴とする請求項１または２に記載のバス転送装置。
前記フレーム情報を、
前記パケット、制御情報、または統計情報の前に付加することを特徴とする請求項３に記載のバス転送装置。
前記フレーム情報を、
前記パケット、制御情報、または統計情報の後に付加することを特徴とする請求項３に記載のバス転送装置。
前記ＤＭＡフレーマが転送したＤＭＡフレームの転送履歴情報を保持するＤＭＡ転送履歴提示装置、
をさらに備えることを特徴とする請求項１〜５の何れか１つに記載のバス転送装置。
前記ＤＭＡフレーマは、
予め定められた判定条件に基づいて、前記ＤＭＡフレームを連続してＤＭＡ転送することを特徴とする請求項１〜６の何れか１つに記載のバス転送装置。
外部から設定される判定条件に基づいて前記ＤＭＡフレーマを制御するフレーマ制御装置、
をさらに備え、
前記ＤＭＡフレーマは、
前記フレーマ制御装置の指示によって前記ＤＭＡフレームを連続してＤＭＡ転送することを特徴とする請求項１〜６の何れか１つに記載のバス転送装置。
外部から設定される転送時間を計測するタイマ、
をさらに備え、
前記フレーマ制御装置は、
前記タイマが転送時間の計測を完了すると、前記ＤＭＡフレーマのＤＭＡ転送を停止させることを特徴とする請求項８に記載のバス転送装置。