JP5822567B2 - コントローラ及び転送スピード制御方法 - Google Patents
コントローラ及び転送スピード制御方法 Download PDFInfo
- Publication number
- JP5822567B2 JP5822567B2 JP2011149725A JP2011149725A JP5822567B2 JP 5822567 B2 JP5822567 B2 JP 5822567B2 JP 2011149725 A JP2011149725 A JP 2011149725A JP 2011149725 A JP2011149725 A JP 2011149725A JP 5822567 B2 JP5822567 B2 JP 5822567B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- speed
- data
- transfer speed
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
Description
(a)第1のデバイスが第1のインタフェースを介して転送データ変換部との間でデータの送受信を行う工程
(b)第2のデバイスが第2のインターフェースを介して前記転送データ変換部との間でデータの送受信を行う工程
(c)転送データ変換部がバス規格Aのデータとバス規格Bのデータとを相互に変換する工程
(d)第2のデバイスのデータ転送スピードを切り換える転送スピード切換工程
とを有する。
(d)の転送スピード切換工程は、
(d−1)第1のデバイスが接続されると、当該第1のデバイスからのデータ転送に関する転送情報を前記第1のインターフェースを介して受信する工程
(d−2)転送情報又は当該転送情報を解析した結果に基づき、前記第2のデバイスの転送スピードを判定する工程
(d−3)第2のデバイスから入力される現在の転送スピードと前記判定した転送スピードが異なる場合は当該判定した転送スピードへの切換えを指示する前記スピード切換信号を前記第2のインターフェースを介して第2のデバイスへ送信する工程
とを有するものである。
図1は、本発明の実施の形態1にかかるUSBホストコントローラを示す図である。USB3ホストコントローラ1は、USBバスを採用する第1のデバイスと、PCI Expressバスを採用する第2のデバイスとの間に接続される。本実施の形態においては、第1のデバイスはUSBデバイスである。また、USB3ホストコントローラ1を搭載したPCを第2のデバイスとすることができる。USB3ホストコントローラ1がPCにおいて接続されるのはPCIマスター2である。他方には、USBメモリ、ディジタルカメラ、オーディオ機器等のUSBデバイス3が接続され、そのデータがUSB3ホストコントローラ1を介してPC側に取り込まれ、又はPC側からのデータがUSB3ホストコントローラ1を介してUSBデバイスに取り込まれる。
図3は、本発明の実施の形態2にかかるUSB3ホストコントローラ1を示す図である。本実施の形態にかかるUSB3ホストコントローラ1は、実施の形態1にかかるUSB3ホストコントローラ1の構成に、更に、帯域計算部16を有する。帯域計算部16は、現在データ転送中であるか否かを示す転送実行状態信号D5を含む転送情報を、USB3インターフェース13を介してUSBデバイス3から取得し、この転送情報に基づき転送スピードが妥当であるか否かを判定した結果を示す帯域状態信号D7を転送速度切換部15に入力する。
使用帯域時間={(3×1024×8)/(2.5×1000×1000×1000)}×2=1.96608×10^−5us
(※×8はbitに変換したため)
2 PCIマスター
3 USBデバイス
11 PCI Expressインターフェース
12 転送データ変換部
13 USB3インターフェース
14 USB2インターフェース
15 転送速度切換部
16 帯域計算部
101 USB3ホストコントローラ
102 PCIマスター
103 USBデバイス
111 PCI Expressインターフェース
112 転送データ変換部
113 USB3インターフェース
114 USB2インターフェース
D1 SSデバイス接続状態信号
D2 リンクスピード情報
D3 スピード切換信号
D4 転送タイプ情報
D5 転送実行状態信号
D5−1 転送開始信号
D5−2 転送開始信号
D6 転送スケジュール情報
D7 帯域状態信号
Claims (12)
- データを転送するための複数の転送スピードが規定されたバス規格Aを採用する第1のデバイスと、バス規格Bを採用する第2のデバイスとの間に接続されるコントローラであって、
前記第1のデバイスに接続され、当該第1のデバイスとの間でデータの送受信を行う第1のインターフェースと、
前記第2のデバイスに接続され、当該第2のデバイスとの間でデータの送受信を行う第2のインターフェースと、
前記第1のインターフェースと前記第2のインターフェースとの間で、両規格のデータの変換を行う転送データ変換部と、
前記第1のデバイスが接続されると、前記第1のデバイスからのデータ転送に関する転送情報を前記第1のインターフェースを介して受け取り、当該転送情報又は当該転送情報を解析した結果に基づき、前記第2のデバイス側で使用する転送スピードを判定し、前記第2のデバイスから入力される現在の転送スピードが判定した転送スピードと異なる場合は当該判定した転送スピードへの切換えを指示するスピード切換信号を前記第2のインターフェースを介して前記第2のデバイスへ送信する転送スピード切換部と、
現在データ転送中であるか否かを示す転送実行状態信号を含む前記転送情報を前記第1のインターフェースを介して前記第1のデバイスから取得し、この転送情報に基づきいずれの転送スピードが妥当であるか否かを判定した結果を示す帯域状態信号を前記転送スピード切換部へ出力する帯域計算部と、を有し、
前記転送スピード切換部は、前記第2のデバイスから入力される現在の転送スピード及び前記帯域状態信号に基づき、前記スピード切換信号を前記第2のインターフェースを介して前記第2のデバイスへ送信し、
前記帯域計算部は、前記第1のデバイスから前記第1のインターフェースを介して、転送予定データサイズを含む転送データのスケジュール情報、転送データの種類又は転送方法に応じて異なるデータ転送方式を示す転送タイプ、及び前記転送実行状態信号を含む前記転送情報を取得し、取得情報に基づき前記帯域状態信号を生成する、
コントローラ。 - 前記転送情報は、現在接続されている前記第1のデバイスが前記複数の転送スピードのうちいずれの転送スピードに対応したデバイスであるかを示す情報、並びに転送データの種類及び/又は転送方法に応じて異なるデータ転送方式を有する場合は、データ転送タイプを示す情報を含む請求項1記載のコントローラ。
- 前記転送情報は、前記第1のデバイスの種類を示す情報及び/又は当該第1のデバイスの最大転送スピードを示す情報を含む請求項1又は2記載のコントローラ。
- 前記転送スピード切換部は、前記第1のデバイスとの接続処理時に、前記現在接続されている第1のデバイスがいずれの転送スピードに対応したデバイスであるかを示す情報、前記第1のデバイスの種類を示す情報、及び前記第1のデバイスの最大転送スピードを示す情報を取得する、請求項2記載のコントローラ。
- 前記バス規格Aは、データを転送するスピードとして転送スピードA1及びこれより転送スピードが速い転送スピードA2が規定され、
前記帯域計算部は、前記転送情報及び前記転送実行状態信号に基づき、現在必要なデータ転送スピードは、前記転送スピードA1であるか否かを判断した前記帯域状態信号を生成して前記転送スピード切換部に入力する請求項1記載のコントローラ。 - 前記第1のインターフェースは、前記第1のデバイスからデータ転送の開始を知らせる転送開始信号を受け取り、当該転送開始信号に基づき前記転送実行状態信号を生成して前記帯域計算部及び前記転送スピード切換部に入力する請求項5記載のコントローラ。
- 前記バス規格Aは、データを転送するスピードとして転送スピードA1及びこれより転送スピードが速い転送スピードA2が規定され、
前記バス規格Bは、データを転送するスピードとして転送スピードB1及びこれより転送スピードが速く、前記転送スピードA2に対応した転送スピードB2が規定され、
前記転送情報は、転送データの種類又は転送方法に応じて異なるデータ転送方式を示す転送タイプを含み、
前記転送タイプには、コントロールデータを転送する第1転送タイプ、データ転送の必要がある場合にデータを転送する第2転送タイプ、大量のデータを転送する第3転送タイプ、リアルタイムにデータを転送する第4転送タイプが規定され、
前記第2のデバイスは、予め前記転送スピードB1に設定されるものであって、
前記転送スピード切換部は、現在接続されている前記第1のデバイスが転送スピードA2でデータ転送可能なデバイスであって、前記第3転送タイプでデータ転送する場合、前記転送スピードB2への切換えを指示する前記スピード切換信号を前記第2のインターフェースを介して前記第2のデバイスへ送信する、請求項1乃至6のいずれか1項記載のコントローラ。 - 前記転送スピード切換部は、現在接続されている前記第1のデバイスが転送スピードA2でデータ転送可能なデバイスであって、前記第4転送タイプでデータ転送する場合、転送スピードB2への切換えを指示する前記スピード切換信号を前記第2のインターフェースを介して前記第2のデバイスへ送信する、請求項7記載のコントローラ。
- 前記バス規格AはUSB規格であり、前記バス規格Bは、PCI Expless規格である、請求項7記載のコントローラ。
- 前記バス規格Aの前記転送スピードA1は、LowSpeed(1.2Mbps)、FullSpeed(12Mbps)、又はHighSpeed(480Mbps)であって、前記転送スピードA2は、SuperSpeed(5Gbps)である、請求項9記載のコントローラ。
- 前記バス規格Bの前記転送スピードB1は、Generation1(2.5GTps)であって、前記転送スピードB2は、Generation2(5GTps)である、請求項9又は10記載のコントローラ。
- 前記第1乃至第4転送タイプは、それぞれControl転送、Interrupt転送、Bulk転送、及びIsochronous転送である、請求項9乃至11のいずれか1項記載のコントローラ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011149725A JP5822567B2 (ja) | 2011-07-06 | 2011-07-06 | コントローラ及び転送スピード制御方法 |
US13/536,440 US9063828B2 (en) | 2011-07-06 | 2012-06-28 | Controller and transfer speed control method |
US14/724,105 US20150261712A1 (en) | 2011-07-06 | 2015-05-28 | Controller and transfer speed control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011149725A JP5822567B2 (ja) | 2011-07-06 | 2011-07-06 | コントローラ及び転送スピード制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013016096A JP2013016096A (ja) | 2013-01-24 |
JP5822567B2 true JP5822567B2 (ja) | 2015-11-24 |
Family
ID=47439357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011149725A Active JP5822567B2 (ja) | 2011-07-06 | 2011-07-06 | コントローラ及び転送スピード制御方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9063828B2 (ja) |
JP (1) | JP5822567B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI409997B (zh) * | 2010-09-29 | 2013-09-21 | Asustek Comp Inc | 電腦系統中主機板上的信號切換連接器組件 |
JP6231771B2 (ja) * | 2012-07-03 | 2017-11-15 | キヤノン株式会社 | 画像処理装置及びその制御方法、並びにプログラム |
TWI486786B (zh) * | 2012-10-05 | 2015-06-01 | Faraday Tech Corp | 隨著使用情境進行資料傳輸動態調整之方法與裝置及計算機程式產品 |
CN104021809A (zh) * | 2013-03-01 | 2014-09-03 | 鸿富锦精密电子(天津)有限公司 | Usb存储器 |
KR20150006123A (ko) | 2013-07-08 | 2015-01-16 | 삼성전자주식회사 | Usb 장치의 연결 속도 복구 방법 및 그 전자 장치 |
US10237087B2 (en) | 2013-09-02 | 2019-03-19 | Samsung Electronics Co., Ltd. | Method for controlling transmission speed and electronic device thereof |
JP6285750B2 (ja) * | 2014-02-26 | 2018-02-28 | パナソニック株式会社 | データ転送装置、ホスト装置、データ転送システム、および通信方式設定方法 |
US20160093960A1 (en) * | 2014-09-26 | 2016-03-31 | Intel Corporation | Press-Fit Internal Cable |
TWI522810B (zh) | 2014-11-20 | 2016-02-21 | 祥碩科技股份有限公司 | 匯流排控制器及資料傳輸方法 |
US9710406B2 (en) | 2014-12-15 | 2017-07-18 | Intel Corporation | Data transmission using PCIe protocol via USB port |
US10275387B2 (en) * | 2015-08-10 | 2019-04-30 | Mediatek Inc. | Method and associated interface circuit for mitigating interference due to signaling of a bus |
JP2019032914A (ja) * | 2015-12-28 | 2019-02-28 | パナソニックIpマネジメント株式会社 | 音楽サーバ及び音楽データの処理方法 |
CN109426644A (zh) * | 2017-08-31 | 2019-03-05 | 西安中兴新软件有限责任公司 | 一种usb数据传输的速率调整方法及装置、设备 |
JP2019096007A (ja) * | 2017-11-21 | 2019-06-20 | 富士ゼロックス株式会社 | 電子装置及び画像形成システム |
CN108052468A (zh) * | 2017-12-04 | 2018-05-18 | 北京控制与电子技术研究所 | 一种基于fpga的自主可控pci总线控制器 |
US11592884B2 (en) * | 2018-01-25 | 2023-02-28 | Intel Corporation | Power management of discrete communication port components |
CN108599848B (zh) * | 2018-03-21 | 2021-01-15 | 江苏沁恒股份有限公司 | 一种用于usb接口的光纤传输装置及方法 |
CN108763124B (zh) * | 2018-05-23 | 2021-10-01 | 郑州云海信息技术有限公司 | 一种PCIE Riser卡 |
TWI703446B (zh) * | 2019-01-29 | 2020-09-01 | 瑞昱半導體股份有限公司 | 介面轉接電路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5367522A (en) * | 1991-02-21 | 1994-11-22 | Canon Kabushiki Kaisha | Multimedia communicating apparatus |
JP2004152156A (ja) * | 2002-10-31 | 2004-05-27 | Matsushita Electric Ind Co Ltd | インタフェース変換装置 |
JP2005071273A (ja) * | 2003-08-27 | 2005-03-17 | Canon Inc | 電子機器及びそのインターフェース制御方法 |
JP2005327247A (ja) | 2004-04-16 | 2005-11-24 | Sony Corp | データ記憶装置及び音声再生システム |
JP2006330831A (ja) * | 2005-05-23 | 2006-12-07 | Sharp Corp | 携帯電子機器 |
JP2007172160A (ja) * | 2005-12-20 | 2007-07-05 | Seiko Epson Corp | Usb通信装置、及び通信速度切り替えのための方法 |
CN101335736B (zh) * | 2007-06-28 | 2011-05-25 | 联想(北京)有限公司 | 高速外设互联接口 |
US20120185636A1 (en) * | 2010-08-04 | 2012-07-19 | Isc8, Inc. | Tamper-Resistant Memory Device With Variable Data Transmission Rate |
TW201245971A (en) * | 2011-05-13 | 2012-11-16 | Aopen Inc | Electronic apparatus and universal serial bus 3.0 module |
-
2011
- 2011-07-06 JP JP2011149725A patent/JP5822567B2/ja active Active
-
2012
- 2012-06-28 US US13/536,440 patent/US9063828B2/en active Active
-
2015
- 2015-05-28 US US14/724,105 patent/US20150261712A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2013016096A (ja) | 2013-01-24 |
US20150261712A1 (en) | 2015-09-17 |
US9063828B2 (en) | 2015-06-23 |
US20130013842A1 (en) | 2013-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5822567B2 (ja) | コントローラ及び転送スピード制御方法 | |
JP6377836B2 (ja) | 電子デバイス高速充電方法、装置、及びデバイス | |
TWI421670B (zh) | 介面單元、介面連接系統方法及電源管理控制器 | |
US8924598B1 (en) | USB interface configurable for host or device mode | |
US20060294230A1 (en) | Information processing apparatus and connection control method for the apparatus | |
JP5385500B2 (ja) | 信号処理装置 | |
US20060041611A1 (en) | Data transfer control system, electronic apparatus, and program | |
US20150253842A1 (en) | Semiconductor device, and power control method for usbotg | |
JP4669803B2 (ja) | 集積回路及びそれを用いた信号処理装置 | |
KR101355326B1 (ko) | 포트를 활성 상태로부터 대기 상태로 전이하는 방법, 통신장치에서 이용하기 위한 장치 및 데이터 통신 시스템 | |
TW201546621A (zh) | 彈性連接(flexconnect)之斷接偵測 | |
WO2014075545A1 (zh) | Usb低速设备数据传输控制方法及控制器 | |
JP2005323296A (ja) | 記録媒体、情報処理装置、制御方法、及びプログラム | |
TWI570567B (zh) | 用於進行等時資料緩衝的系統和方法 | |
JP6142494B2 (ja) | データ通信装置及びその制御方法、並びにコンピュータ・プログラム | |
JP5743484B2 (ja) | 通信制御装置およびその制御方法 | |
JP4685414B2 (ja) | バス転送装置 | |
JP6222724B2 (ja) | Usbデバイス、usbシステム、データ転送方法、及びプログラム | |
JP7326765B2 (ja) | 通信装置、電力制御方法及びコンピュータ | |
JP4205975B2 (ja) | バスブリッジ装置およびデータ転送制御方法 | |
CN114443400B (zh) | 信号测试方法、装置、片上系统、电子设备及存储介质 | |
US11789881B2 (en) | Communication apparatus, control method, and storage medium | |
JP5287112B2 (ja) | データ転送制御装置及び電子機器 | |
US20230397119A1 (en) | Communication device, communication method, program, and communication system | |
JP2013105450A (ja) | Usb3.0装置及び制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151006 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5822567 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |