CN114443400B - 信号测试方法、装置、片上系统、电子设备及存储介质 - Google Patents
信号测试方法、装置、片上系统、电子设备及存储介质 Download PDFInfo
- Publication number
- CN114443400B CN114443400B CN202210375705.6A CN202210375705A CN114443400B CN 114443400 B CN114443400 B CN 114443400B CN 202210375705 A CN202210375705 A CN 202210375705A CN 114443400 B CN114443400 B CN 114443400B
- Authority
- CN
- China
- Prior art keywords
- signal
- tested
- quality
- physical layer
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Abstract
本说明书提供了一种信号测试方法、装置、片上系统、电子设备及存储介质,其中,所述信号测试方法在PCIe总线系统物理层的目标缓存区域中,基于经过所述物理层处理前后的待测试信号(即第一信号和第二信号),获取表征所述待测试信号质量的测试信息,实现在PCIe总线系统内部对待测试信号质量进行测试的目的。利用本说明书提供的信号测试方法进行信号质量测试,一方面不会妨碍待测试信号正常通过物理层,无需因为信号测试而中断正常信号传输,有利于提高测试和使用效率,为实现实时的信号测试奠定了基础。另一方面,由于该方法无需外接测试设备,简化了信号测试步骤,提高了测试效率,而且有利于降低信号测试所需的硬件成本。
Description
技术领域
本说明书涉及信号处理技术领域,更具体地说,涉及一种信号测试方法、装置、片上系统、电子设备及存储介质。
背景技术
PCIe(Peripheral Component Interconnect express)是一种高速串行计算机扩展总线标准,广泛应用于计算机系统中。PCIe总线属于高速串行点对点双通道高带宽传输总线,其所连接的设备分配独享通道带宽,不共享总线带宽,具有高传输速率的特点。
但随着系统信号传输速率的提升以及一些应用场景对于系统信号稳定性要求的不断提高,提出了对于PCIe信号质量监测的需求,目前针对PCIe信号质量监测的相关技术中,存在信号测试效率低下等问题。
发明内容
有鉴于此,本说明书实施例致力于提供一种信号测试方法、装置、片上系统、电子设备及存储介质,以实现提高信号测试效率,降低信号测试成本的目的。
第一方面,本说明书提供了一种信号测试方法,应用于PCIe总线系统,所述PCIe总线系统包括位于物理层中的目标缓存区域,所述信号测试方法包括:
在所述目标缓存区域中,基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息,所述第一信号和所述第二信号分别为经过所述物理层处理前后的待测试信号。
可选地,所述基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息之前还包括:
获取所述待测试信号;
对所述待测试信号进行采样,以获得所述第一信号,将采样获得的所述第一信号存储在所述目标缓存区域中;
将所述待测试信号经过所述物理层处理,以获得所述第二信号。
可选地,所述PCIe总线系统还包括配置寄存器,所述配置寄存器中预先存储有配置参数,所述对所述待测试信号进行采样,以获得所述第一信号包括:
根据所述配置参数,对所述待测试信号进行采样,以获得至少一个所述第一信号。
可选地,所述PCIe总线系统还包括状态寄存器,若采样获得所述第一信号的数量为多个,多个所述第一信号包括的数据不同,所述将采样获得的所述第一信号存储在所述目标缓存区域中包括:
将采样获得的至少一个所述第一信号存储在所述状态寄存器中。
可选地,所述PCIe总线系统还包括位于所述目标缓存区域中的状态寄存器,所述基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息包括:
根据所述配置参数,对比所述第一信号与所述第二信号的差异,获得表征所述待测试信号质量的误码信息,并将所述误码信息存储在所述状态寄存器中。
可选地,所述基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息之后还包括:
基于所述测试信息,生成可视化的测试结果。
第二方面,本说明书实施例提供了一种信号测试装置,应用于PCIe总线系统,所述PCIe总线系统包括位于物理层中的目标缓存区域,所述信号测试装置包括:
测试信息模块,用于在所述目标缓存区域中,基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息,所述第一信号和所述第二信号分别为经过所述物理层处理前后的待测试信号。
可选地,所述信号测试装置还包括:
第一获取模块,用于获取所述待测试信号,对所述待测试信号进行采样,以获得所述第一信号,将采样获得的所述第一信号存储在所述目标缓存区域中;
第二获取模块,用于将所述待测试信号经过所述物理层处理,以获得所述第二信号。
可选地,所述PCIe总线系统还包括配置寄存器,所述配置寄存器中预先存储有配置参数,所述第一获取模块对所述待测试信号进行采样,以获得所述第一信号具体用于,根据所述配置参数,对所述待测试信号进行采样,以获得至少一个所述第一信号。
可选地,所述PCIe总线系统还包括状态寄存器,若采样获得所述第一信号的数量为多个,多个所述第一信号包括的数据不同,所述第一获取模块将采样获得的所述第一信号存储在所述目标缓存区域中具体用于,将采样获得的至少一个所述第一信号存储在所述状态寄存器中。
可选地,所述PCIe总线系统还包括状态寄存器,所述测试信息模块基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息具体用于,根据所述配置参数,对比所述第一信号与所述第二信号的差异,获得表征所述待测试信号质量的误码信息,并将所述误码信息存储在所述状态寄存器中。
可选地,所述信号测试装置还包括:
结果生成模块,用于基于所述测试信息,生成可视化的测试结果。
第三方面,本说明书实施例提供了一种片上系统,包括:PCIe总线系统和与PCIe总线系统连接的RC设备,所述PCIe总线系统包括与所述RC设备连接的物理层、位于所述物理层中的目标缓存区域以及设置于所述目标缓存区域中的信号测试工具,其中,
所述信号测试工具用于获取待测试信号,并基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息,所述第一信号和所述第二信号分别为经过所述物理层处理前后的待测试信号;
所述待测试信号包括所述RC设备的输出信号和/或输入信号。
可选地,所述信号测试工具还包括状态寄存器;
所述信号测试工具还用于获取所述待测试信号,对所述待测试信号进行采样,以获得所述第一信号,将采样获得的所述第一信号存储在所述状态寄存器中,并获取经过所述物理层处理的所述待测试信号,作为所述第二信号。
可选地,所述信号测试工具还包括:配置寄存器,所述配置寄存器中预先存储有配置参数;
所述信号测试工具,对所述待测试信号进行采样,以获得所述第一信号具体用于,根据所述配置参数,对所述待测试信号进行采样,以获得至少一个所述第一信号。
可选地,若采样获得的所述第一信号的数量为多个,多个所述第一信号包括的数据不同,所述信号测试工具将采样获得的所述第一信号存储在所述状态寄存器中具体用于,将采样获得的至少一个所述第一信号存储在所述状态寄存器中。
可选地,所述信号测试工具基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息具体用于,根据所述配置参数,对比各所述第一信号与所述第二信号相应数据的差异,获得表征所述待测试信号质量的误码信息,并将所述误码信息存储在所述状态寄存器中。
可选地,还包括:与所述PCIe总线系统连接的处理器;
所述处理器,用于从所述状态寄存器中读取所述测试信息,并根据读取的所述误码信息,基于所述误码信息和所述配置参数,生成数字眼图。
第四方面,本说明书实施例还提供了一种电子设备,包括:
存储器,用于存储指令;
处理器,用于根据所述存储器中存储的指令,执行上述任一项所述的信号测试方法。
第五方面,本说明书实施例还提供了一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被执行时实现上述任一实施例所述的信号测试方法。
第六方面,本说明书实施例还提供了一种计算机程序产品或计算机程序,所述计算机程序产品或计算机程序包括计算机指令,所述计算机指令存储在计算机可读存储介质中;所述计算机设备的处理器从所述计算机可读存储介质中读取所述计算机指令,所述处理器执行所述计算机指令时实现上述任一项所述的信号测试方法中的步骤。
本说明书一个或多个实施例提供的信号测试方法在PCIe总线系统物理层的目标缓存区域中,基于经过所述物理层处理前后的待测试信号(即第一信号和第二信号),获取表征所述待测试信号质量的测试信息,实现在PCIe总线系统内部对待测试信号质量进行测试的目的。利用本说明书提供的信号测试方法进行信号质量测试,一方面不会妨碍待测试信号正常通过物理层,无需因为信号测试而中断正常信号传输,有利于提高测试和使用效率,为实现实时的信号测试奠定了基础。另一方面,由于该方法无需外接测试设备,简化了信号测试步骤,提高了测试效率,而且有利于降低信号测试所需的硬件成本。
附图说明
图1为本说明书的一个实施例提供的PCIe总线系统的拓扑结构图。
图2为本说明书的一个实施例提供的PCIe总线分层结构示意图。
图3为本说明书的一个实施例提供的一种信号测试方法的流程示意图。
图4为本说明书的一个实施例提供的一种信号测试方法的应用场景的示意图。
图5为本说明书的一个实施例提供的对于发射信号的测试示意图。
图6为本说明书的一个实施例提供的对于接收信号的测试示意图。
图7为本说明书的一个实施例提供的数字眼图的示意图。
图8为本说明书的一个实施例提供的片上系统的示意图。
具体实施方式
下面将结合本说明书实施例中的附图,对本说明书实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本说明书一部分实施例,而不是全部的实施例。基于本说明书中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本说明书保护的范围。
参考图1,图1为PCIe总线系统的拓扑结构图,如图1所示PCIe通常采用树形拓扑结构,在PCIe总线系统中主要包括CPU(处理器)、RC(Root Complex,根复合体)设备、交换设备(Switch)和EP(Endpoint,终端)设备等类型的PCIe设备,此外,PCIe总线系统中还可能包括主内存(Memory)和PCIe-PCI桥(PCIe-PCI Bridge)等类型的设备。RC设备是总线的根,PCIe总线系统和外设的接口都能够集成于RC设备,它能够引出若干个PCIe接口,各接口都能够与PCIe设备进行衔接。RC设备能够获取PCIe设备传输的请求信息,从而对访问端口上的主内存进行访问,并把它传输至存储控制器,为DMA(Direct Memory Access,直接内存访问)数据传输提供了依据。
交换设备的主要作用是对PCIe链路进行扩展,PCIe总线的各数据链路只涵盖两个设备,这必然无法符合需求,因此可通过交换设备对其进行扩展。EP设备能够支持多样性的应用功能,这种设备的类型较为丰富,其中比较具有典型意义的设备类型包括显卡、网卡等,也是PCIe事务的发起方和响应方。数据传输功能是通过EP设备与主内存之间的数据交换来实现的,PCIe的设备配置空间涵盖多个部分,其中比较具有典型意义的包括设备ID、基址寄存器等,这些信息通常可以在PCIe总线系统的上电过程中进行配置。
PCIe-PCI桥的主要作用是对第二代传输总线PCI(Peripheral ComponentInterconnect,外部部件互连标准)进行有效兼容,其能够支持两个功能:一、能够对PCIe总线系统进行转换,从而得到PCI总线,并与PCI设备进行稳定连接。二、它能够对PCI总线进行有效转换,从而得到PCIe总线,并与PCIe设备进行衔接。
参考图2,图2为PCIe总线分层结构示意图,对于两个通过PCIe总线进行连接的PCIe设备(例如通过PCIe总线连接的RC设备和EP设备),数据在这两个PCIe设备之间的传输需要通过若干个协议层,其中比较具有代表性的协议层包括核心层(Device Core)、事务层(Transaction Layer)、数据链路层(Data Link Layer)和物理层(Physical Layer)等。PCIe总线系统采用了串行连接方式,并使用数据包(Packet)进行数据传输,采用这种结构有效去除了在PCI总线中存在的一些边带信号,如INTx和PME#等信号。在PCIe总线中,数据报文首先在PCIe设备的核心层中产生、然后再经过该设备的事务层、数据链路层和物理层,最终发送出去。而接收端接收到的数据报文需要经过物理层、数据链路层和事务层,最终到达接收端设备的核心层。
事务层定义了PCIe总线使用总线事务,其中多束总线事务与PCI总线兼容。这些总线事务可通过交换设备等传输到RC设备或者其他PCIe设备。RC设备也可以使用这些总线事务访问PCIe设备。事务层接收来自PCIe设备核心层的数据,并将其封装为TLP(TransactionLayer Packet)后,发向数据链路层。此外事务层还可以从数据链路层中接收数据报文,然后转发至PCIe设备的核心层。
数据链路层保证来自发送端事务层的数据报文可以可靠、完整地发送到接收端的数据链路层。来自事务层的报文在通过数据链路层时,将被添加Sequence Number(序列号)前缀和CRC(Cyclic Redundancy Check,循环冗余校验)后缀,以形成数据链路层数据包(Data Link Layer Packet,DLLP)。数据链路层还会对传输链路进行监控和管理。
物理层是PCIe总线系统的最底层,其物理电气特性决定了PCIe链路只能使用端到端的连接方式。PCIe总线的物理层为PCIe设备间的数据通信提供传送介质,为数据传送提供可靠的物理环境。PCIe总线的物理层定义了LTSSM(Link Training and Status StateMachine)状态机,PCIe链路使用该状态机管理链路状态,并进行链路训练、链路恢复和电源管理。此外,物理层还定义了一些专门的序列,这些序列可称为PLP(Physical LayerPacker),其用于同步PCIe链路,并进行链路管理。
从图2中不难发现,PCIe总线系统的一个数据通路(Lane)中,由两组差分信号,共4根信号线组成。其中发送端的TX(发送)部件与接收端的RX(接收)部件连接,发送端的RX部件与接收端的TX部件连接。不难理解的是,对于通过PCIe总线连接的两个设备而言,A设备的TX信号连接对端B设备的RX信号,A设备的RX信号连接对端B设备的TX信号。一个PCIe链路可以由多个数据通路组成。
PCIe链路使用的差分信号由D+和D-两个信号组成,接收端通过比较这两个信号的差值,可判断发送端发送的是逻辑“1”还是逻辑“0”。与单端信号相比,差分信号抗干扰能力更强,因为差分信号在布线时要求“等长”、“等宽”、“贴近”。因此外部干扰噪声将被“同值”且“同时”加载到D+和D-两个差分信号上,其加载到两个差分信号上的外部干扰噪声差值在理想情况下为0,对信号的逻辑值产生的影响较小。
但发明人研究发现,随着数据传输速率的提升,仍然对PCIe信号质量和稳定性等方面提出了一些挑战,有必要对PCIe总线系统中的信号进行测试。目前的PCIe总线系统的信号测试方法多需要借助外接设备(示波器及适配治具)进行,由于外接设备昂贵,导致测试成本较高,且由于需要外接其他设备进行信号测试,测试效率低下。
针对该问题,本说明书实施例提供了一种信号测试方法,该方法在PCIe总线系统物理层的目标缓存区域中,基于经过所述物理层处理前后的待测试信号(即第一信号和第二信号),获取表征所述待测试信号质量的测试信息,实现在PCIe总线系统内部对待测试信号质量进行测试的目的。利用本说明书提供的信号测试方法进行信号质量测试,一方面不会妨碍待测试信号正常通过物理层,无需因为信号测试而中断正常信号传输,有利于提高测试和使用效率,为实现实时的信号测试奠定了基础。另一方面,由于该方法无需外接测试设备,简化了信号测试步骤,提高了测试效率,而且有利于降低信号测试所需的硬件成本。
示例性方法
参考图3,图3示出了本说明书实施例提供的信号测试方法的流程示意图,所述信号测试方法应用于PCIe总线系统(如图4所示),所述PCIe总线系统包括位于物理层中的目标缓存区域10,所述信号测试方法包括:
S101:在所述目标缓存区域10中,基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息,所述第一信号和所述第二信号分别为经过所述物理层PHY处理前后的待测试信号。
如前文所述,在PCIe总线系统中,通过PCIe总线连接的两个设备(例如RC设备和PCIe设备)在传输信号时,发送信号和接收信号通常都要经过物理层PHY的处理,因此,在物理层PHY中划分专用的目标缓存区域10进行信号测试,可以对发送信号Tx和/或接收信号Rx进行全面评估,有利于提高信号质量评估的全面性。即在本说明书的一些实施例中,所述待测试信号可以是待测试设备的接收信号Rx,也可以是待测试设备的发送信号Tx,还可以同时包括待测试设备的接收信号Rx和发送信号Tx,本说明书对此并不做限定。如前文所述的,也参考图4,待测试设备的接收信号Rx是对端设备(例如EP设备)的发送信号Tx,待测试设备的发送信号Tx是对端设备(例如EP设备)的接收信号Rx。
不难理解的是,当待测试信号为接收信号Rx时,物理层PHY是待测试信号进入待测试设备所经过的第一个协议层,第一信号为经过物理层PHY处理之前的待测试信号,第二信号为待测试信号经过物理层PHY处理之后的物理层数据包。当待测试信号为发送Tx信号时,物理层PHY是待测试信号在发送之前经过的最后一个协议层,此时该待测试信号可以是数据链路层传输给物理层PHY的数据链路层数据包,相应的,第一信号为经过物理层PHY处理之前的数据链路层数据包,第二信号为经过物理层PHY处理之后,可以用于对外发送的发送数据。
所述物理层PHY可以划分为逻辑层和电气层,目标缓存区域10可以设置在逻辑层中。另外,在本说明书的一个示例性实施例中,仍然参考图4,划分有目标缓存区域10的物理层PHY可以是PCIe总线系统与RC设备连接的物理层PHY,由于RC设备是PCIe总线系统的中枢,在与RC设备连接的PCIe总线系统的物理层PHY中划分用于信号测试的目标缓存区域10,可实现CPU经RC设备发送的发送信号的测试,也可实现RC设备接收的各PCIe设备的信号的测试,可通过单个目标缓存区域的设置,实现收发信号的同时测试,有利于简化测试方法。
在本说明书的一个示例性实施例中,所述信号测试方法包括:
S201:获取所述待测试信号。
S202:对所述待测试信号进行采样,以获得所述第一信号,将采样获得的所述第一信号存储在所述目标缓存区域中。
S203:将所述待测试信号经过所述物理层处理,以获得所述第二信号。
S204:在所述目标缓存区域中,基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息。
在本实施例中,在获取到待测试信号后,在待测试信号经过物理层处理之前,先对其进行采样,以获得与待测试信号部分数据相同的第一信号,将采样获得的第一信号缓存在所述目标缓存区域中。之后可以将经过物理层处理的待测试信号作为第二信号,并在所述目标缓存区域中,基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息。如此通过对待测试信号进行采样的方式获得第一信号,可通过控制采样相关参数,实现对第一信号中包含的数据量大小的调控,从而使得信号测试精度可控,满足各种应用场景下的信号测试要求,提高信号测试方法的适用性。
在本说明书的一个示例性实施例中,如图5和图6所示,所述PCIe总线系统还包括配置寄存器,所述配置寄存器内预先存储有配置参数,所述对所述待测试信号进行采样,以获得所述第一信号包括:根据所述配置参数,对所述待测试信号进行采样,以获得至少一个所述第一信号。
在本实施例中,配置参数预先存储在PCIe总线系统物理层中原有的配置寄存器中,无需新增其他存储装置,即无需对PCIe总线系统的硬件架构进行改动,有利于提高信号测试方法的适用性。
此外,采样过程中获得的第一信号的数量可以为一个,也可以为多个,以满足不同应用场景的测试要求。例如,当需要对待测试信号的不同位置的数据进行测试时,可通过分段采样的方式对不同位置的待测试信号进行采样,以获得多个第一信号,并在后续与第二信号的比对时,将多个第一信号与第二信号的相应数据分别比对,可实现对待测试信号的不同位置处的数据进行测试的目的。
在本说明书的一个示例性实施例中,仍然参考图5和图6,所述PCIe总线系统还包括状态寄存器,若采样获得所述第一信号的数量为多个,多个所述第一信号包括的数据不同,所述将采样获得的所述第一信号存储在所述目标缓存区域中包括:
将采样获得的至少一个所述第一信号存储在所述状态寄存器中。
在本实施例中,若采样获得的所述第一信号的数量为多个,且多个所述第一信号包括从第二信号的不同位置处采样获得,状态寄存器仍然可以选择多个第一信号中的至少一个或全部进行存储,通过多个可配置参数(第一信号采样数量和状态寄存器对第一信号的存储数量的配置)的配置,可提高信号测试方法的灵活性,
在图5和图6中,目标缓存区域中的配置寄存器用于存储配置参数,RC设备的物理层PHY基于配置参数实现对第一信号的采样。基于第一信号和第二信号生成测试信息,以及对于测试信息的存储均可利用状态寄存器进行。
图5中所示的是CPU通过RC设备的物理层PHY向EP设备发送信号的过程中,对待测试信号进行测试的过程,RC设备的Tx接口与EP设备的Rx接口连接,EP PHY Rx表示EP设备物理层的Rx接口。在图5中,CPU生成待测试信号给到RC设备,之后在目标缓存区域中先基于配置寄存器中的配置参数进行采样以获得第一信号,并将第一信号存储在状态寄存器中。待测试信号经过物理层处理后形成第二信号,在目标缓存区域中利用状态寄存器基于第一信号和第二信号生成测试信息,并存储在状态寄存器中。
图6中所示的是EP设备向RC设备发送信号的过程中,对RC设备的接收(Rx)信号进行测试的过程,RC设备的Rx接口与EP设备的Tx接口连接,EP PHY Tx表示EP设备物理层的Tx接口。图6中对于接收信号的测试过程与图5中类似,在此不做赘述。
在本实施例中,通过利用PCIe系统中原有的状态寄存器进行测试信息的存储,无需新增其他存储装置,即无需对PCIe总线系统的硬件架构进行改动,有利于提高信号测试方法的适用性。
仍然参考图5和图6,所述基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息包括:
根据所述配置参数,对比所述第一信号与所述第二信号的差异,获得表征所述待测试信号质量的误码信息,并将所述误码信息存储在所述状态寄存器中。
需要说明的是,在对比所述第一信号与所述第二信号的差异的过程中,具体是对比所述第一信号中采样获得的离散数据与第二信号中相应位置处的数据的比较,这样才能通过数据比较获得表征数据质量的误码信息。
所述配置参数包括但不限于测试点位置、采样时间、阈值电压和抖动配置中的至少一种,其中,测试点位置包括的配置内容主要包括采样点位置(例如眼图采样中心、向上和向下采样点数量等),采样时间可配置的内容主要是配置前后采样时间以及采样周期等,通过采样时间的配置可确定第一信号中包括的数据多少,以及对待测试信号的哪一段或哪几段数据采样等,可通过增加采样周期减小误差,也可通过减少采样周期降低第一信号中数据数量,从而提高方法运行速度。
阈值电压可配置的内容主要是配置电压比较阈值,作用是确定采样点的精度,也就是代表第一信号中每个采样点的电压,在生成眼图等可视化测试结果的过程中,每个采样点的电压累加后即为眼图的眼高。抖动配置的内容主要是通过控制抖动,记录在左右偏移时出现误码的概率,从而生成眼图的眼宽。
在本说明书的一个示例性实施例中,所述信号测试方法在基于第一信号和第二信号,获取表征所述待测试信号指令的测试信息之后还包括:
基于所述测试信息,生成可视化的测试结果。
在本实施例中,生成可视化的测试结果有利于测试人员通过该测试结果快速获取信号质量信息,提高测试人员的可读性。基于所述测试信息,生成可视化的测试结果的步骤可以依靠CPU的运算能力执行,在本说明书的其他实施例中,该步骤也可依靠PCIe总线系统连接的其他设备进行,本说明书对此并不做限定。
更具体地,所述可视化的测试结果可以包括数字眼图。
参考图7,图7为本说明书的一个示例性实施例中,基于误码信息生成的眼图的示意图。所述误码信息可以具体为误码率,在图7中,横坐标为抖动,纵坐标为电压,符号“#”代表误码率>0的点,符号“-”表示误码率=0的点,将误码信息平铺到以电压和抖动为坐标的二维坐标系中,就可以得到如图7所示的数字眼图。数字眼图中零误码区(即“-”围成的区域)Y轴方向上的高度即为眼高,X轴方向上的宽度即为眼宽,零误码区越大、越高、越宽(即眼高越高,眼宽越大),表征信号质量越好。
示例性装置
本说明书示例性实施例还提供了一种信号测试装置,应用于PCIe总线系统,所述PCIe总线系统包括位于物理层中的目标缓存区域,所述信号测试装置包括:
测试信息模块,用于在所述目标缓存区域中,基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息,所述第一信号和所述第二信号分别为经过所述物理层处理前后的待测试信号。
所述测试信息模块以及信号测试装置的具体功能可参照示例性方法中描述的信号测试方法中的各个步骤。
示例性系统
本说明书实施例还提供了一种片上系统,如图8所示,包括:PCIe总线系统和与PCIe总线系统连接的RC设备,所述PCIe总线系统包括与所述RC设备连接的物理层、位于所述物理层中的目标缓存区域以及设置于所述目标缓存区域中的信号测试工具,其中,
所述信号测试工具用于获取待测试信号,并基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息,所述第一信号和所述第二信号分别为经过所述物理层处理前后的待测试信号;
所述待测试信号包括所述RC设备的输出信号和/或输入信号。
在图8所示的片上系统中,总线0和总线1表示所述PCIe总线系统,RC0、RC1、RC2、RCn表示多个RC设备,当然地,在一些实施例中,片上系统中的RC设备数量可以为1个,总线数量也可以为1个。EP0表示EP设备。CPU在上电后通过深度优先算法发现各总线和各PCIe设备,具体过程已为本领域技术人员所熟知,本说明书在此不做赘述。
可选地,所述信号测试工具还包括状态寄存器;
所述信号测试工具还用于获取所述待测试信号,对所述待测试信号进行采样,以获得所述第一信号,将采样获得的所述第一信号存储在所述状态寄存器中,并获取经过所述物理层处理的所述待测试信号,作为所述第二信号。
可选地,所述信号测试工具还包括:配置寄存器,所述配置寄存器中预先存储有配置参数;
所述信号测试工具,对所述待测试信号进行采样,以获得所述第一信号具体用于,根据所述配置参数,对所述待测试信号进行采样,以获得至少一个所述第一信号。
可选地,若采样获得的所述第一信号的数量为多个,多个所述第一信号包括的数据不同,所述信号测试工具将采样获得的所述第一信号存储在所述状态寄存器中具体用于,将采样获得的至少一个所述第一信号存储在所述状态寄存器中。
可选地,所述信号测试工具基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息具体用于,根据所述配置参数,对比各所述第一信号与所述第二信号相应数据的差异,获得表征所述待测试信号质量的误码信息,并将所述误码信息存储在所述状态寄存器中。
可选地,还包括:与所述PCIe总线系统连接的处理器;
所述处理器,用于从所述状态寄存器中读取所述测试信息,并根据读取的所述误码信息,基于所述误码信息和所述配置参数,生成数字眼图。
本说明书实施例提供的片上系统,与本说明书实施例所提供的信号测试方法属于同一申请构思。未在示例性系统中详尽描述的技术细节,可参见本说明书实施例提供的示例性方法中描述的信号测试方法,此处不再加以赘述。
示例性电子设备
本说明书实施例还提供了一种电子设备,包括:
存储器,用于存储指令;
处理器,用于根据所述存储器中存储的指令,执行上述示例性方法中描述的信号测试方法的步骤。
示例性计算机程序产品和计算机可读存储介质
除了上述方法和设备以外,本说明书的实施例还可以是计算机程序产品,其包括计算机程序指令,计算机程序指令在被处理器运行时使得处理器执行本说明书上述“示例性方法”部分中描述的信号测试方法。
计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本说明书实施例操作的程序代码,程序设计语言包括面向对象的程序设计语言,诸如Java、C++等,还包括常规的过程式程序设计语言,诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。
所述计算机可读存储介质可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以包括但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
以上结合具体实施例描述了本说明书的基本原理,但是,需要指出的是,在本说明书中提及的优点、优势、效果等仅是示例而非限制,不能认为这些优点、优势、效果等是本说明书的各个实施例必须具备的。另外,上述公开的具体细节仅是为了示例的作用和便于理解的作用,而非限制,上述细节并不限制本说明书为必须采用上述具体的细节来实现。
本说明书中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的,可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇,指“包括但不限于”,且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”,且可与其互换使用,除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”,且可与其互换使用。
还需要指出的是,在本说明书的装置、设备和方法中,各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本说明书的等效方案。
提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本说明书。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的,并且在此定义的一般原理可以应用于其他方面而不脱离本说明书的范围。因此,本说明书不意图被限制到在此示出的方面,而是按照与在此公开的原理和新颖的特征一致的最宽范围。
为了例示和描述的目的已经给出了以上描述。此外,此描述不意图将本说明书的实施例限制到在本说明书实施例描述的形式。尽管以上已经讨论了多个示例方面和实施例,但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。
Claims (15)
1.一种信号测试方法,其特征在于,应用于PCIe总线系统,所述PCIe总线系统用于连接RC设备和PCIe设备,所述PCIe总线系统包括位于与RC设备连接的物理层中的目标缓存区域,所述物理层用于对待测试设备的发送信号和接收信号进行处理,所述待测试设备为所述RC设备,所述信号测试方法包括:
在所述目标缓存区域中,基于第一信号和第二信号,获取表征待测试信号质量的测试信息,所述第一信号和所述第二信号分别为经过所述物理层处理前后的所述待测试信号,所述待测试信号包括所述待测试设备的接收信号和/或发射信号;
所述基于第一信号和第二信号,获取表征待测试信号质量的测试信息包括:
对比所述第一信号与所述第二信号的差异,获得表征所述待测试信号质量的误码信息。
2.根据权利要求1所述的方法,其特征在于,所述基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息之前还包括:
获取所述待测试信号;
对所述待测试信号进行采样,以获得所述第一信号,将采样获得的所述第一信号存储在所述目标缓存区域中;
将所述待测试信号经过所述物理层处理,以获得所述第二信号。
3.根据权利要求2所述的方法,其特征在于,所述PCIe总线系统还包括配置寄存器,所述配置寄存器中预先存储有配置参数,所述对所述待测试信号进行采样,以获得所述第一信号包括:
根据所述配置参数,对所述待测试信号进行采样,以获得至少一个所述第一信号。
4.根据权利要求3所述的方法,其特征在于,所述PCIe总线系统还包括状态寄存器,若采样获得所述第一信号的数量为多个,多个所述第一信号包括的数据不同,所述将采样获得的所述第一信号存储在所述目标缓存区域中包括:
将采样获得的至少一个所述第一信号存储在所述状态寄存器中。
5.根据权利要求3所述的方法,其特征在于,所述PCIe总线系统还包括状态寄存器,所述基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息包括:
根据所述配置参数,对比所述第一信号与所述第二信号的差异,获得表征所述待测试信号质量的误码信息,并将所述误码信息存储在所述状态寄存器中。
6.根据权利要求1所述的方法,其特征在于,所述基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息之后还包括:
基于所述测试信息,生成可视化的测试结果。
7.一种信号测试装置,其特征在于,应用于PCIe总线系统,所述PCIe总线系统用于连接RC设备和PCIe设备,所述PCIe总线系统包括位于与RC设备连接的物理层中的目标缓存区域,所述物理层用于对待测试设备的发送信号和接收信号进行处理,所述待测试设备为所述RC设备,所述信号测试装置包括:
测试信息模块,用于在所述目标缓存区域中,基于第一信号和第二信号,获取表征待测试信号质量的测试信息,所述第一信号和所述第二信号分别为经过所述物理层处理前后的所述待测试信号,所述待测试信号包括所述待测试设备的接收信号和/或发射信号;
所述测试信息模块,基于第一信号和第二信号,获取表征待测试信号质量的测试信息具体用于,对比所述第一信号与所述第二信号的差异,获得表征所述待测试信号质量的误码信息。
8.一种片上系统,其特征在于,包括:PCIe总线系统和与PCIe总线系统连接的RC设备和PCIe设备,所述PCIe总线系统包括与所述RC设备连接的物理层、位于所述物理层中的目标缓存区域以及设置于所述目标缓存区域中的信号测试工具,其中,
所述物理层用于对待测试设备的发送信号和接收信号进行处理,所述待测试设备为所述RC设备;
所述信号测试工具用于获取待测试信号,并基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息,所述第一信号和所述第二信号分别为经过所述物理层处理前后的待测试信号,所述待测试信号包括所述RC设备的输出信号和/或输入信号;
所述信号测试工具,基于第一信号和第二信号,获取表征待测试信号质量的测试信息具体用于,对比所述第一信号与所述第二信号的差异,获得表征所述待测试信号质量的误码信息。
9.根据权利要求8所述的系统,其特征在于,所述信号测试工具还包括状态寄存器;
所述信号测试工具还用于获取所述待测试信号,对所述待测试信号进行采样,以获得所述第一信号,将采样获得的所述第一信号存储在所述状态寄存器中,并获取经过所述物理层处理的所述待测试信号,作为所述第二信号。
10.根据权利要求9所述的系统,其特征在于,所述信号测试工具还包括:配置寄存器,所述配置寄存器中预先存储有配置参数;
所述信号测试工具,对所述待测试信号进行采样,以获得所述第一信号具体用于,根据所述配置参数,对所述待测试信号进行采样,以获得至少一个所述第一信号。
11.根据权利要求10所述的系统,其特征在于,若采样获得的所述第一信号的数量为多个,多个所述第一信号包括的数据不同,所述信号测试工具将采样获得的所述第一信号存储在所述状态寄存器中具体用于,将采样获得的至少一个所述第一信号存储在所述状态寄存器中。
12.根据权利要求11所述的系统,其特征在于,所述信号测试工具基于第一信号和第二信号,获取表征所述待测试信号质量的测试信息具体用于,根据所述配置参数,对比各所述第一信号与所述第二信号相应数据的差异,获得表征所述待测试信号质量的误码信息,并将所述误码信息存储在所述状态寄存器中。
13.根据权利要求12所述的系统,其特征在于,还包括:与所述PCIe总线系统连接的处理器;
所述处理器,用于从所述状态寄存器中读取所述测试信息,并根据读取的所述误码信息,基于所述误码信息和所述配置参数,生成数字眼图。
14.一种电子设备,其特征在于,包括:
存储器,用于存储指令;
处理器,用于根据所述存储器中存储的指令,执行如权利要求1-6任一项所述的信号测试方法。
15.一种计算机可读存储介质,其特征在于,存储有计算机程序,所述计算机程序被执行时实现权利要求1-6任一项所述的信号测试方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210375705.6A CN114443400B (zh) | 2022-04-11 | 2022-04-11 | 信号测试方法、装置、片上系统、电子设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210375705.6A CN114443400B (zh) | 2022-04-11 | 2022-04-11 | 信号测试方法、装置、片上系统、电子设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114443400A CN114443400A (zh) | 2022-05-06 |
CN114443400B true CN114443400B (zh) | 2022-08-02 |
Family
ID=81360497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210375705.6A Active CN114443400B (zh) | 2022-04-11 | 2022-04-11 | 信号测试方法、装置、片上系统、电子设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114443400B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6665718B1 (en) * | 1997-10-14 | 2003-12-16 | Lucent Technologies Inc. | Mobility management system |
CN101662442A (zh) * | 2003-07-24 | 2010-03-03 | 科达无线私人有限公司 | 用于在多路接入网络中通信的方法和系统 |
CN111949464A (zh) * | 2020-08-28 | 2020-11-17 | 海光信息技术有限公司 | 一种cpu网络接口适配性测试板卡、测试系统及测试方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101546286B (zh) * | 2009-04-30 | 2012-11-14 | 北京星网锐捷网络技术有限公司 | 一种高速串行总线逻辑分析方法和装置 |
CN102088716A (zh) * | 2009-12-03 | 2011-06-08 | 大唐移动通信设备有限公司 | 一种实现信号质量检测的方法及系统 |
CN102739472B (zh) * | 2012-06-29 | 2016-06-29 | 浪潮电子信息产业股份有限公司 | 一种服务器高频数据传输的稳定性测试方法 |
CN112925682B (zh) * | 2019-12-06 | 2024-02-02 | 澜起科技股份有限公司 | 具有内建自测试逻辑的测试装置及方法 |
CN111835581B (zh) * | 2020-06-17 | 2021-09-17 | 中车青岛四方机车车辆股份有限公司 | 一种以太网物理层信号测试方法及系统 |
-
2022
- 2022-04-11 CN CN202210375705.6A patent/CN114443400B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6665718B1 (en) * | 1997-10-14 | 2003-12-16 | Lucent Technologies Inc. | Mobility management system |
CN101662442A (zh) * | 2003-07-24 | 2010-03-03 | 科达无线私人有限公司 | 用于在多路接入网络中通信的方法和系统 |
CN111949464A (zh) * | 2020-08-28 | 2020-11-17 | 海光信息技术有限公司 | 一种cpu网络接口适配性测试板卡、测试系统及测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114443400A (zh) | 2022-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11704274B2 (en) | System, apparatus and method for extended communication modes for a multi-drop interconnect | |
JP2021530813A (ja) | 専用低レイテンシリンクを使用した複数のハードウェアアクセラレータのための統合されたアドレス空間 | |
CN114048164B (zh) | 芯片互联方法、系统、设备及可读存储介质 | |
CN115102780B (zh) | 数据传输方法、相关装置、系统及计算机可读存储介质 | |
US10474604B2 (en) | Transmitting universal serial bus (USB) data over alternate mode connection | |
CN109871344B (zh) | 通讯系统、接口电路及其传输信号的方法 | |
JP2018520434A (ja) | Usb2.0帯域幅予約のための方法およびシステム | |
US9019975B2 (en) | Unified system networking with CEE-PCIE tunneling | |
EP1862910A2 (en) | Bus inverting code generating apparatus and method of generating bus inverting code using the same | |
US20100228901A1 (en) | Input output control apparatus with a plurality of ports and single protocol processing circuit | |
CN114443400B (zh) | 信号测试方法、装置、片上系统、电子设备及存储介质 | |
CN114915499B (zh) | 数据传输方法、相关装置、系统及计算机可读存储介质 | |
US20230231940A1 (en) | Communication Method and System, Device, and Computer-Readable Storage Medium | |
CN114925386B (zh) | 数据处理方法、计算机设备、数据处理系统及存储介质 | |
US9025614B2 (en) | Unified system networking with PCIE-CEE tunneling | |
CN116048893B (zh) | 光纤总线接口的测试方法及相关设备 | |
CN113485957B (zh) | 适用于工业级应用场景的用于物理层的多协议系统控制装置和多协议系统控制方法 | |
US11886372B1 (en) | Systems and methods for packing of transaction layer (TL) packets | |
JP4930554B2 (ja) | 入出力制御装置 | |
US11804977B2 (en) | Monitoring controller area network (CAN) XL nodes | |
US10346572B1 (en) | Inclusion and configuration of a transaction converter circuit block within an integrated circuit | |
CN117176832A (zh) | 一种交换芯片及控制方法 | |
CN116775390A (zh) | 接口协议转换验证系统及方法、电子设备及存储介质 | |
CN116881190A (zh) | 基于axi协议的传输信息匹配方法、装置、芯片及介质 | |
CN117873759A (zh) | 一种自适应测算计算节点预留核方案的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |