JP2005044202A - 画像データ転送制御装置 - Google Patents

Abstract

【課題】 システムバスを介してＤＭＡ転送によりカラー画像データの転送を受け，これをバッファリングしながら外部出力する画像データ転送制御装置において，システムバスの連続占有時間を短くできること。
【解決手段】 システムバス２０によりＤＭＡデータ転送を行うＤＭＡＣ１２と，ＤＭＡ転送要求を出力するデータ要求手段３０と，ＤＭＡ転送されるカラー画像データを各色ごとに一時記憶して順次プリンタエンジン１８へ出力するバッファメモリ４１〜４４と，データ要求手段３０による各色ごとの画像データを要求するＤＭＡ転送要求の出力タイミングをバッファメモリの空き容量に基づいて離散させる空き容量判別部３１〜３４とを具備する。
【選択図】図２

Description

本発明は，システムバスを介してＤＭＡ転送によりカラー画像データの転送を受け，これをバッファリングしながら出力する画像データ転送制御装置に関するものである。

近年，プリンタや複写機等の画像処理装置は，高速化，高解像度化，カラー化が進み，取り扱うデータ量の増大に伴ってそれを処理するＣＰＵも高速なものが使われている。通常，このＣＰＵはチップ内部で動作周波数を上げることにより，外部周波数よりも数倍速い速度で処理を行っている。このため，周波数の遅いシステムバスを介しての外部メモリへのアクセスがボトルネックとなり，外部メモリアクセスにおけるＣＰＵ負荷の低減及びレスポンス向上が，システムのスループットを上げる鍵となっている。
外部メモリアクセスにおけるＣＰＵ負荷低減策としては，システムバスに画像メモリ，ＤＭＡ（Direct Memory Access）転送コントローラ（以下，ＤＭＡＣという）及びビデオコントローラ（画像データ転送制御手段の一例）を接続し，画像メモリに格納されたビットマップデータをＤＭＡＣ（ＤＭＡ転送手段）によってビデオコントローラへＤＭＡ転送することが一般的となっている。ここで，ビデオコントローラは，システムバスを介してＤＭＡ転送によりカラー画像データの転送を受け，これをバッファリングしながら外部のプリンタエンジンに対し，その処理に同期してカラー画像データ（ビデオデータ）を出力するデバイスである。
ＤＭＡ転送はＣＰＵの制御を必要とせずに，ＤＭＡＣが画像メモリから直接データを読み出して目的の転送先（ここではビデオコントローラ）にデータを転送するので，ＣＰＵはＤＭＡ転送中も処理を続けることができ，画像メモリへのアクセスが不要になる分だけ負荷が低減する。これにより，例えば印刷中でもＣＰＵは次に印刷するビットマップデータを作成すること等が可能となる。

画像処理装置において，印刷が行われる際のＤＭＡ転送による画像データ転送の流れは以下の通りである。
まず，ビデオコントローラは，ＣＰＵからの印刷命令を受けると，ＤＭＡＣに対して画像データの転送要求を行う。これを受けたＤＭＡＣは，システムバスの使用権を制御する調停回路に対してシステムバスの使用を要求し，調停回路がこれを認めたときＤＭＡ転送が開始される。
ＤＭＡ転送が開始されると，ＤＭＡＣは，予め指定されたサイズ分のデータをシステムバスを介して外部メモリ（画像メモリ）等の外部デバイスから読み出し，一旦ＤＭＡＣ内のバッファメモリに一時記憶（バッファリング）後，システムバスを介して転送先のビデオコントローラへ出力（転送）する。これに対し，ビデオコントローラは，転送されてきた画像データをバッファメモリに一次記憶してプリンタエンジンへ出力する。このバッファメモリは，システムバスのデータ転送率とプリンタエンジンへのデータ転送率の差を吸収するためのものであり，カラー画像データの場合，各色（シアン，マゼンタ，イエロー，ブラック）ごとに設けられている。
印刷開始後は，ビデオコントローラは，バッファメモリに一定量以上の空き領域が発生するごとにＤＭＡ転送要求をＤＭＡＣに出力し，ビットマップデータ（画像データ）を補充しながらプリンタエンジンにビデオデータとして出力していく。この処理を繰り返して１又は複数のページ分の印刷を行う。
ＤＭＡＣは，ＤＭＡ転送中はシステムバスの使用を占有し，転送終了後に，調停回路に対してシステムバスの使用終了を知らせ，システムバスを開放する。

一方，特許文献１には，システムのスループットを向上させる手法として，記録媒体から複数チャネルの記録映像，音声情報を時分割再生する際に，再生バッファに空き容量があるときは，バッファへの転送終了次第直ちに時分割再生を繰り上げて次のデータ転送行うという方法が示されている。
特開平１０−１７２２３２号広報

ところで，特許文献１に示される事例では，各チャネルの時分割再生時間は，次に書き込むチャネルのバッファメモリの空き容量に応じて変化するため，データ転送要求が発生するタイミングも各チャネル毎に変化する。
一方，印刷処理では，プリンタエンジンは，各色の画像データをほぼ均等に処理するため，ビデオコントローラの各色ごとのバッファに空き領域が発生する速度は，各色それぞれについてほぼ均等である。従って，バッファメモリに一定量以上の空き領域が発生するごとにＤＭＡ転送要求を行う場合，各色についてほぼ同時にＤＭＡ転送要求転送要求が発生する。
しかしながら，ＤＭＡ転送中は，システムバスをＤＭＡＣが占有（独占）するため，ＤＭＡ転送中に，ＤＭＡＣ以外のＣＰＵやデバイス（モジュール）において，他のデバイスへのアクセス処理が発生すると，ＤＭＡ転送が終了するまで待ち状態となる。このため，従来のように各色についてほぼ同時にＤＭＡ転送要求を行うと，ＤＭＡＣによるシステムバスの連続占有時間が，全色（４色）の画像データの転送に要する時間となって長くなり，ＤＭＡＣ以外のデバイスの待ち時間が長くなってシステムのスループットが大幅に悪化する場合があるという問題点があった。
従って，本発明は上記事情に鑑みてなされたものであり，その目的とするところは，画像処理装置におけるビデオコントローラのように，システムバスを介してＤＭＡ転送によりカラー画像データの転送を受け，これをバッファリングしながら出力する画像データ転送制御装置において，ＤＭＡ転送によるシステムバスの連続占有時間を短くできる画像データ転送制御装置を提供することにある。

上記目的を達成するために本発明は，ＤＭＡ転送によるデータ転送を行うＤＭＡ転送手段とシステムバスを介して接続され，前記ＤＭＡ転送手段にデータ転送要求を出力するデータ要求手段と，前記ＤＭＡ転送手段からＤＭＡ転送されるカラー画像データを各色ごとに一時記憶して順次出力するバッファメモリと，を具備する画像データ転送制御装置において，前記データ要求手段による各色ごとの画像データを要求する前記データ転送要求の出力タイミングを離散させるデータ要求離散化手段を具備してなることを特徴とする画像データ転送制御装置として構成されるものである。
これにより，ＤＭＡ転送の発生タイミングが，各色の画像データごとに分散するため，システムバスの連続占有時間を短くできる。

ここで，前記データ要求離散化手段としては，前記バッファメモリの各色ごとの空き容量に基づいて前記データ転送要求の出力タイミングを離散させるものや，タイマによる各色ごとの計時時間に基づいて前記データ転送要求の出力タイミングを離散させるもの等が考えられる。
さらに，前記データ要求離散化手段が，各色ごとの前記データ転送要求の出力タイミングの離散化に関するパラメータを調節可能に構成されていれば，前記バッファメモリのサイズやデータ転送速度等の条件に応じてパラメータを調節できるため，システムの条件に柔軟に対応できる。

本発明によれば，ＤＭＡ転送手段へのデータ転送要求の出力タイミングが，カラー画像データの各色ごとに分散するため，ＤＭＡ転送によるシステムバスの連続占有時間を短くできる結果，ＤＭＡ転送手段以外のシステムバスに接続された他のデバイスの待ち時間がを極力短くでき，システムのスループットの悪化を防止できる。

以下添付図面を参照しながら，本発明の実施の形態について説明し，本発明の理解に供する。尚，以下の実施の形態は，本発明を具体化した一例であって，本発明の技術的範囲を限定する性格のものではない。
ここに，図１は本発明の第１の実施の形態に係るビデオコントローラＸ１を構成要素とするプリンタの主要部の概略構成を表すブロック図，図２は本発明の第１の実施の形態に係るビデオコントローラＸ１の概略構成を表すブロック図，図３はビデオコントローラＸ１におけるＤＭＡ転送要求の発生タイミングを各色のバッファメモリの空き容量に対応させて模式的に表した図，図４はビデオコントローラＸ１と従来のビデオコントローラとにおけるＤＭＡ転送要求の発生タイミングを表すタイムチャート，図５は本発明の第２の実施の形態に係るビデオコントローラＸ２の概略構成を表すブロック図である。

まず，図１のブロック図を用いて，本発明の第１の実施の形態に係るビデオコントローラＸ１（画像データ転送制御装置の一例）を構成要素とする画像処理装置の一例であるプリンタコントローラ１の主要部の構成について説明する。
プリンタコントローラ１は，各種データ処理を行うＣＰＵ１１と，システムバス２０を介したＤＭＡデータ転送を行うＤＭＡ転送コントローラ１２（ＤＭＡＣ（ＤＭＡ転送手段の一例））と，印刷データの送信元となる外部装置２（パーソナルコンピュータ（ＰＣ）等との通信制御を行うＵＳＢインターフェース１３（ＵＳＢ Ｉ／Ｆ）と，ＣＰＵ１１により実行されるプログラムを記憶するＲＯＭ１５とシステムバス２０とを中継・制御するＲＯＭコントローラ１４（ＲＯＭＣ）と，画像データが記憶されるＳＤＲＡＭ１７（画像メモリ）とシステムバス２０とを中継・制御するＳＤＲＡＭコントローラ１６（ＳＤＲＡＭＣ）と，不図示の画像形成手段を制御するプリンタエンジン１８とシステムバス２０とを中継・制御するビデオコントローラＸ１（ＶＩＤＥＯＣ）とを具備し，これらがシステムバス２０により接続されている。前記ＲＯＭ１５，ＳＤＲＡＭ１６及びプリンタエンジン１８（ＥＮＧＩＮＥ）は，それぞれ前記ＲＯＭコントローラ１４，前記ＳＤＲＡＭコントローラ１５及び前記ビデオコントローラＸ１を介して前記システムバス２０に接続される。
さらに，プリンタコントローラ１は，システムバス２０の使用許可を制御する調停回路１９を備え，該調停回路１９は，システムバス２０に直接接続される各デバイス１１，１２と接続されている。
前記デバイス１１，１２は，前記システムバス２０を介して他のデバイスにアクセスする際には，まず，前記調停回路１９に対してシステムバス２０の使用要求を行い，前記調停回路１９から使用を認められた場合にのみシステムバス２０を使用できる。

プリンタコントローラ１における印刷処理の流れは以下の通りである。
まず，外部装置２から印刷データが送信されると，これが前記ＵＳＢインターフェース１３により受信され，受信した印刷データが前記ＣＰＵ１１によって前記プリンタエンジン１８で印刷可能なビットマップデータに展開されて，前記ＳＤＲＡＭ１７へ格納される。
さらに，前記ＣＰＵ１１からビデオコントローラＸ１に対して印刷命令が出力され，これに応じてビデオコントローラＸ１は，前記ＤＭＡＣ１２に対して画像データの転送要求を行う。この転送要求を受けた前記ＤＭＡＣ１２は，前記調停回路１９に対してシステムバス２０の使用を要求し，前記調停回路１９がこれを認めたときＤＭＡ転送が開始される。
ＤＭＡ転送が開始されると，前記ＤＭＡＣ１２は，予め指定されたサイズ分の画像データをシステムバス２０を介して前記ＳＤＲＡＭ１７から読み出し，一旦前記ＤＭＡＣ１２内のバッファメモリにバッファリングした後，システムバス２０を介して転送先のビデオコントローラＸ１へ出力（転送）する。
これに対し，ビデオコントローラＸ１は，転送されてきた画像データをバッファメモリにバッファリングして前記プリンタエンジン１８へ出力する。
このとき，前記ＤＭＡＣ１２は，ＤＭＡ転送中はシステムバス２０の使用を占有し，転送終了後に，前記調停回路１９に対してシステムバス２０の使用終了を知らせ，システムバス２０を開放する。

（第１の実施の形態）
次に，図２のブロック図を用いて，ビデオコントローラＸ１の構成について説明する。
ビデオコントローラＸ１は，システムバス２０に接続され，前記ＤＭＡＣ１２に対してＤＭＡ転送要求を行うとともに，ＤＭＡ転送されてくるデータを受信するＤＭＡインターフェース３０（ＤＭＡ Ｉ／Ｆ）（前記データ要求手段の一例）と，ＤＭＡ転送されるカラー画像データを各色（黒（Ｋ），シアン（Ｃ），マゼンタ（Ｍ），イエロー（Ｙ））ごとに一時記憶して前記プリンタエンジン１８に対して順次出力するバッファメモリ４１〜４４と，該バッファメモリ４１〜４４から前記プリンタエンジン１８へのデータ出力の同期制御を行うプリンタエンジンインターフェース４５（ＥＮＧＩＮＥ Ｉ／Ｆ）とを具備している。
前記バッファメモリ４１〜４４は，システムバス２０のデータ転送率とプリンタエンジン１８へのデータ転送率の差を吸収するためのものである。

さらに，本発明の第１の実施例に係るビデオコントローラＸ１は，各色ごとに前記バッファメモリ４１〜４４の空き容量を検出（判別）する空き容量判別部３１〜３４（前記データ要求離散化手段の一例）と，レジスタ設定等により前記空き容量判別部３１〜３４それぞれに対して設定する設定空き容量Ｖ１〜Ｖ４を複数の選択候補の中から選択するための空き容量設定部４６とを具備している。
前記空き容量判別部３１〜３４は，検出した前記バッファメモリ４１〜４４の空き容量が，前記空き容量設定部４６によりそれぞれ設定された前記設定空き容量Ｖ１となったタイミングで，前記ＤＭＡインターフェース３０に対して，各色の画像データの前記ＤＭＡ転送要求が行われるよう指示するＤＭＡ転送指令が出力される。

図３は，ＤＭＡ転送要求の発生タイミング（即ち，前記ＤＭＡ転送指令の発生タイミング）を各色の前記バッファメモリ４１〜４４の空き容量に対応させて模式的に表したものである。
例えば図３に示すように，前記各バッファメモリ４１〜４４のそれぞれの容量が１０２４byteであるとすると，黒（Ｋ）データ用の前記バッファメモリ４１に対応する前記空き容量判別部３１は，２５６byte（＝Ｖ１）のバッファメモリの空き容量が生じたタイミングで前記ＤＭＡ転送指令を出力し，これに応じて前記ＤＭＡインターフェース３０が前記ＤＭＡＣ１２に対してＤＭＡ転送要求を出力する。
一方，シアン（Ｃ）データ用の前記バッファメモリ４２に対応する前記空き容量判別部３２は，３２０byte（＝Ｖ２）のバッファメモリの空き容量が生じたタイミングで前記ＤＭＡ転送指令を出力し，これに応じて前記ＤＭＡインターフェース３０が前記ＤＭＡＣ１２に対してＤＭＡ転送要求を出力する。
同様に，マゼンタ（Ｍ）データ用前記バッファメモリ４３及びイエロー（Ｙ）データ用前記バッファメモリ４４それぞれに対応する前記空き容量判別部４３，４４は，それぞれ３８４byte（＝Ｖ３），４４８byte（＝Ｖ４）の空き容量が生じたタイミングで前記ＤＭＡ転送指令を出力し，これに応じて前記ＤＭＡインターフェース３０が前記ＤＭＡＣ１２に対してＤＭＡ転送要求を出力する。
前記プリンタエンジン１８は，各色の画像データをほぼ均等に処理するため，ビデオコントローラＸ１の各色ごとのバッファメモリ４１〜４４に空き領域が発生する速度は，各色それぞれについてほぼ均等である。このため，図３に示すように，前記DMA転送指令の出力タイミングを決定するためのバッファメモリの空き容量のしきい値（設定空き容量Ｖ１〜Ｖ４）を，各色ごとに異ならせると，前記ＤＭＡ転送要求が発生するタイミングがずれて分散する。

図４は，当該ビデオコントローラＸ１と従来のビデオコントローラとにおけるＤＭＡ転送要求の発生タイミングを表すタイムチャートである。図４（ａ）が従来のビデオコントローラ，図４（ｂ）が当該ビデオコントローラＸ１によるものであり，既に，前記バッファメモリ４１〜４４に十分な画像データが蓄積されている状態から，１ライン分の画像データの印刷が開始された状況を表し，印刷時には図４に示す状況が，画像データの１ライン分ずつ繰り返し発生する。
図４（ａ）に示すように，従来のビデオコントローラでは，１ライン分の印刷が開始（ＨＳＹＮＣがＯＮ）すると，前記バッファメモリ４１〜４４それぞれから，並行して画像データが出力される（図中，「バッファ出力 Ｋ，Ｃ，Ｍ，Ｙ」と表記された各タイムチャート参照）。
そして，しばらくすると，前記バッファメモリ４１〜４４それぞれにおいて，ほぼ同時に予め設定された所定の空き容量が生じるため，全ての色について前記ＤＭＡ転送要求（ＲＥＱＵＥＳＴ＿Ｋ，Ｃ，Ｍ，Ｙ）が発生する。しかし，前記ＤＭＡＣ１２による画像データのＤＭＡ転送は，要求された色のデータごとに順次実行されるため，１つの色の画像データのＤＭＡ転送中は，他のＤＭＡ転送要求が待ち状態（図４（ａ）中，斜線部で表す）となる。これにより，図４（ａ）に，「ＢＵＳＹ」のタイムチャートで示すように，４色分の画像データのＤＭＡ転送が連続して行われ，前記ＤＭＡＣ１２による前記システムバス２０の連続占有時間Ｔ0が長くなる。
その結果，ＤＭＡ転送中に，前記ＣＰＵ１１等のデバイスにおいて，他のデバイスへのアクセス処理が発生すると，待ち時間が長くなり，システムのスループットが大幅に悪化する事態が生じる。

一方，図４（ｂ）に示すように，本ビデオコントローラＸ１では，前記バッファメモリ４１〜４４それぞれについて，前記設定空き容量Ｖ１〜Ｖ４が異なるため，前記ＤＭＡ転送要求（ＲＥＱＵＥＳＴ＿Ｋ，Ｃ，Ｍ，Ｙ）の発生タイミングがずれる。これにより，図４（ｂ）に，「ＢＵＳＹ」のタイムチャートで示すように，４色分の画像データの各ＤＭＡ転送のタイミングが離散し，前記ＤＭＡＣ１２による前記システムバス２０の連続占有時間Ｔ1は短くなる。
その結果，ＤＭＡ転送中に，前記ＣＰＵ１１等のデバイスにおいて，他のデバイスへのアクセス処理が発生しても，待ち時間は短く，システムのスループットが悪化することを防止できる。
なお，印刷開始後の１回目の前記ＤＭＡ転送要求（前記バッファメモリ４１〜４４が空のとき）については，前記ＤＭＡインターフェース３０が，印刷指令を受けた際に各色について同時に前記ＤＭＡ転送要求を行う。もちろん，１回目について，予め設定された所定の時間だけ前記ＤＭＡ転送要求を色ごとにずらすことも考えられるが，この場合，前記プリンタエンジン１８への出力開始が遅れることになる。

（第２の実施の形態）
前記第１の実施の形態に係るビデオコントローラＸ１は，前記バッファメモリ４１〜４４の各色ごとの空き容量に基づいて前記ＤＭＡ転送要求（データ転送要求）の出力タイミングを離散させるものであったが，これに限るものでなく，タイマーによる各色ごとの計時時間に基づいて前記ＤＭＡ転送要求の出力タイミングを離散させるものも考えられる。
図５は，そのような実施の形態（第２の実施の形態）に係るビデオコントローラＸ２の概略構成を表すブロック図である。
図５に示すように，ビデオコントローラＸ２は，前記ビデオコントローラＸ１における前記空き容量判別部３１〜３４を，前記バッファメモリ４１〜４４それぞれごとに設定された時間の経時を行うタイマー３１ａ〜３４ａ（前記データ要求離散化手段の一例）に置き換え，前記空き容量設定部４６を，前記タイマー３１ａ〜３４ａそれぞれに設定計時時間ｔｍ１〜ｔｍ４及びｔｍ０を設定する計時時間設定部４６ａに置き換えたものである。
前記ＤＭＡインターフェース３０により，印刷開始後の１回目（前記バッファメモリ４１〜４４が空のとき）の前記ＤＭＡ転送要求がなされると，前記タイマー３１ａ〜３４ａは，それぞれの設定計時時間ｔｍ１〜ｔｍ４分の計時を開始する。そして，各設定計時時間ｔｍ１〜ｔｍ４が経過した時点で，前記各タイマー３１ａ〜３４ａは，前記ＤＭＡインターフェース３０に対して各色の画像データについての前記ＤＭＡ転送指令を出力し，以後，前記各タイマー３１ａ〜３４ａは，同一の設定計時時間ｔｍ０を計時するごとに各色ごとの前記ＤＭＡ転送要求転送指令を出力する。
ここで，前記各設定計時時間ｔｍ１〜ｔｍ４の値はそれぞれ異なるので，前記ＤＭＡインターフェース３０から前記ＤＭＡＣ１２に出力される印刷開始後２回目の前記ＤＭＡ転送要求の出力タイミングは各色ごとにずれて離散する。
さらに，タイミングがずれた２回目の出力時をそれぞれ基準に，共通の設定計時時間ｔｍ０が計時されるごとに３回目以降の各色ごとの前記ＤＭＡ転送指令が出力されるので，３回目以降の前記ＤＭＡ転送要求の出力タイミングも各色ごとにずれて離散する。
従って，このようなビデオコントローラＸ１によっても，前記ビデオコントローラＸ２と同様の作用，効果が得られる。

本発明は，システムバスを介したＤＭＡ転送によるカラー画像データの転送を伴う各種画像処理装置へ利用することが可能である。

本発明の第１の実施の形態に係るビデオコントローラＸ１を構成要素とするプリンタの主要部の概略構成を表すブロック図。 本発明の第１の実施の形態に係るビデオコントローラＸ１の概略構成を表すブロック図。 ビデオコントローラＸ１におけるＤＭＡ転送要求の発生タイミングを各色のバッファメモリの空き容量に対応させて模式的に表した図。 ビデオコントローラＸ１と従来のビデオコントローラとにおけるＤＭＡ転送要求の発生タイミングを表すタイムチャート。 本発明の第２の実施の形態に係るビデオコントローラＸ２の概略構成を表すブロック図。

符号の説明

１…プリンタ（画像処理装置）
２…外部装置
１１…ＣＰＵ
１２…ＤＭＡ転送コントローラ（ＤＭＡ転送手段）
１３…ＵＳＢインターフェース
１４…ＲＯＭコントローラ
１５…ＲＯＭ
１６…ＳＤＲＡＭコントローラ
１７…ＳＤＲＡＭ
１８…プリンタエンジン
１９…調停回路
３１〜３４…空き容量判別部（データ要求離散化手段）
３１ａ〜３４ａ…タイマー（データ要求離散化手段）
４１〜４４…バッファメモリ
４５…プリンタエンジンインターフェース
４５…空き容量設定部
４６ａ…計時時間設定部

Claims (4)

1. ＤＭＡ転送によるデータ転送を行うＤＭＡ転送手段とシステムバスを介して接続され，前記ＤＭＡ転送手段にデータ転送要求を出力するデータ要求手段と，前記ＤＭＡ転送手段からＤＭＡ転送されるカラー画像データを各色ごとに一時記憶して順次出力するバッファメモリと，を具備する画像データ転送制御装置において，
   前記データ要求手段による各色ごとの画像データを要求する前記データ転送要求の出力タイミングを離散させるデータ要求離散化手段を具備してなることを特徴とする画像データ転送制御装置。
2. 前記データ要求離散化手段が，前記バッファメモリの各色ごとの空き容量に基づいて前記データ転送要求の出力タイミングを離散させてなる請求項１に記載の画像データ転送制御装置。
3. 前記データ要求離散化手段が，タイマによる各色ごとの計時時間に基づいて前記データ転送要求の出力タイミングを離散させてなる請求項１に記載の画像データ転送制御装置。
4. 前記データ要求離散化手段が，各色ごとの前記データ転送要求の出力タイミングの離散化に関するパラメータを調節可能に構成されてなる請求項１〜３のいずれかに記載の画像データ転送制御装置。

Images