JP5418193B2 - 調停装置、画像処理装置、及び画像形成システム - Google Patents
調停装置、画像処理装置、及び画像形成システム Download PDFInfo
- Publication number
- JP5418193B2 JP5418193B2 JP2009283248A JP2009283248A JP5418193B2 JP 5418193 B2 JP5418193 B2 JP 5418193B2 JP 2009283248 A JP2009283248 A JP 2009283248A JP 2009283248 A JP2009283248 A JP 2009283248A JP 5418193 B2 JP5418193 B2 JP 5418193B2
- Authority
- JP
- Japan
- Prior art keywords
- request signal
- image
- arbitration
- signal
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Storing Facsimile Image Data (AREA)
- Record Information Processing For Printing (AREA)
- Control Or Security For Electrophotography (AREA)
Description
以下、図面を参照して第1の実施の形態について詳細に説明する。
ます、本実施の形態の画像形成システム、DFE(デジタルフロントエンドプロセッサ、及び遅延装置の概略構成について説明する。
図1は、第1の実施の形態の画像形成システムの概略構成の一例を示すブロック図である。本実施の形態の画像形成システム8は、具体的一例として、画像処理を行うDFE(Digital Front End Processor、デジタルフロントエンドプロセッサ)10と、DFE10とプリンタインターフェイス(以下、インターフェイスをI/Fと言う)ケーブルで接続された画像形成装置12と、で構成されている。
ローカルCPU32は、I/Fボード30全体の制御を行うものであり、画像データや、印刷に関するデータ等の転送を制御する。ローカルCPU32で実行される各種制御の制御プログラムは、ROM34に格納されている。RAM36は、ローカルCPU32で制御プログラムを実行する際の作業用の領域を確保するものである。
リードキュー58は、チャネルCH2〜CH5の読出要求信号rdreqに対するデータ信号DATAの出力に時間がかかるため、読出要求信号rdreqを受け付けたチャネル(CH2〜CH5)の順番を記憶し、メモリコントローラ48からの読出データ信号(M_R_DATA)がどのチャネルかを識別するためのものである。リードデータ選択回路60は、メモリコントローラ48を介して入力された、メモリ46から読み出されたデータ信号(M_R_DATA)をリードキュー58に基づいて、該当するチャネル(CH2〜CH5)に選択出力する。
データ転送装置40にアクセス許可信号CH1_ACKが入力されるまでの時間が遅延されるため、連続して調停回路52にアクセス許可信号CH1_REQが入力されない。図12中にTAで示したタイミング及びTBで示したタイミングでアクセス許可信号ACKが出力されたチャネルCH2の読出要求信号rdreqは先に過剰な書込要求信号wrreqが受け付けられていないため、処理されるまでの待機時間が過剰な書込要求信号wrreqが受け付けられている場合に比べて短くなる。
[第2の実施の形態]
第2の実施の形態に係る調停装置の概略構成の一例のブロック図を図14に示す。第2の実施の形態の調停装置80は、第1の実施の形態の調停装置50に備えられていたキューカウンタ62の替りに各ページのアクティブ数カウンタ82を備えた以外は、第1の実施の形態と略同様の構成であるため、同一部分には同一符号を付し、詳細な説明を省略する。
10 DFE(デジタルフロントエンドプロセッサ)
12 画像形成装置
30 I/Fボード
50、80 調停装置
52 ラウンドロビン方式調停回路
62 Queカウンタ
64 抑制装置
82 各ページのアクティブ数カウンタ
Claims (5)
- 伝送路を使用して記憶手段に情報を書き込むための書込要求信号及び前記伝送路を使用して前記記憶手段から情報を読み出すための読出要求信号が複数の要求元から入力されると共に、入力された前記書込要求信号及び前記読出要求信号に対する前記伝送路の使用権を予め定められた優先順位に基づいて調停し、調停が整った場合に使用許可信号を前記要求元に出力する調停手段と、
前記要求元から出力された前記読出要求信号または前記読出要求信号に対応する信号の数を計数する計数手段と、
前記書込要求信号が連続して前記調停手段に入力されないように、前記書込要求信号が出力されてから前記調停手段へ入力されるまでの時間、または前記調停手段から前記書込要求信号に対する前記使用許可信号が出力されてから前記要求元に入力されるまでの時間の少なくとも一方の時間を前記計数手段の計数値に応じて遅延させる遅延手段と、
を備えた調停装置。 - 前記読出要求信号に対応する信号は、前記要求元から前記書込要求信号が出力されたときの前記記憶手段からの情報の読み出しが行われていない前記読出要求信号である、請求項1に記載の調停装置。
- 前記読出要求信号に対応する信号は、前記要求元から出力された前記読出要求信号により前記記憶手段から読み出された情報に応じて記録媒体に画像を形成するための画像形成装置から出力された、同一の前記記録媒体に画像を形成するための前記読出要求信号の数に対応する信号である、請求項1に記載の調停装置。
- 画像情報に予め定められた画像処理を行う画像処理手段と、
前記画像処理手段により画像処理された画像情報を記憶する記憶手段と、
伝送路を使用して前記記憶手段に画像情報を書き込むための書込要求信号及び前記伝送路を使用して前記記憶手段から画像情報を読出すための読出要求信号に対する前記伝送路の使用権を予め定められた優先順位に基づいて調停し、使用許可信号を前記要求元に出力する請求項1から請求項3のいずれか1項に記載の前記調停装置と、
を備えた画像処理装置。 - 請求項4に記載の画像処理装置と、
前記画像処理装置により画像処理された画像情報に基づいて画像を記録媒体に形成する画像形成手段と、
を備えた画像形成システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009283248A JP5418193B2 (ja) | 2009-12-14 | 2009-12-14 | 調停装置、画像処理装置、及び画像形成システム |
US12/796,118 US8468282B2 (en) | 2009-12-14 | 2010-06-08 | Arbitration device, arbitration method, image processing device, and image forming system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009283248A JP5418193B2 (ja) | 2009-12-14 | 2009-12-14 | 調停装置、画像処理装置、及び画像形成システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011123839A JP2011123839A (ja) | 2011-06-23 |
JP5418193B2 true JP5418193B2 (ja) | 2014-02-19 |
Family
ID=44144157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009283248A Expired - Fee Related JP5418193B2 (ja) | 2009-12-14 | 2009-12-14 | 調停装置、画像処理装置、及び画像形成システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8468282B2 (ja) |
JP (1) | JP5418193B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102056265A (zh) * | 2009-11-10 | 2011-05-11 | 中兴通讯股份有限公司 | 限制mtc设备接入和通信的方法、移动管理单元及网关单元 |
DE102010036287A1 (de) * | 2010-08-27 | 2012-03-01 | Siemens Aktiengesellschaft | Verfahren zur Abfrage eines Datenpunkts eines Schalters |
CN110825312B (zh) * | 2018-08-10 | 2023-06-23 | 昆仑芯(北京)科技有限公司 | 数据处理装置、人工智能芯片及电子设备 |
CN111988196B (zh) * | 2020-07-21 | 2022-04-01 | 中国长城科技集团股份有限公司 | 一种带宽检测方法、装置、电子设备和存储介质 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5280591A (en) * | 1991-07-22 | 1994-01-18 | International Business Machines, Corporation | Centralized backplane bus arbiter for multiprocessor systems |
US5758104A (en) * | 1995-06-14 | 1998-05-26 | Unisys Corp. | Random delay subsystems |
US5761446A (en) * | 1995-06-14 | 1998-06-02 | Unisys Corp | Livelock avoidance |
US5764929A (en) * | 1995-12-18 | 1998-06-09 | International Business Machines Corporation | Method and apparatus for improving bus bandwidth by reducing redundant access attempts |
US6026460A (en) * | 1996-05-10 | 2000-02-15 | Intel Corporation | Method and apparatus for sequencing system bus grants and disabling a posting buffer in a bus bridge to improve bus efficiency |
US6401176B1 (en) * | 1997-11-14 | 2002-06-04 | Agere Systems Guardian Corp. | Multiple agent use of a multi-ported shared memory |
US6163831A (en) * | 1997-11-14 | 2000-12-19 | Lucent Technologies, Inc. | Minimum refractory period in a multiple agent resource sharing environment |
US6081859A (en) * | 1998-03-12 | 2000-06-27 | Vlsi Technology, Inc. | Address dependent retry system to program the retry latency of an initiator PCI agent |
JP2000066995A (ja) * | 1998-08-18 | 2000-03-03 | Matsushita Electric Ind Co Ltd | バス調停方法および装置とその利用装置およびシステム |
KR100272547B1 (ko) * | 1998-10-21 | 2000-11-15 | 김영환 | 네트워크 사용의 공평성 향상방법 |
US6237055B1 (en) * | 1998-12-03 | 2001-05-22 | Intel Corporation | Avoiding livelock when performing a long stream of transactions |
US7072817B1 (en) * | 1999-10-01 | 2006-07-04 | Stmicroelectronics Ltd. | Method of designing an initiator in an integrated circuit |
US6347351B1 (en) * | 1999-11-03 | 2002-02-12 | Intel Corporation | Method and apparatus for supporting multi-clock propagation in a computer system having a point to point half duplex interconnect |
KR100716950B1 (ko) * | 2000-08-11 | 2007-05-10 | 삼성전자주식회사 | 버스 시스템 |
US6934871B2 (en) * | 2001-05-17 | 2005-08-23 | Lsi Logic Corporation | Programmable counters for setting bus arbitration delays involves counting clock cycles equal to a count number loaded from a memory |
JP4284458B2 (ja) * | 2001-05-23 | 2009-06-24 | 富士フイルム株式会社 | デジタルカメラ |
US6498513B1 (en) * | 2001-06-07 | 2002-12-24 | Cypress Semiconductor Corp. | Metastability recovery circuit |
JP2005225010A (ja) | 2004-02-12 | 2005-08-25 | Canon Inc | 記録装置 |
JP2006174346A (ja) | 2004-12-20 | 2006-06-29 | Fuji Xerox Co Ltd | データ伝送制御装置、データ伝送制御方法およびプログラム |
JP4847036B2 (ja) * | 2005-03-30 | 2011-12-28 | キヤノン株式会社 | バスアクセスを調停する制御装置およびデータ処理装置の制御方法 |
JP4945953B2 (ja) | 2005-08-16 | 2012-06-06 | 富士ゼロックス株式会社 | 調停回路 |
US8065457B2 (en) * | 2005-09-09 | 2011-11-22 | Advanced Micro Devices, Inc. | Delayed memory access request arbitration |
JP5145929B2 (ja) * | 2007-03-08 | 2013-02-20 | 株式会社リコー | 半導体集積回路及び画像処理装置 |
US7814253B2 (en) * | 2007-04-16 | 2010-10-12 | Nvidia Corporation | Resource arbiter |
JP2008293487A (ja) * | 2007-04-27 | 2008-12-04 | Panasonic Corp | プロセッサシステム、バス制御方法および半導体装置 |
JP5293283B2 (ja) * | 2009-03-09 | 2013-09-18 | 株式会社リコー | 半導体集積回路及びメモリアクセス制御方法 |
JP5677007B2 (ja) * | 2010-10-04 | 2015-02-25 | キヤノン株式会社 | バス調停装置、バス調停方法 |
-
2009
- 2009-12-14 JP JP2009283248A patent/JP5418193B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-08 US US12/796,118 patent/US8468282B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011123839A (ja) | 2011-06-23 |
US8468282B2 (en) | 2013-06-18 |
US20110145456A1 (en) | 2011-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102372289B1 (ko) | 메모리 액세스 시스템, 그 제어방법, 컴퓨터 판독가능한 기억매체, 및 화상 형성장치 | |
JP5754273B2 (ja) | メモリ制御装置、情報処理装置およびメモリ制御方法 | |
US9330025B2 (en) | Information processing apparatus, memory control apparatus, and control method thereof | |
JP5418193B2 (ja) | 調停装置、画像処理装置、及び画像形成システム | |
US10225425B2 (en) | Information processing apparatus and method for controlling the same | |
US8838862B2 (en) | Data transfer device, method of transferring data, and image forming apparatus | |
JP2019016063A (ja) | データ転送装置及びデータ転送方法 | |
JP6180398B2 (ja) | メモリーアクセス装置 | |
US11010114B2 (en) | Read/write direction-based memory bank control for imaging | |
US20140139879A1 (en) | Image Forming Apparatus That Allows for a Multi-Operation | |
US10922038B2 (en) | Memory control method, memory control apparatus, and image forming method that uses memory control method | |
KR101420290B1 (ko) | 트랜잭션들을 그룹화하는 버스 중재기, 이를 포함하는 버스장치 및 시스템 | |
JP5340058B2 (ja) | 画像処理装置、その制御方法及びプログラム | |
JPH08123634A (ja) | プログラム可能な裁定装置 | |
JP2019200732A (ja) | データ処理装置とデータ処理装置における帯域保証方法、及びプログラム | |
JP6233287B2 (ja) | メモリーアクセス装置、画像処理装置 | |
US9667531B2 (en) | Image processing apparatus and control method | |
JP2005044202A (ja) | 画像データ転送制御装置 | |
US10579318B1 (en) | Memory control method, memory control apparatus, and image forming method that uses memory control method | |
JP2011197707A (ja) | メモリー制御装置、メモリー制御システム、記録装置及びメモリー制御方法 | |
JP5105970B2 (ja) | 画像形成装置及び制御方法 | |
JP4862593B2 (ja) | データ転送装置及び画像形成装置 | |
JP2007087347A (ja) | データ転送装置 | |
JP7081477B2 (ja) | 画像処理装置、画像処理装置の制御方法、およびプログラム | |
US20150124297A1 (en) | Image processing device and image processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5418193 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |