JP4284458B2 - デジタルカメラ - Google Patents
デジタルカメラ Download PDFInfo
- Publication number
- JP4284458B2 JP4284458B2 JP2001153787A JP2001153787A JP4284458B2 JP 4284458 B2 JP4284458 B2 JP 4284458B2 JP 2001153787 A JP2001153787 A JP 2001153787A JP 2001153787 A JP2001153787 A JP 2001153787A JP 4284458 B2 JP4284458 B2 JP 4284458B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dma
- dma request
- processing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Description
【発明の属する技術分野】
本発明はデジタルカメラに係り、特に複数のモジュールが同じデータバスを共有するデジタルカメラにおいて、該データバスを有効に使用するためのバス制御技術に関する。
【0002】
【従来の技術】
特開平7−141287号公報は、DMA転送によって発生する資源の占有を回避するため、CPUがデータ転送に直接的に関与するアクセス方式を採用しており、CPUの転送動作にスレーブ同期するスレーブコントローラによってI/OからメモリへのDMA転送を行うように構成されている。
【0003】
特開平10−27155号公報に開示されたデータ転送制御装置は、並列動作する複数のデータ処理ユニットが単一のデータバスに接続されており、データ転送制御ユニットが各データ処理ユニットへのデータの入出力を基本動作クロックに同期して実行するように構成される。
【0004】
特開平11−272606号公報に開示されたバス制御装置は、プロセッサ、DMAコントローラ(DMAC)等の複数のバスマスタを有し、プロセッサがメモリ又はI/Oとの間でデータ転送をするときは、それぞれのシステムバス制御部が各入出力信号をアクセス可能な最小限の時間幅でシステムバスにアクセスするように構成されるとともに、DMACがメモリとI/Oとの間でデータ転送するときは、それぞれのシステムバス制御部が各入出力信号をアクセス可能な最小限の時間幅でシステムバスにアクセスするように構成されている。
【0005】
【発明が解決しようとする課題】
上述した公報にも示されている通り、複数のモジュールが共通のデータバスに接続されているシステムにおいて、DMA転送を行う場合は、DMACが各モジュールからのDMA要求の調停を行い、DMA転送が可能なモジュールに対して許可を与えてDMA転送を行っている。この場合、早くDMA要求を出したモジュール又は優先順位の高いモジュールがデータバスを連続で占有し、他のモジュールのDMA転送が不可能となる場合があった。
【0006】
本発明はこのような事情に鑑みてなされたもので、複数のモジュールがデータバスを共有し、かつ効率よくDMA転送を行うことを可能にし、特定のモジュールがデータバスを占有することによって起こるシステムの不整合を回避し得るデジタルカメラを提供することを目的とする。
【0007】
【課題を解決するための手段】
前記目的を達成するために、請求項1に記載の発明は、複数の動作モードにより画像を記録及び再生するデジタルカメラであって、光学像を電気信号に変換する撮像手段と、前記電気信号をメモリを用いて信号処理し画像信号を生成すると共にDMA要求を行う複数の処理モジュールと、前記複数の処理モジュールが接続されている共通のデータバスと、前記複数の処理モジュールから出されるDMA要求を調停し、DMA転送可能な処理モジュールに対して前記データバスを使用してDMA転送を行う許可を与え、該許可を得た処理モジュールによるDMA転送の実施を制御するDMAコントローラと、前記DMAコントローラの制御に従って前記画像信号を一時的に記憶するメモリと、を備え、前記複数の処理モジュールは、前記撮像手段から得られた前記電気信号をデジタル信号に変換するA/D変換手段と、前記A/D変換手段から出力された前記デジタル信号を基に所定の信号形式の画像信号を生成する信号処理手段と、前記信号処理手段で得た前記画像信号を圧縮する圧縮処理手段と、前記圧縮された画像信号を記録媒体に記録する記録手段とからなり、前記DMA要求が許可された後、次のDMA要求を行うことができるまでの待ち時間を示すDMA要求間隔を設定するDMA要求間隔設定手段をさらに備え、少なくとも前記動作モードが静止画取り込みモードの時は、優先順位の高い方から、前記A/D変換手段を介して取得される画像信号の取り込み処理、前記信号処理手段における信号処理、前記圧縮処理手段における圧縮処理、及び前記記録手段による記録処理の順に優先順位が定められ、かつ、前記静止画取り込みモードに関連付けられている設定パラメータに基づき、少なくとも前記優先順位の高い前記A/D変換手段における前記取り込み処理の前記DMA要求間隔の設定が、前記信号処理手段における前記信号処理の前記DMA要求以降あるいは前記記録手段による記録処理の前記DMA要求以降に変更されることを特徴としている。
【0008】
本発明によれば、DMAコントローラ自体は、予め定められている優先順位に従って競合するDMA要求を処理するが、DMA要求を出すモジュール側にDMA要求間隔(待ち時間)が設定されているため、DMA要求の発生タイミングが分散される。これにより、優先順位の低いモジュールも、ある程度の割合でデータバスを使用することが可能となり、システムの整合性を保ち、全体の性能向上を図ることが可能になる。
【0012】
例えば、本発明のデジタルカメラでは、カメラの動作モードに応じて、各動作モードに適したDMA要求間隔の設定に切り換えられる。
【0014】
従来のデジタルカメラは、メモリの容量によって連写枚数が制限されていたが、本発明に係るデジタルカメラによれば、メモリに取り込んだ画像を記録媒体に書き込む処理を進めながら、画像の取り込みタイミングを分散させ、処理済みのメモリ領域に次の画像を取り込むことができるため、メモリ容量による連写枚数の制限が無く、記録媒体の容量が書き込み不能になるまで、連写を続けることができる。
【0015】
【発明の実施の形態】
以下添付図面に従って本発明に係るバス制御方法及び装置並びにデジタルカメラの好ましい実施の形態について説明する。
【0016】
図1はデータバス接続例を示すブロック図である。このシステムは、複数のモジュール1、モジュール2、…モジュールnが共通のデータバス10に接続された構造を有し、データバス10には、当該データバス10を介したデータ送受信を制御するバスインターフェースとしてのDMA(Direct Memory Access)コントローラ12と、CPU(中央演算処理装置)20と、メモリコントローラ30と、外部デバイスコントローラ40とが接続されている。
【0017】
メモリコントローラ30はメモリ32に対するデータの読み書き動作を管理する。外部デバイスコントローラ40は、例えば、メモリカード、液晶ディスプレイなどの外部デバイス(図1中不図示)と接続され、外部デバイスへのデータ出力又は外部デバイスからのデータの読み込み制御等を行う。
【0018】
CPU20及び外部デバイスコントローラ40もDMA要求を行う「モジュール」として扱うことができる。DMA要求を行うそれぞれのモジュール(1、2、…n、20、40)は、優先順位が定められており、DMAコントローラ12は、複数のモジュールからのDMA要求が競合した場合に、優先順位の最も高いモジュールのDMA要求に対して許可を与える。DMA要求に対する許可が与えられたモジュールは、データバス10を独占的に使用してメモリ32にアクセスし、データの読み書きを行う。
【0019】
また、DMA要求を行うそれぞれのモジュール(1、2、…n、20、40)には、DMA要求を許可された後、次にDMA要求を行うことができるまでの待ち時間(DMA要求間隔)の設定を行うレジスタが設けられている。DMA要求間隔時間の設定は適宜変更可能であり、優先順位を考慮して適切な値をセットする。DMA要求間隔時間が経過するまでは、同モジュールがDMA要求を行うことが禁止されるため、その間、他のモジュールがデータバス10を使用する機会が提供される。優先順位が高いものほど、DMA要求間隔時間を長く設定することにより、下位のモジュールについても、データバス10の使用機会が与えられやすくなる。
【0020】
次に、上記の如く構成されたシステムにおいて、モジュール1、モジュール2及びCPU20からDMA要求があった場合のデータバス10の使用例を説明する。なお、DMAの優先順位は、モジュール1>モジュール2>CPU20の順番とする。
【0021】
まず、比較のために、図2を用いて従来のバス制御方式によるデータバスの使用例を説明する。従来は、DMA要求間隔時間という設定はなされておらず、単に優先順位に従ってデータバスを使用するモジュールが決定されていた。図2よれば、[1] のタイミングでモジュール1とCPUが同時にDMA要求を出す。[2] のタイミングで優先順位の高いモジュール1のDMA要求に対して許可が下りる。このときCPUは待ち状態となる。[3] のタイミングでモジュール2がDMA要求を出す。このとき、データバスはモジュール1によって使用中であるため、モジュール2は待ち状態となる。モジュール1がデータバスを使用している期間中に、モジュール1が[4] のタイミングで再度DMA要求を出している。[5] のタイミングでモジュール1のDMA転送(最初のDMA要求に係る転送処理)を終了するが、この時点で、モジュール1、モジュール2及びCPUがDMA要求を出しているので、[6] のタイミングで、優先順位の高いモジュール1のDMA要求に対して再度許可が下り、モジュール2とCPUは待ち状態となる。
【0022】
[7] のタイミングでモジュール1 のDMA転送が終了する。このとき、モジュール2とCPUがDMA要求を出しているが、[8] のタイングで優先順位の高いモジュール2のDMA要求に対して許可が下り、CPUは待ち状態となる。モジュール2がデータバスを使用している期間中に、モジュール2が[9] のタイミングで再度DMA要求を出している。[10]のタイミングでモジュール2のDMA転送(最初のDMA要求に係る転送処理)を終了するが、この時点で、モジュール2及びCPUがDMA要求を出しているので、[11]のタイミングで、優先順位の高いモジュール2のDMA要求に対して再度許可が下り、CPUは待ち状態となる。
【0023】
[12] のタイミングでモジュール2のDMA転送が終了すると、この時点ではCPUのみがDMA要求を出している状態になるため、[13]のタイミングでCPUのDMAに対して許可が下りる。これにより、CPUがデータバスを使用する機会が与えられる。CPUがデータバスを使用して必要なデータ転送を実行し、[14]のタイミングでCPUのDMA転送が終了する。
【0024】
上記のように、従来の方式では、各モジュールからのDMA要求に対して、優先順位のみでDMAの許否が判断されるため、優先順位の低いモジュールは、他の全ての(上位の)モジュールがデータバスを使用していない場合にのみ、データバスの使用が許可されることになる。したがって、DMA転送を行うモジュールが増加するとシステム全体の性能を向上するのは困難であった。
【0025】
このような課題を解決すべく、本実施形態では、DMA要求を行うそれぞれのモジュールにDMA要求間隔の設定を行うレジスタを備えている。
【0026】
図3は、本発明の実施形態に係るバス制御方式によるデータバスの使用例である。[1] のタイミングでモジュール1とCPU20が同時にDMA要求を出す。[2] のタイミングで優先順位の高いモジュール1のDMA要求に対して許可が下りる。このときCPU20は待ち状態となる。モジュール1に許可が下りると、モジュール1のDMA要求信号は非要求の状態(ハイ信号)に戻り、DMA要求間隔設定時間の期間中、モジュール1からのDMA要求の出力が禁止される。
【0027】
[3] のタイミングでモジュール2がDMA要求を出す。このとき、データバス10はモジュール1によって使用中であるため、モジュール2は待ち状態となる。[4] のタイミングでモジュール1のDMA転送が終了する。この時点で、CPUとモジュール2がDMA要求を出しているが、[5] のタイミングで優先順位の高いモジュール2のDMA要求に対して許可が下りる。このときCPU20は待ち状態となる。モジュール2に許可が下りると、モジュール2のDMA要求信号はハイ信号に戻り、DMA要求間隔設定時間の期間中、モジュール2からのDMA要求の出力が禁止される。
【0028】
[6] のタイミングでモジュール1に対するDMA要求間隔設定時間が終了すると、この終了時点でモジュール1が再度DMA要求を出す。このとき、モジュール2によってデータバス10が使用中であるため、モジュール1は待ち状態となる。[7] のタイミングでモジュール2のDMA転送が終了する。この時点で、CPU20とモジュール1がDMA要求を出しているが、[8] のタイミングで優先順位の高いモジュール1のDMA要求に対して許可が下り、CPU20は待ち状態となる。
【0029】
[9] のタイミングでモジュール1のDMA転送が終了する。この時点で、モジュール1及びモジュール2はDMA要求間隔設定時間が終了しておらず、CPU20のみがDMA要求を出している状態になるため、[10]のタイミングでCPU20のDMA要求に対して許可が下りる。これにより、CPU20がデータバス10を使用する機会が与えられる。
【0030】
[11]のタイミングでモジュール2のDMA要求間隔設定時間が終了すると、モジュール2が再度DMA要求を出す。このとき、データバス10はCPU20によって使用中であるため、モジュール2は待ち状態となる。[12]のタイングでCPU20のDMA転送が終了した後、[13]のタイミングでモジュール2のDMA要求に許可が下りる。モジュール2がデータバス10を使用して必要なデータ転送を実行し、[14]のタイミングでモジュール2のDMA転送が終了する。
【0031】
このように本実施形態によれば、各モジュールについて、DMA要求の許可が下りた後、次にDMA要求を行うことができるまでのDMA要求間隔時間を設定したことによって、DMA要求の集中を回避してバスを効率良く使用できる。DMA要求間隔時間は各モジュールについて自由に設定することができ、モジュールの優先順位と、DMA要求間隔時間の設定とが相まって、優先順位の低いモジュールについても、ある程度の割合でデータバスを使用する機会が与えられる。
【0032】
次に、本発明をデジタルカメラに適用した例を説明する。図4はデジタルカメラの構成を示すブロック図である。カメラ50は、撮影レンズ52の後方に撮像デバイスとしてのCCDイメージセンサ(以下、CCDという。)54を備えている。撮影レンズ52を介してCCD54の受光面に結像された被写体像は、CCD54の各フォトセンサ(感光画素)によって入射光量に応じた量の信号電荷に変換される。なお、CCD54は、シャッターゲートパルスのタイミングによって各フォトセンサの電荷蓄積時間(シャッタースピード)を制御する、いわゆる電子シャッター機能を有している。
【0033】
各フォトセンサに蓄積された信号電荷は、図示せぬCCDドライバから与えられるパルスに基づいて信号電荷に応じた電圧信号(画像信号)として順次読み出される。CCD54から出力された画像信号は、相関二重サンプリング(CDS)処理、色分離処理及び各色信号のゲイン調整等の所定のアナログ信号処理が施された後、A/D変換器56によりデジタル信号に変換される。デジタル信号に変換された画像信号は、メモリコントローラ58を介してメモリ60に格納される。
【0034】
メモリ60に格納されたデータは、データバス62を介して信号処理部64に送られる。信号処理部64は、輝度・色差(YC)信号生成回路、ガンマ補正回路、シャープネス補正回路、コントラスト補正回路、ホワイトバランス補正回路等を含むデジタルシグナルプロセッサ(DSP)で構成された画像処理手段であり、シスステムコントローラ66からのコマンドに従って画像信号を処理する。
【0035】
信号処理部64に入力された画像データは、輝度信号(Y信号)及び色差信号(Cr,Cb 信号)に変換されるとともに、ガンマ補正等の所定の処理が施された後、メモリ60に格納される。撮影画像を表示出力する場合、メモリ60から画像データが読み出され、表示用の所定方式の信号(例えば、NTSC方式のカラー複合映像信号)に変換された後、LCDインターフェース68を介して液晶ディスプレイ(LCD)70に出力される。こうして、当該画像データの画像内容が液晶ディスプレイ70に表示される。
【0036】
CCD54から出力される画像信号によってメモリ60内の画像データが定期的に書き換えられ、その画像データから生成される映像信号が液晶ディスプレイ70に供給されることにより、CCD54が撮像するリアルタイム画像(ムービー画像)が液晶ディスプレイ70に表示される。
【0037】
操作部72は、シャッターボタン、電源スイッチ、モード切換スイッチ、十字ボタンその他の各種操作スイッチを含むブロックである。システムコントローラ66は、カメラ50の制御部でありCPU及びその周辺回路を含む。システムコントローラ66は、操作部72から受入する入力信号に基づき、対応する回路の動作を制御するとともに、液晶ディスプレイ70における表示の制御、ストロボ発光制御、オートフォーカス(AF)制御、自動露出(AE)制御、データ通信制御、及び記録処理の制御など撮影動作の制御を行う。
【0038】
システムコントローラ66は、シャッターボタンの「半押し」操作に応動して取り込んだ画像データから焦点評価演算やAE演算などの各種演算を行い、その演算結果に基づいてレンズ駆動部(不図示)を制御して撮影レンズ52を合焦位置に移動させる一方、絞り駆動部(不図示)を制御するとともに、CCD54の電荷蓄積時間を制御する。
【0039】
シャッターボタンが「全押し」操作されると、撮影開始指示(レリーズON)信号が発せられる。システムコントローラ66は、レリーズON信号の受け付けに応動して記録用の画像データの取り込みを開始するとともに、圧縮伸長回路74にコマンドを送る。これにより圧縮伸長回路74は、メモリ60に保持されている画像データをJPEGその他の所定の形式に従って圧縮する。
【0040】
圧縮された画像データは、メモリカードインターフェース76を介してメモリカード78記録される。記録媒体としては、スマートメディア、PCカード、コンパクトフラッシュ、磁気ディスク、光ディスク、光磁気ディスク、メモリスティックなど種々の形態を適用できる。使用される媒体に応じた信号処理手段とインターフェースが適用される。異種、同種の記録メディアを問わず、複数の媒体を装着可能な構成にしてもよい。また、画像を保存する手段は、リムーバブルメディアに限らず、カメラ50に内蔵された記録媒体(内蔵メモリ)であってもよい。内蔵メモリに画像を保存する態様の場合、データをパソコン等の外部機器に転送するための通信用インターフェースが設けられる。
【0041】
再生モード時には、メモリカード78から画像データが読み出され、読み出された画像データは、圧縮伸長回路74によって伸長処理された後、LCDインターフェース68を介して液晶ディスプレイ70に再生出力される。
【0042】
次に、上記の如く構成されたカメラ50における動作モード毎のデータの流れを説明する。図5は、ムービーモード(リアルタイム画像表示モード)におけるデータの流れを示している。ムービーモードでは、CCD54から出力された画像信号はA/D変換器56によってデジタル信号に変換され、このA/D変換出力がメモリコントローラ58を介してメモリ60に記憶される(符号▲1▼)。
【0043】
メモリ60に記憶されたデータは、メモリコントローラ58を介して読み出され、信号処理部64へ送られる(符号▲2▼)。信号処理部64は、読み込んだ画像データを基にYC変換処理、その他所定の信号処理を施す。所定の信号処理を経たデータは、メモリコントローラ58を介してメモリ60に書き戻される(符号▲3▼)。こうして、メモリ60に格納された画像データは、メモリコントローラ58を介して読み出され、LCDインターフェース68に送られる(符号▲4▼)。そして、表示用の映像信号に変換された後、液晶ディスプレイ70に供給される。
【0044】
図5に示した動作においてDMA優先順位は、A/D変換器56からのデータ取り込み▲1▼>信号処理部64へのデータ転送▲2▼,信号処理部64からメモリ60へのデータ転送▲3▼>LCDインターフェース68へのデータ転送▲4▼の順に設定されている。なお、▲2▼と▲3▼は優劣無しとする。
【0045】
図6は記録用の静止画取り込みモードにおけるデータの流れを示している。取り込みモードでは、CCD54から出力された画像信号はA/D変換器56によってデジタル信号に変換され、このA/D変換出力がメモリコントローラ58を介してメモリ60に記憶される(符号▲1▼)。メモリ60に記憶されたデータは、メモリコントローラ58を介して読み出され、信号処理部64へ送られる(符号▲2▼)。信号処理部64は、読み込んだ画像データを基にYC変換処理その他所定の信号処理を施す。所定の信号処理を経たデータは、メモリコントローラ58を介してメモリ60に書き戻される(符号▲3▼)。
【0046】
こうして、メモリ60に格納された画像データは、メモリコントローラ58を介して読み出され、圧縮伸長回路74へ送られる(符号▲4▼)。圧縮伸長回路74において圧縮された画像データは、メモリコントローラ58を介して再びメモリ60に書き込まれる(符号▲5▼)。その後、圧縮データは、メモリコントローラ58を介してメモリ60から読み出され、メモリカードインターフェース76に送られる(符号▲6▼)。そして、メモリカードインターフェース76を介して圧縮画像データがメモリカード78に書き込まれる。
【0047】
図6に示した動作においてDMA優先順位は、A/D変換器56からのデータ取り込み▲1▼>信号処理部64へのデータ転送▲2▼,信号処理部64からメモリ60へのデータ転送▲3▼>圧縮伸長回路74へのデータ転送▲4▼,圧縮伸長回路74からメモリ60へのデータ転送▲5▼>メモリカードインターフェース76へのデータ転送▲6▼の順に設定されている。なお、▲2▼と▲3▼は優劣が無く、▲4▼と▲5▼も優劣は無いものとする。
【0048】
図7は再生モードにおけるデータの流れを示している。再生モードでは、メモリカード78に記録されている画像データがメモリカードインターフェース76を介して読み出される。この読み出されたデータ(圧縮データ)は、メモリコントローラ58を介してメモリ60に格納される(符号▲1▼)。次いで、メモリコントローラ58は、メモリ60内の圧縮データを読み出し、これを圧縮伸長回路74に転送する(符号▲2▼)。圧縮伸長回路74で伸長処理された画像データはメモリコントローラ58を介してメモリ60に送られる(符号▲3▼)。
【0049】
そして、メモリ60に記憶されたデータは、メモリコントローラ58を介して信号処理部64へ送られる(符号▲4▼)。信号処理部64は、読み込んだ画像データを基にYC変換処理、その他所定の信号処理を施す。所定の信号処理を経たデータは、メモリコントローラ58を介してメモリ60に書き戻される(符号▲5▼)。こうして、メモリ60に格納された画像データは、メモリコントローラ58を介して読み出され、LCDインターフェース68に送られる(符号▲6▼)。そして、表示用の映像信号に変換された後、液晶ディスプレイ70に供給される。
【0050】
図7に示した動作においてDMA優先順位は、カードインターフェース取り込み▲1▼>圧縮伸長回路74へのデータ転送▲2▼,圧縮伸長回路74からメモリ60へのデータ転送▲3▼>信号処理部64へのデータ転送▲4▼,信号処理部64からメモリ60へのデータ転送▲5▼>LCDインターフェース68へのデータ転送▲6▼の順に設定されている。なお、▲2▼と▲3▼は優劣が無く、▲4▼と▲5▼も優劣は無いものとする。
【0051】
図5乃至図7で説明したように、カメラ50の各動作モードによってDMA優先順位の設定が変更される。この優先順位の変更と連動してDMA要求間隔の設定も変更される。図8はDMA要求間隔設定を自動的に切り換える処理のフローチャートである。
【0052】
同図に示す処理がスタートすると(ステップS100)、まず、A/D変換出力のデータを取り込むか否かの判定を行う(ステップS110)。ステップS110においてYES判定を得た場合には、ステップS112に進み、LCD表示を行うか否かを判定する。ステップS112において、LCD表示を行うとの判定(YES判定)を得た場合はムービーモードであるため、ステップS114に進む。ステップS114ではムービーモード用のDMA要求間隔設定を選択し、設定パラメータに「1」をセットする。パラメータ値=1に定義付けられているムービーモード用のDMA要求間隔の設定をセットしてから、DMA起動処理を行う(ステップS120)。
【0053】
ステップS112において、NO判定を得た場合は静止画取り込みモードであり、ステップS116に進む。ステップS116では、取り込みモード用のDMA要求間隔設定を選択し、設定パラメータに「2」をセットする。そして、パラメータ値=2に定義付けられている取り込みモード用のDMA要求間隔の設定をセットしてから、DMA起動処理を行う(ステップS120)。
【0054】
その一方、ステップS110においてNO判定を得た場合は、再生モードであり、この場合はステップS118に進む。ステップS118では、再生モード用のDMA要求間隔設定を選択し、設定パラメータに「3」をセットする。そして、パラメータ値=3に定義付けられている再生モード用のDMA要求間隔の設定をセットしてから、DMA起動処理を行う(ステップS122)。
【0055】
こうして、カメラ50の動作モードに応じてDMA要求間隔の設定を切り換えてからDMA起動を行い(ステップS120)、本処理を終了する(ステップS122)。
【0056】
次に、本実施形態に係るカメラ50における連写時の動作について説明する。図9(a)には、画像を1枚だけ記録する通常の撮影(単写)の場合のシーケンス図が示され、図9(b)には、比較のため、従来の方式による連写動作のシーケンス図が示されている。
【0057】
図9(a)に示したように、単写時の動作は、主として、A/D取り込み処理→YC信号処理→圧縮処理→メモリカード記録処理の順に行われる。処理の優先順位は、A/D取り込み処理(優先順位1)>YC信号処理(優先順位2)>圧縮処理(優先順位3)>メモリカード記録処理(優先順位4)の順に設定されている。
【0058】
このような優先順位の下、従来のカメラで連写を行うとDMA要求は優先順位のみで判断されるため、図9(b)に示すように優先順位の高いA/D取り込み処理が連続して行われる(▲1▼、▲2▼、▲3▼)。カメラに搭載されているメモリの容量により連写可能な画像数は制限されており、同図の例では、3コマの連写が可能であるものとする。3コマ分のA/D取り込み(▲1▼、▲2▼、▲3▼)によって、メモリ内に3コマ分の画像が格納されると、次に、当該3コマ分のYC処理が行われる。その後、3コマ分の圧縮処理が行われてから、順次、メモリカード78に書き込まれる。優先順位の高いモジュールの処理が終わらなければ、次の処理に進めないため、処理時間が長くなり、効率的でない。
【0059】
図10は、本発明の実施形態に係るカメラ50における連写時のシーケンス例(その1)が示されている。DMA要求間隔を一定に設定した場合、同図に示すようなシーケンスを実現できる。すなわち、第1コマ目のA/D取り込みを行うと、DMA要求間隔設定時間の期間中は次のA/D取り込み処理を要求できないため、当該撮影コマについてYC処理→圧縮処理→メモリカード記録を実施する。メモリカード78への書き込み処理が開始され、メモリ60に空きが生じるタイミングでA/D取り込み処理のDMA要求間隔設定時間が終了し、次コマのA/D取り込み処理が開始される(▲2▼)。
【0060】
そして、第1コマ目の場合と同様に、当該2コマ目の画像についてYC処理→圧縮処理→メモリカード記録を実施する。メモリカード78への書き込み(記録)処理が開始され、メモリ60に空きが生じるタイミングでA/D取り込み処理のDMA要求間隔設定時間が終了し、さらに次のコマのA/D取り込み処理が開始される(▲3▼)。こうして、順次、撮影が行われ、画像データがメモリカード78に記録されていく(▲4▼→▲5▼→…)。
【0061】
図10に示した例によれば、優先順位の低いモジュールの処理も進ませることができ、前コマの信号処理が進んでメモリ60に空きができるタイミングで次コマの取り込みが開始されるようなシーケンスを実現できるため、メモリ60の容量によって連写可能な画像数が制限されない。したがって、メモリカード78の記録容量が無くなるまで連写が可能である。
【0062】
図11は、本発明の実施形態に係るカメラ50における連写時のシーケンス例(その2)が示されている。同図に示した例は、連写間隔を信号処理の状態に応じて可変にした場合のシーケンス図である。すなわち、第1コマ目のA/D取り込みを行うと(▲1▼)、続けて当該撮影コマについてYC処理を実施する。このYC処理が終了したら、第2コマ目のA/D取り込みを許可し、A/D取り込み終了後には、第1コマ目の圧縮処理→メモリカード記録処理を行う。メモリカード記録処理中にデータバス10が空くタイミングで第2コマ目のYC信号処理が開始され、このYC処理終了後に、第3コマ目のA/D取り込み処理が行われる(▲3▼)。
【0063】
第1コマ目のメモリカード記録が終了したら、第2コマ目の圧縮処理→メモリカード記録処理を行う。そして、このメモリカード記録処理中にデータバス10が空くタイミングで第3コマ目のYC信号処理が開始され、このYC処理終了後に、第4コマ目のA/D取り込み処理が行われる(▲4▼)。
【0064】
以後、同様に、信号処理の進行とともに、順次、撮影が行われ、画像データがメモリカードに記録されていく(▲5▼→…)。
【0065】
図11からも明らかなように、本例によれば、信号処理の進捗状況に応じてDMA要求間隔の設定が自動的に変更されるため、第1コマ目と第2コマ目の撮影間隔、第2コマ目と第3コマ目の撮影間隔、第3コマ目と第44コマ目の撮影間隔は、それぞれ異なる時間間隔となっている。また、優先順位の低い信号処理を進めながら、適宜のタイミングで画像の取り込みを実施することが可能であり、メモリ60の容量によって連写可能な画像数が制限されない。したがって、メモリカード78の記録容量が無くなるまで連写が可能である。
【0066】
図12に連写時のメモリマップの概念図を示す。図9で説明した従来の方式では、メモリ内に1枚目、2枚目、3枚目の各画像を全て取り込んだ後に、それぞれ信号処理を進めるため、メモリの容量により連写可能枚数に制限が設けられる。これに対し、図10及び図11で説明した方式では、1枚目、2枚目、3枚目の各画像の取り込みタイミングが分散され、YC処理や圧縮処理などの優先順位の低い処理も進めることができる。このため、1枚目の処理が完了した段階でメモリ60に空き領域が発生し、当該空き領域に4枚目の画像を取り込むことができる。
【0067】
以後、順次、5枚目、6枚目…という具合に、メモリ60内に画像を取り込み続けることができ、メモリカード78の記録容量が無くなるまで連写が可能である。
【0068】
【発明の効果】
以上説明したように本発明によれば、複数のモジュールでデータバスを共有するデジタルカメラにおいて、DMA転送を行うモジュールのDMA要求間隔(DMA要求に対する許可を得た後、次のDMA要求を行うまでの待ち時間)を適宜設定できるようにしたので、DMA要求が時間的に分散され、優先順位の低いモジュールもある程度の割合でデータバスを使用できる。これにより、バスレートを効率的に使用でき、システム全体の性能向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係るデータバス接続例を示すブロック図
【図2】従来のバス制御方式によるデータバスの使用例を示すタイミングチャート
【図3】本発明の実施形態に係るバス制御方式によるデータバスの使用例を示すタイミングチャート
【図4】本発明を適用したデジタルカメラの構成を示すブロック図
【図5】図4に示したカメラのムービーモードにおけるデータの流れを示すブロック図
【図6】図4に示したカメラの静止画取り込みモードにおけるデータの流れを示すブロック図
【図7】図4に示したカメラの再生モードにおけるデータの流れを示すブロック図
【図8】DMA要求間隔設定を自動的に切り換える処理のフローチャート
【図9】図9(a)は単写動作のシーケンス図であり、図9(b)は従来の方式による連写動作のシーケンス図
【図10】本発明の実施形態に係るカメラにおける連写時のシーケンス例(その1)を示すシーケンス図
【図11】本発明の実施形態に係るカメラにおける連写時のシーケンス例(その2)を示すシーケンス図
【図12】連写時のメモリマップの概念図
【符号の説明】
1…モジュール、2…モジュール、10…データバス、12…DMAコントローラ、20…CPU、30…メモリコントローラ、32…メモリ、40…外部デバイスコントローラ、50…カメラ、54…CCD、56…A/D変換器、58…メモリコントローラ、60…メモリ、62…データバス、64…信号処理部、66…システムコントローラ、70…液晶ディスプレイ、74…圧縮伸長回路、76…メモリカードインターフェース、78…メモリカード
Claims (1)
- 複数の動作モードにより画像を記録及び再生するデジタルカメラであって、
光学像を電気信号に変換する撮像手段と、前記電気信号をメモリを用いて信号処理し画像信号を生成すると共にDMA要求を行う複数の処理モジュールと、前記複数の処理モジュールが接続されている共通のデータバスと、前記複数の処理モジュールから出されるDMA要求を調停し、DMA転送可能な処理モジュールに対して前記データバスを使用してDMA転送を行う許可を与え、該許可を得た処理モジュールによるDMA転送の実施を制御するDMAコントローラと、前記DMAコントローラの制御に従って前記画像信号を一時的に記憶するメモリと、を備え、
前記複数の処理モジュールは、前記撮像手段から得られた前記電気信号をデジタル信号に変換するA/D変換手段と、前記A/D変換手段から出力された前記デジタル信号を基に所定の信号形式の画像信号を生成する信号処理手段と、前記信号処理手段で得た前記画像信号を圧縮する圧縮処理手段と、前記圧縮された画像信号を記録媒体に記録する記録手段とからなり、
前記DMA要求が許可された後、次のDMA要求を行うことができるまでの待ち時間を示すDMA要求間隔を設定するDMA要求間隔設定手段をさらに備え、
少なくとも前記動作モードが静止画取り込みモードの時は、優先順位の高い方から、前記A/D変換手段を介して取得される画像信号の取り込み処理、前記信号処理手段における信号処理、前記圧縮処理手段における圧縮処理、及び前記記録手段による記録処理の順に優先順位が定められ、
かつ、前記静止画取り込みモードに関連付けられている設定パラメータに基づき、少なくとも前記優先順位の高い前記A/D変換手段における前記取り込み処理の前記DMA要求間隔の設定が、前記信号処理手段における前記信号処理の前記DMA要求以降あるいは前記記録手段による記録処理の前記DMA要求以降に変更される、
ことを特徴とするデジタルカメラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001153787A JP4284458B2 (ja) | 2001-05-23 | 2001-05-23 | デジタルカメラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001153787A JP4284458B2 (ja) | 2001-05-23 | 2001-05-23 | デジタルカメラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002351815A JP2002351815A (ja) | 2002-12-06 |
JP4284458B2 true JP4284458B2 (ja) | 2009-06-24 |
Family
ID=18998248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001153787A Expired - Fee Related JP4284458B2 (ja) | 2001-05-23 | 2001-05-23 | デジタルカメラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4284458B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100902506B1 (ko) | 2007-01-31 | 2009-06-15 | 삼성전자주식회사 | 잔존 데이터 전송량에 기초하여 직접 메모리 액세스하는방법 및 이를 이용한 직접 메모리 액세스 제어 장치 |
JP4934000B2 (ja) * | 2007-10-12 | 2012-05-16 | 株式会社リコー | 調停装置、調停方法及びプログラム |
JP2010028428A (ja) * | 2008-07-18 | 2010-02-04 | Kyocera Mita Corp | 画像処理装置 |
JP5418193B2 (ja) * | 2009-12-14 | 2014-02-19 | 富士ゼロックス株式会社 | 調停装置、画像処理装置、及び画像形成システム |
JP5509151B2 (ja) * | 2011-05-26 | 2014-06-04 | 京セラドキュメントソリューションズ株式会社 | Dma制御装置及びこれを含む画像形成装置 |
JP5424138B2 (ja) * | 2012-02-17 | 2014-02-26 | 株式会社リコー | 調停装置、画像形成装置、調停方法及びプログラム |
-
2001
- 2001-05-23 JP JP2001153787A patent/JP4284458B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002351815A (ja) | 2002-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3750462B2 (ja) | デジタルカメラおよび記録媒体 | |
US7573504B2 (en) | Image recording apparatus, image recording method, and image compressing apparatus processing moving or still images | |
US7385634B2 (en) | Image pickup apparatus adapted to carry out parallel operations and control method | |
US20050104975A1 (en) | Electronic camera having continuous shooting function | |
KR20130084468A (ko) | 디지털 영상 처리장치 및 그 제어방법 | |
JP2003189165A (ja) | デジタルカメラ | |
JP3822380B2 (ja) | 画像信号処理装置 | |
US20100225784A1 (en) | Camera | |
US8421886B2 (en) | Digital camera | |
US7365777B2 (en) | Digital camera | |
US7038719B2 (en) | Image sensing apparatus, image processing method, recording medium, and program | |
JP4328906B2 (ja) | バス制御方法及び装置並びにデジタルカメラ | |
US20110193988A1 (en) | Semiconductor device and semiconductor integrated circuit | |
JP4284458B2 (ja) | デジタルカメラ | |
US6862106B1 (en) | Image-capturing apparatus, method of controlling the same apparatus, and computer program product for providing the same method | |
JP3806698B2 (ja) | 電子カメラ | |
JP2013211715A (ja) | 撮像装置 | |
JP2013211724A (ja) | 撮像装置 | |
US20030043291A1 (en) | Digital camera apparatus | |
JP3631034B2 (ja) | ディジタルカメラ | |
JP3858447B2 (ja) | 電子カメラ装置 | |
JPH0690423A (ja) | 電子スチル・カメラ及び画像記録の管理方法 | |
JP2005051340A (ja) | カメラをリモート制御するカメラ | |
JP2002199328A (ja) | 撮像装置、撮像方法、記憶媒体および集積回路 | |
JP2003255428A (ja) | カメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060111 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080922 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090309 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |