JP4175974B2 - 画像データ転送制御装置 - Google Patents
画像データ転送制御装置 Download PDFInfo
- Publication number
- JP4175974B2 JP4175974B2 JP2003278813A JP2003278813A JP4175974B2 JP 4175974 B2 JP4175974 B2 JP 4175974B2 JP 2003278813 A JP2003278813 A JP 2003278813A JP 2003278813 A JP2003278813 A JP 2003278813A JP 4175974 B2 JP4175974 B2 JP 4175974B2
- Authority
- JP
- Japan
- Prior art keywords
- color
- image data
- dma transfer
- data
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Record Information Processing For Printing (AREA)
- Bus Control (AREA)
Description
外部メモリアクセスにおけるCPU負荷低減策としては,システムバスに画像メモリ,DMA(Direct Memory Access)転送コントローラ(以下,DMACという)及びビデオコントローラ(画像データ転送制御手段の一例)を接続し,画像メモリに格納されたビットマップデータをDMAC(DMA転送手段)によってビデオコントローラへDMA転送することが一般的となっている。ここで,ビデオコントローラは,システムバスを介してDMA転送によりカラー画像データの転送を受け,これをバッファリングしながら外部のプリンタエンジンに対し,その処理に同期してカラー画像データ(ビデオデータ)を出力するデバイスである。
DMA転送はCPUの制御を必要とせずに,DMACが画像メモリから直接データを読み出して目的の転送先(ここではビデオコントローラ)にデータを転送するので,CPUはDMA転送中も処理を続けることができ,画像メモリへのアクセスが不要になる分だけ負荷が低減する。これにより,例えば印刷中でもCPUは次に印刷するビットマップデータを作成すること等が可能となる。
まず,ビデオコントローラは,CPUからの印刷命令を受けると,DMACに対して画像データの転送要求を行う。これを受けたDMACは,システムバスの使用権を制御する調停回路に対してシステムバスの使用を要求し,調停回路がこれを認めたときDMA転送が開始される。
DMA転送が開始されると,DMACは,予め指定されたサイズ分のデータをシステムバスを介して外部メモリ(画像メモリ)等の外部デバイスから読み出し,一旦DMAC内のバッファメモリに一時記憶(バッファリング)後,システムバスを介して転送先のビデオコントローラへ出力(転送)する。これに対し,ビデオコントローラは,転送されてきた画像データをバッファメモリに一次記憶してプリンタエンジンへ出力する。このバッファメモリは,システムバスのデータ転送率とプリンタエンジンへのデータ転送率の差を吸収するためのものであり,カラー画像データの場合,各色(シアン,マゼンタ,イエロー,ブラック)ごとに設けられている。
印刷開始後は,ビデオコントローラは,バッファメモリに一定量以上の空き領域が発生するごとにDMA転送要求をDMACに出力し,ビットマップデータ(画像データ)を補充しながらプリンタエンジンにビデオデータとして出力していく。この処理を繰り返して1又は複数のページ分の印刷を行う。
DMACは,DMA転送中はシステムバスの使用を占有し,転送終了後に,調停回路に対してシステムバスの使用終了を知らせ,システムバスを開放する。
一方,印刷処理では,プリンタエンジンは,各色の画像データをほぼ均等に処理するため,ビデオコントローラの各色ごとのバッファに空き領域が発生する速度は,各色それぞれについてほぼ均等である。従って,バッファメモリに一定量以上の空き領域が発生するごとにDMA転送要求を行う場合,各色についてほぼ同時にDMA転送要求転送要求が発生する。
しかしながら,DMA転送中は,システムバスをDMACが占有(独占)するため,DMA転送中に,DMAC以外のCPUやデバイス(モジュール)において,他のデバイスへのアクセス処理が発生すると,DMA転送が終了するまで待ち状態となる。このため,従来のように各色についてほぼ同時にDMA転送要求を行うと,DMACによるシステムバスの連続占有時間が,全色(4色)の画像データの転送に要する時間となって長くなり,DMAC以外のデバイスの待ち時間が長くなってシステムのスループットが大幅に悪化する場合があるという問題点があった。
従って,本発明は上記事情に鑑みてなされたものであり,その目的とするところは,画像処理装置におけるビデオコントローラのように,システムバスを介してDMA転送によりカラー画像データの転送を受け,これをバッファリングしながら出力する画像データ転送制御装置において,DMA転送によるシステムバスの連続占有時間を短くできる画像データ転送制御装置を提供することにある。
これにより,DMA転送の発生タイミングが,各色の画像データごとに分散するため,システムバスの連続占有時間を短くできる。
ここに,図1は本発明の第1の実施の形態に係るビデオコントローラX1を構成要素とするプリンタの主要部の概略構成を表すブロック図,図2は本発明の第1の実施の形態に係るビデオコントローラX1の概略構成を表すブロック図,図3はビデオコントローラX1におけるDMA転送要求の発生タイミングを各色のバッファメモリの空き容量に対応させて模式的に表した図,図4はビデオコントローラX1と従来のビデオコントローラとにおけるDMA転送要求の発生タイミングを表すタイムチャート,図5は本発明の第2の実施の形態に係るビデオコントローラX2の概略構成を表すブロック図である。
プリンタコントローラ1は,各種データ処理を行うCPU11と,システムバス20を介したDMAデータ転送を行うDMA転送コントローラ12(DMAC(DMA転送手段の一例))と,印刷データの送信元となる外部装置2(パーソナルコンピュータ(PC)等との通信制御を行うUSBインターフェース13(USB I/F)と,CPU11により実行されるプログラムを記憶するROM15とシステムバス20とを中継・制御するROMコントローラ14(ROMC)と,画像データが記憶されるSDRAM17(画像メモリ)とシステムバス20とを中継・制御するSDRAMコントローラ16(SDRAMC)と,不図示の画像形成手段を制御するプリンタエンジン18とシステムバス20とを中継・制御するビデオコントローラX1(VIDEOC)とを具備し,これらがシステムバス20により接続されている。前記ROM15,SDRAM16及びプリンタエンジン18(ENGINE)は,それぞれ前記ROMコントローラ14,前記SDRAMコントローラ15及び前記ビデオコントローラX1を介して前記システムバス20に接続される。
さらに,プリンタコントローラ1は,システムバス20の使用許可を制御する調停回路19を備え,該調停回路19は,システムバス20に直接接続される各デバイス11,12と接続されている。
前記デバイス11,12は,前記システムバス20を介して他のデバイスにアクセスする際には,まず,前記調停回路19に対してシステムバス20の使用要求を行い,前記調停回路19から使用を認められた場合にのみシステムバス20を使用できる。
まず,外部装置2から印刷データが送信されると,これが前記USBインターフェース13により受信され,受信した印刷データが前記CPU11によって前記プリンタエンジン18で印刷可能なビットマップデータに展開されて,前記SDRAM17へ格納される。
さらに,前記CPU11からビデオコントローラX1に対して印刷命令が出力され,これに応じてビデオコントローラX1は,前記DMAC12に対して画像データの転送要求を行う。この転送要求を受けた前記DMAC12は,前記調停回路19に対してシステムバス20の使用を要求し,前記調停回路19がこれを認めたときDMA転送が開始される。
DMA転送が開始されると,前記DMAC12は,予め指定されたサイズ分の画像データをシステムバス20を介して前記SDRAM17から読み出し,一旦前記DMAC12内のバッファメモリにバッファリングした後,システムバス20を介して転送先のビデオコントローラX1へ出力(転送)する。
これに対し,ビデオコントローラX1は,転送されてきた画像データをバッファメモリにバッファリングして前記プリンタエンジン18へ出力する。
このとき,前記DMAC12は,DMA転送中はシステムバス20の使用を占有し,転送終了後に,前記調停回路19に対してシステムバス20の使用終了を知らせ,システムバス20を開放する。
次に,図2のブロック図を用いて,ビデオコントローラX1の構成について説明する。
ビデオコントローラX1は,システムバス20に接続され,前記DMAC12に対してDMA転送要求を行うとともに,DMA転送されてくるデータを受信するDMAインターフェース30(DMA I/F)(前記データ要求手段の一例)と,DMA転送されるカラー画像データを各色(黒(K),シアン(C),マゼンタ(M),イエロー(Y))ごとに一時記憶して前記プリンタエンジン18に対して順次出力するバッファメモリ41〜44と,該バッファメモリ41〜44から前記プリンタエンジン18へのデータ出力の同期制御を行うプリンタエンジンインターフェース45(ENGINE I/F)とを具備している。
前記バッファメモリ41〜44は,システムバス20のデータ転送率とプリンタエンジン18へのデータ転送率の差を吸収するためのものである。
前記空き容量判別部31〜34は,検出した前記バッファメモリ41〜44の空き容量が,前記空き容量設定部46によりそれぞれ設定された前記設定空き容量V1となったタイミングで,前記DMAインターフェース30に対して,各色の画像データの前記DMA転送要求が行われるよう指示するDMA転送指令が出力される。
例えば図3に示すように,前記各バッファメモリ41〜44のそれぞれの容量が1024byteであるとすると,黒(K)データ用の前記バッファメモリ41に対応する前記空き容量判別部31は,256byte(=V1)のバッファメモリの空き容量が生じたタイミングで前記DMA転送指令を出力し,これに応じて前記DMAインターフェース30が前記DMAC12に対してDMA転送要求を出力する。
一方,シアン(C)データ用の前記バッファメモリ42に対応する前記空き容量判別部32は,320byte(=V2)のバッファメモリの空き容量が生じたタイミングで前記DMA転送指令を出力し,これに応じて前記DMAインターフェース30が前記DMAC12に対してDMA転送要求を出力する。
同様に,マゼンタ(M)データ用前記バッファメモリ43及びイエロー(Y)データ用前記バッファメモリ44それぞれに対応する前記空き容量判別部43,44は,それぞれ384byte(=V3),448byte(=V4)の空き容量が生じたタイミングで前記DMA転送指令を出力し,これに応じて前記DMAインターフェース30が前記DMAC12に対してDMA転送要求を出力する。
前記プリンタエンジン18は,各色の画像データをほぼ均等に処理するため,ビデオコントローラX1の各色ごとのバッファメモリ41〜44に空き領域が発生する速度は,各色それぞれについてほぼ均等である。このため,図3に示すように,前記DMA転送指令の出力タイミングを決定するためのバッファメモリの空き容量のしきい値(設定空き容量V1〜V4)を,各色ごとに異ならせると,前記DMA転送要求が発生するタイミングがずれて分散する。
図4(a)に示すように,従来のビデオコントローラでは,1ライン分の印刷が開始(HSYNCがON)すると,前記バッファメモリ41〜44それぞれから,並行して画像データが出力される(図中,「バッファ出力 K,C,M,Y」と表記された各タイムチャート参照)。
そして,しばらくすると,前記バッファメモリ41〜44それぞれにおいて,ほぼ同時に予め設定された所定の空き容量が生じるため,全ての色について前記DMA転送要求(REQUEST_K,C,M,Y)が発生する。しかし,前記DMAC12による画像データのDMA転送は,要求された色のデータごとに順次実行されるため,1つの色の画像データのDMA転送中は,他のDMA転送要求が待ち状態(図4(a)中,斜線部で表す)となる。これにより,図4(a)に,「BUSY」のタイムチャートで示すように,4色分の画像データのDMA転送が連続して行われ,前記DMAC12による前記システムバス20の連続占有時間T0が長くなる。
その結果,DMA転送中に,前記CPU11等のデバイスにおいて,他のデバイスへのアクセス処理が発生すると,待ち時間が長くなり,システムのスループットが大幅に悪化する事態が生じる。
その結果,DMA転送中に,前記CPU11等のデバイスにおいて,他のデバイスへのアクセス処理が発生しても,待ち時間は短く,システムのスループットが悪化することを防止できる。
なお,印刷開始後の1回目の前記DMA転送要求(前記バッファメモリ41〜44が空のとき)については,前記DMAインターフェース30が,印刷指令を受けた際に各色について同時に前記DMA転送要求を行う。もちろん,1回目について,予め設定された所定の時間だけ前記DMA転送要求を色ごとにずらすことも考えられるが,この場合,前記プリンタエンジン18への出力開始が遅れることになる。
前記第1の実施の形態に係るビデオコントローラX1は,前記バッファメモリ41〜44の各色ごとの空き容量に基づいて前記DMA転送要求(データ転送要求)の出力タイミングを離散させるものであったが,これに限るものでなく,タイマーによる各色ごとの計時時間に基づいて前記DMA転送要求の出力タイミングを離散させるものも考えられる。
図5は,そのような実施の形態(第2の実施の形態)に係るビデオコントローラX2の概略構成を表すブロック図である。
図5に示すように,ビデオコントローラX2は,前記ビデオコントローラX1における前記空き容量判別部31〜34を,前記バッファメモリ41〜44それぞれごとに設定された時間の経時を行うタイマー31a〜34a(前記データ要求離散化手段の一例)に置き換え,前記空き容量設定部46を,前記タイマー31a〜34aそれぞれに設定計時時間tm1〜tm4及びtm0を設定する計時時間設定部46aに置き換えたものである。
前記DMAインターフェース30により,印刷開始後の1回目(前記バッファメモリ41〜44が空のとき)の前記DMA転送要求がなされると,前記タイマー31a〜34aは,それぞれの設定計時時間tm1〜tm4分の計時を開始する。そして,各設定計時時間tm1〜tm4が経過した時点で,前記各タイマー31a〜34aは,前記DMAインターフェース30に対して各色の画像データについての前記DMA転送指令を出力し,以後,前記各タイマー31a〜34aは,同一の設定計時時間tm0を計時するごとに各色ごとの前記DMA転送要求転送指令を出力する。
ここで,前記各設定計時時間tm1〜tm4の値はそれぞれ異なるので,前記DMAインターフェース30から前記DMAC12に出力される印刷開始後2回目の前記DMA転送要求の出力タイミングは各色ごとにずれて離散する。
さらに,タイミングがずれた2回目の出力時をそれぞれ基準に,共通の設定計時時間tm0が計時されるごとに3回目以降の各色ごとの前記DMA転送指令が出力されるので,3回目以降の前記DMA転送要求の出力タイミングも各色ごとにずれて離散する。
従って,このようなビデオコントローラX1によっても,前記ビデオコントローラX2と同様の作用,効果が得られる。
2…外部装置
11…CPU
12…DMA転送コントローラ(DMA転送手段)
13…USBインターフェース
14…ROMコントローラ
15…ROM
16…SDRAMコントローラ
17…SDRAM
18…プリンタエンジン
19…調停回路
31〜34…空き容量判別部(データ要求離散化手段)
31a〜34a…タイマー(データ要求離散化手段)
41〜44…バッファメモリ
45…プリンタエンジンインターフェース
45…空き容量設定部
46a…計時時間設定部
Claims (2)
- DMA転送によるデータ転送を行うDMA転送手段とシステムバスを介して接続され,前記DMA転送手段にデータ転送要求を出力するデータ要求手段と,前記DMA転送手段からDMA転送されるカラー画像データを各色ごとに一時記憶して順次出力するバッファメモリと,を具備し,前記バッファメモリからの前記カラー画像データの出力処理が各色について略均等に行われてなる画像データ転送制御装置において,
各色の前記バッファメモリに色ごとに異なる所定の空き容量が生じたタイミングで,該当する色の前記カラー画像データのDMA転送を要求する前記データ転送要求を前記データ要求手段に出力させるデータ要求離散化手段を具備してなることを特徴とする画像データ転送制御装置。 - 前記色ごとに異なる所定の空き容量を設定する空き容量設定手段を具備してなる請求項1に記載の画像データ転送制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003278813A JP4175974B2 (ja) | 2003-07-24 | 2003-07-24 | 画像データ転送制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003278813A JP4175974B2 (ja) | 2003-07-24 | 2003-07-24 | 画像データ転送制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005044202A JP2005044202A (ja) | 2005-02-17 |
JP4175974B2 true JP4175974B2 (ja) | 2008-11-05 |
Family
ID=34265112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003278813A Expired - Fee Related JP4175974B2 (ja) | 2003-07-24 | 2003-07-24 | 画像データ転送制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4175974B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7917899B2 (en) | 2005-02-28 | 2011-03-29 | Kabushiki Kaisha Toshiba | Program development apparatus, method for developing a program, and a computer program product for executing an application for a program development apparatus |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4934000B2 (ja) * | 2007-10-12 | 2012-05-16 | 株式会社リコー | 調停装置、調停方法及びプログラム |
JP5078540B2 (ja) * | 2007-10-18 | 2012-11-21 | キヤノン株式会社 | 記録装置及びデータ転送方法 |
JP5734034B2 (ja) * | 2011-03-10 | 2015-06-10 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法、およびプログラム |
JP5424138B2 (ja) * | 2012-02-17 | 2014-02-26 | 株式会社リコー | 調停装置、画像形成装置、調停方法及びプログラム |
JP2014004694A (ja) * | 2012-06-21 | 2014-01-16 | Seiko Epson Corp | 液体吐出装置 |
-
2003
- 2003-07-24 JP JP2003278813A patent/JP4175974B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7917899B2 (en) | 2005-02-28 | 2011-03-29 | Kabushiki Kaisha Toshiba | Program development apparatus, method for developing a program, and a computer program product for executing an application for a program development apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2005044202A (ja) | 2005-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102372289B1 (ko) | 메모리 액세스 시스템, 그 제어방법, 컴퓨터 판독가능한 기억매체, 및 화상 형성장치 | |
JP2019016063A (ja) | データ転送装置及びデータ転送方法 | |
JP5108578B2 (ja) | 画像処理コントローラ及び画像形成装置 | |
JP4175974B2 (ja) | 画像データ転送制御装置 | |
JP7001001B2 (ja) | 制御装置、画像形成装置、制御方法及び制御プログラム | |
JP5718305B2 (ja) | 画像形成装置 | |
JP5418193B2 (ja) | 調停装置、画像処理装置、及び画像形成システム | |
JP5340058B2 (ja) | 画像処理装置、その制御方法及びプログラム | |
US9667531B2 (en) | Image processing apparatus and control method | |
JP2012027577A (ja) | バス間接続装置,画像処理装置 | |
JP4034323B2 (ja) | 画像データ処理方法と画像データ処理装置及び画像形成装置 | |
JP2001238019A (ja) | データ転送方法とデータ転送制御装置と画像処理装置及び画像形成装置 | |
JP6171367B2 (ja) | スイッチ装置、画像処理装置、及び排他制御方法 | |
JP7081477B2 (ja) | 画像処理装置、画像処理装置の制御方法、およびプログラム | |
JP2009006507A (ja) | 画像形成装置 | |
JP4468754B2 (ja) | 画像形成装置及びメモリ制御方法 | |
US20150124297A1 (en) | Image processing device and image processing method | |
JPH11331528A (ja) | 画像処理装置 | |
JP4132564B2 (ja) | 画像入出力装置 | |
JP2004133661A (ja) | インタフェースユニット | |
JPH11179975A (ja) | カラープリンタ制御装置 | |
JP2019145003A (ja) | コントローラ、および画像形成装置 | |
JP2004229066A (ja) | 画像形成装置 | |
JP2004345259A (ja) | 画像出力装置 | |
JP4413041B2 (ja) | データ転送システム及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080819 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4175974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |