JP4034323B2 - 画像データ処理方法と画像データ処理装置及び画像形成装置 - Google Patents

Description

この発明は、例えばデジタル複写機やプリンタ装置や、複写機とファクシミリとプリンタやスキャナを有するデジタル複合機等の画像データ処理方法と画像データ処理装置及び画像形成装置に関するものである。

例えば特許文献１に示されているように、デジタル複写機は読み取った原稿の画像をデジタル画像信号に変換し、このデジタル画像信号を出力可能な画像信号に変換してフレームメモリに格納し、出力時にフレームメモリに格納された画像信号をプリンタエンジンに送り複写画像を形成したり、デジタル画像信号を出力可能に変換した画像信号を一旦フロッピー（登録商標）ディスクやハードディスク等の補助記憶装置に格納し、出力時に補助記憶装置からフレームメモリに１ページあるいは複数ページ分の画像信号を転送後、この画像信号をプリンタエンジンに送り複写画像を形成する。また、ＬＡＮやシリアル・パラレルインターフェースを介してパソコン等の端末からプリントコマンドを受け取り、フォントメモリをアクセスしながらプリント画像信号をフレームメモリに展開し、展開した画像信号をプリンタエンジンへ送りプリント画像を形成する。

このデジタル複写機は、例えば図１６に示すように、システム全体を制御する２つのＣＰＵ１０１，１０２及びＣＰＵ１０１，１０２が実行すべきアプリケーションプログラムや必要なフォント情報等を記憶する主記憶メモリ１０３とがＣＰＵバス１３０で接続されている。このＣＰＵ１０１，１０２が実行すべきアプリケーションプログラムや必要なフォント情報等は補助記憶装置１２１から読み出されて主記憶メモリ１０３にロードされるようになっている。ＣＰＵバス１３０は、ＰＣＩブリッジ１０４を介してＰＣＩ１３１と接続されるとともにＰＣＩブリッジ１０５を介してＰＣＩバス１３２と接続されている。また、ＣＰＵバス１３０にはＰＣＩバスコントローラ１０６が接続されている。このＰＣＩバスコントローラ１０６は、ＰＣＩブリッジ１０４によってサポートされるＰＣＩバス１３１とＰＣＩブリッジ１０５によってサポートされるＰＣＩバス１３２との間のアービトレーション(競合調停)やＰＣＩバスプロトコルに対応した制御を行う。

ＰＣＩバス１３１にはディスプレイ装置１１０を制御するためのディスプレイコントローラ１０７と、タッチパネル１０９を制御するためのタッチパネルコントローラ１０８と、フロッピー（登録商標）ディスク装置やハードディスク装置等の補助記憶装置１２１を制御するためのＦＤ・ＨＤインタフェース１１１と、とホスト装置(図示せず)との間でシリアル通信やパラレル通信を制御するためのシリアル・パラレルインタフェース１１２及びローカルエリアネットワーク等との間の通信を制御するためのネットワークインタフェース１１３とが接続されている。また、ＰＣＩバス１３１にはフレームメモリ１１６に対するデータ書込みと読出しアドレスの生成やフレームメモリ１１６を構成するＤＲＡＭのリフレッシュ制御を行うためのＤＲＡＭコントローラ１１４が接続されている。一方、ＰＣＩバス１３２には、他のフレームメモリ１１７に対するデータ書込みと読出しアドレスの生成やフレームメモリ１１７を構成するＤＲＡＭのリフレッシュ制御を行うためのＤＲＡＭコントローラ１１５と、ＤＭＡ転送制御用のＤＭＡコントローラ１１８と、図示しないＳＣＳＩバスとの接続制御を行うＳＣＳＩインタフェース１２０が接続されている。

ＤＭＡコントローラ１１４はＤＭＡコントローラ１１８とビデオインタフェース１１９とに接続され、ＤＭＡコントローラ１１５もＤＭＡコントローラ１１８とビデオインタフェース１１９に接続されている。ＤＭＡコントローラ１１８はフレームメモリ１１６に展開された画像データをＤＭＡ制御によりビデオインタフェース１１９に直接転送したり、あるいはフレームメモリ１１７に展開された画像データをＤＭＡ制御によりビデオインタフェース１１９に直接転送する。ビデオインタフェース１１９に転送された画像データはプリンタエンジン(図示せず)に出力される。

そしてホスト装置からシリアル・パラレルインタフェース１１２あるいはネットワークインタフェース１１３を介して入力された文字コードや制御コマンドはＣＰＵ１０１（又はＣＰＵ１０２）によって解読され、例えばフレームメモリ１１７に画像データ(ビットデータ)として展開される。１ページ分の画像データが展開されると、ＣＰＵ１０１はＤＭＡコントローラ１１８を起動し、フレームメモリ１１７に展開された１ページ分の画像データをビデオインタフェース１１９に転送してプリンタエンジンに出力し印刷を行う。
特開平９−１８６８３６号公報

前記デジタル複写機においては、複数ページに印刷データを連続的に印刷するためには数フレーム分のフレームメモリを備える必要がある。このため画像データが転送されるＰＣＩバスのデータ転送量はかなり多くなる。例えば、画像がＡ４サイズ（２１０ｍｍ×２９７ｍｍ）１枚で、ドット密度が６００ｄｐｉ、１画素当たり８ビットの画像とすると約３５メガバイトものデータ量となる。これら大量の画像データの転送能力を向上するために、図１６に示すように、例えば独立なＰＣＩバス１３１，１３２を２本設けるというハードウェア的な拡張を行っている。高価格機の複写機では、このようなハードウェア拡張によるコスト上昇もある程度許されるが、低価格機では低コスト化のため実現が難しい。

また、例えばＰＣＩバス１３１に接続されている各入出力デバイス間でデータ転送を行う場合に、データ転送の優先度は各入出力デバイス間で異なる。例えば、デジタル複写機における複写動作実行中の画像データ転送の優先度は高いが、これに比べてネットワーク通信やシリアル・パラレル通信はデータ転送の優先度は比較的低い。このような制約を考慮してＰＣＩバスコントローラ１０６でバス調停を行う。一般に、優先度の高いデータ転送にはバス調停により多くのデータ転送が許可される。しかしながら優先度の低いデータ転送にも設定された頻度で必ずデータ転送を許可する必要があり、ＰＣＩバスに接続される入出力デバイスの数が多いほどバス調停は複雑になる。

バス調停の一例としてラウンドロビン調停方式がある。ラウンドロビン調停方式の簡単な例として、データバスにバスサイクルを起動し得る２つのイニシエータＡ，Ｂのデバイス、すなわちジョブの選択及びジョブステップの実行の準備を行なうジョブスケジューラの機能のデバイスがある場合の調停方法を図１７に示す。これはステートマシンの状態遷移図であり、矢印ＲＥＱ_ＢはイニシエータＢからバス使用要求があった場合に、ステートＧＮＴ_ＡからステートＧＮＴ_Ｂへの遷移を表わし、矢印ＲＥＱ_Ａは、イニシエータＡからバス使用要求があった場合に、ステートＧＮＴ_ＢからステートＧＮＴ_Ａへの遷移を表わしている。ステートＧＮＴ_ＡはイニシエータＡへのバス使用許可を与えている状態であり、ステートＧＮＴ_ＢはイニシエータＢへのバス使用許可を与えている状態である。ステートＧＮＴ_Ａの状態のときに、イニシエータＡからのバス使用要求ＲＥＱ_Ａがあった場合にはステートＧＮＴ_Ａに留まり、バス使用許可を与える。また、ステートＧＮＴ_Ｂの状態のときに、イニシエータＢからのバス使用要求があった場合にはステートＧＮＴ_Ｂに留まり、バス使用許可を与える。また、ステートＧＮＴ_Ａの状態のときに、イニシエータＡからのバス使用要求ＲＥＱ_ＡとイニシエータＢからのバス使用要求ＲＥＱ_Ｂがあった場合にはステートＧＮＴ_Ｂに遷移し、イニシエータＢにバス使用許可を与える。このようにイニシエータが２つの場合のバス調停方式では、イニシエータＡとイニシエータＢへのバス使用許可の優先度はＡ：Ｂ＝１：１となる。

また、データバスにイニシエータＡ，Ｂ，Ｃのデバイスが３つ接続されている場合に、それぞれに同じ優先度でバスの使用許可を与える場合、すなわち優先度がＡ：Ｂ：Ｃ＝１：１：１のときの状態遷移図の例を図１８に示す。図中の例えば矢印ＲＥＱ_Ａ＆！ＲＥＱ_ＣはステートＧＮＴ_Ｂの状態のときに、イニシエータＡからのバス使用要求があり、かつイニシエータＣからのバス使用要求がない場合にステートＧＮＴ_ＢからステートＧＮＴ_Ａに遷移することを示す。この３つのステートＧＮＴ_Ａ，ＧＮＴ_Ｂ，ＧＮＴ_Ｃをそれぞれのバス使用要求に応じて遷移することで、同じ優先度でバス使用許可を与えることができる。

さらに、データバスにイニシエータＡ，Ｂ，Ｃ，Ｄのデバイスが４つ接続されている場合、それぞれに同じ優先度でバスの使用許可を与える場合、すなわち優先度がＡ：Ｂ：Ｃ：Ｄ＝１：１：１：１のときの状態遷移図の例を図１９に示す。各ステートの遷移条件等については、図１７及び図１８における場合と同様である。

以上は各イニシエータへのバス使用許可の優先度が同じ場合であるが、例えばイニシエータが２つで、バス使用の優先度がＡ：Ｂ＝２：１の場合のバス調停の状態遷移図を図２０に示す。この場合、ステートＧＮＴ_Ａ１とステートＧＮＴ_Ａ２の状態のときに、イニシエータＡへのバス使用許可を与えるものである。さらに、イニシエータが３つで、バス使用の優先度がＡ：Ｂ：Ｃ＝２：１：１の場合のバス調停の状態遷移図を図２１に示す。この場合においてもステートＧＮＴ_Ａ１とステートＧＮＴ_Ａ２の状態のときに、イニシエータＡへのバス使用許可を与えるもので、各ステートの遷移条件等についてはこれまで述べたものと同様である。

以上は簡単な場合について述べたが、イニシエータの数が増えたり、各イニシエータへの優先度を細かく設定しようとすると、バス調停回路が極端に複雑になる。また、バス調停回路が複雑になることにより、バス使用要求を出してからバス使用許可を得るまでのバス調停に要する時間も長くなってしまう。この場合、バスの転送速度を速めたり、バスの使用効率を向上させることが難しくなる。

この発明はかかる短所を改善し、画像データ転送時に、バス上で効率よくデータ転送が行え、ハードウェアの大きな追加なしに最適なデータ転送を実現することができる画像データ処理方法と画像データ処理装置及び画像形成装置を提供することを目的とするものである。

この発明の画像データ処理方法は、読み取った原稿画像信号を画像処理部でデジタル画像信号に変換し、変換されたデジタル画像信号を画像データ制御部で共有データバスにバースト送信して画像メモリアクセス制御部に転送し、転送されたデジタル画像信号を画像メモリアクセス制御部でメモリに格納し、メモリに格納されたデジタル画像信号を印刷出力するとき、メモリに格納されたデジタル画像信号を画像メモリアクセス制御部で読み出して共有データバスにバースト送信して画像データ制御部に転送する画像データ処理方法において、前記画像データ制御部から前記画像メモリアクセス制御部に送信するデジタル画像信号のバースト長と前記画像メモリアクセス制御部から前記画像データ制御部に送信するデジタル画像信号のバースト長とを送信するデジタル画像信号の画素数に応じて別々に設定することを特徴とする。

この発明の画像データ処理装置は、読み取った原稿画像信号をデジタル画像信号に変換する画像処理部と、前記画像処理部で変換されたデジタル画像信号を共有データバスにバースト送信する画像データ制御部と、前記画像データ制御部から共有データバスに送信されたデジタル画像信号をメモリに格納し、メモリに格納されたデジタル画像信号を印刷出力するとき、メモリに格納されたデジタル画像信号を読み出して共有データバスにバースト送信して前記画像データ制御部に転送する画像メモリアクセス制御部とを有する画像データ処理装置において、前記画像データ制御部から前記画像メモリアクセス制御部に送信するデジタル画像信号のバースト長と前記画像メモリアクセス制御部から前記画像データ制御部に送信するデジタル画像信号のバースト長とを送信するデジタル画像信号の画素数に応じて別々に設定することを特徴とする。

この発明の画像形成装置は、読み取った原稿画像信号をデジタル画像信号に変換する画像処理部と、前記画像処理部で変換されたデジタル画像信号を共有データバスにバースト送信する画像データ制御部と、前記画像データ制御部から共有データバスに送信されたデジタル画像信号をメモリに格納し、メモリに格納されたデジタル画像信号を印刷出力するとき、メモリに格納されたデジタル画像信号を読み出して共有データバスにバースト送信して前記画像データ制御部に転送する画像メモリアクセス制御部と、前記画像メモリアクセス制御部から前記画像データ制御部に転送されたデジタル画像信号を前記画像データ制御部から入力して印字を実行する画像出力部とを有する画像形成装置において、前記画像データ制御部から前記画像メモリアクセス制御部に送信するデジタル画像信号のバースト長と前記画像メモリアクセス制御部から前記画像データ制御部に送信するデジタル画像信号のバースト長とを送信するデジタル画像信号の画素数に応じて別々に設定することを特徴とする。

この発明は、読み取った原稿画像信号を画像処理部で変換して画像データ制御部から画像メモリアクセス制御部に送信してメモリに格納するデジタル画像信号のバースト長と、印刷するためメモリから読み出して画像メモリアクセス制御部から画像データ制御部に送信するデジタル画像信号のバースト長とを、送信するデジタル画像信号の画素数に応じて別々に設定することにより、原稿の画像データを変倍して読み取った場合でも、読み取った画像データの転送時間を短縮して複写等の画像形成時間を短縮することができる。

図１はこの発明のデジタル複写機の構成を示すブロック図である。このデジタル複写機の読取ユニット１は原稿に対して光を照射し、原稿からの反射光をミラー群とレンズを通して受光素子例えばＣＣＤに集光し原稿の文字や画像を光学的に読み取る。センサ・ボード・ユニット２はＣＣＤで電気信号に変換された画像信号をデジタル信号に変換して画像データ制御部３に出力する。画像データ制御部３は画像処理プロセッサ４やパラレルバス５や画像メモリアクセス制御部６間の画像データ転送を制御するとともに装置全体の動作を制御するシステムコントローラ７と画像データに対する各種プロセスを制御するプロセスコントローラ８間の通信を行う。この画像データ制御部３に入力した読取画像データは画像処理プロセッサ４に転送される。画像処理プロセッサ４は転送された読取画像データの光学系及びデジタル信号への量子化に伴う信号劣化を補正し、補正した画像データを画像データ制御部３へ再度出力する。画像データ制御部３は入力した補正画像データをパラレルバス５を経由して画像メモリアクセス制御部６に転送する。画像メモリアクセス制御部６はシステムコントローラ７の制御に基づき転送された補正画像データとメモリ９のアクセス制御を行なうとともに、外部パソコン（ＰＣ）１０から送られるプリント用データの展開やメモリ９を有効に活用のための画像データの圧縮／伸張を行う。この画像メモリアクセス制御部６に転送された読取画像データはデータ圧縮後にメモリ９に蓄積される。メモリ９に蓄積された画像データを印刷出力するときは画像メモリアクセス制御部６により読み出され、読み出した画像データを伸張して、本来の画像データに戻しパラレルバス５を経由して画像データ制御部３へ転送される。

画像データ制御部３は画像メモリアクセス制御部６から画像データを受信すると、受信した画像データを出力画像データとして画像処理プロセッサ４に転送する。画像処理プロセッサ４は転送された出力画像データの画質処理を行いビデオデータ制御部１１に送る。ビデオデータ制御部１１は送られた出力画像データのパルス制御を行い、プリンタエンジンである作像ユニット１２で転写紙上に再生画像を形成させる。

読み取った画像データをファクシミリ送信するときは、読取画像データを画像データ制御部３から画像処理プロセッサ４に送り画像処理を実施し、この画像データを画像データ制御部３からパラレルバス５を経由してファクシミリ制御ユニット１３に転送する。ファクシミリ制御ユニット１３は転送された画像データを通信網へ送信するためのデータ変換を行い、公衆回線１４へファクシミリデータとして送信する。ファクシミリ受信は公衆回線１４からの受信データをファクシミリ制御ユニット１３で画像データへ変換し、変換した受信画像データをパラレルバス５と画像データ制御部３を経由して画像処理プロセッサ４へ転送する。画像処理プロセッサ４はこの場合、受信画像データの特別な画質処理は行わずビデオデータ制御部１１に送る。ビデオデータ制御部１１は送られた受信画像データのドット再配置及びパルス制御を行い作像ユニット１２で転写紙上に再生画像を形成させる。

このようにコピー機能とファクシミリ送受信機能及びプリンタ出力機能の複数ジョブが並行に動作する状況において、システムコントローラ７とＲＯＭ１５及びＲＡＭ１６でシステム全体を制御し、各リソースの起動を管理し、プロセスコントローラ８とＲＯＭ１７とＲＡＭ１８で画像データの流れを制御する。この複数のジョブの各機能選択は操作部１９において選択入力して設定する。また、システムコントローラ７とプロセスコントローラ８はパラレルバス５と画像データ制御部３及びシリアルバス２０を介して相互に通信を行う。このとき画像データ制御部３でパラレルバス５とシリアルバス２０とのデータインタフェースのためのデータフォーマット変換を行う。パラレルバス５の使用権の調停はバス制御部のバス調停部２１で行なわれる。

このようにコピー機能とファクシミリ送受信機能及びプリンタ出力機能が並行に動作するデジタル複写機の画像データ制御部３と画像処理プロセッサ４と画像メモリアクセス制御部６とビデオデータ制御部１１及びファクシミリ制御ユニット１３の詳細を説明する。

画像データ制御部３には、図２のブロック図に示すように、画像データ入出力制御部３０とコマンド制御部３１と画像データ入力制御部３２と画像データ出力制御部３３とデータ圧縮部３４とデータ伸長部３５とデータ変換部３６とパラレルデータインタフェース３７及びシリアルデータインタフェース３８，３９を有する。センサボードユニット２からの読取画像データは画像データ入出力制御部３０に入力し、画像データ入出力制御部３０から画像処理プロセッサ４に出力する。画像処理プロセッサ４で補正された補正画像データは画像データ入力制御部３２に入力し、画像データ入力制御部３２に入力した補正画像データはデータ圧縮部３４でパラレルバス５における転送効率を高めるためにデータ圧縮が行なわれデータ変換部３６からパラレルデータインタフェース３７を介してパラレルバス５へ送出される。パラレルデータバス３７からパラレルデータインタフェース３７を介して入力される画像データはデータ変換部３６からデータ伸長部３５に送られ、バス転送のために圧縮された画像データが伸長され、伸長された出力画像データは画像データ出力制御部３３から画像処理プロセッサ４に転送される。データ変換部３６はパラレルデータとシリアルデータの変換機能を併せ持ち、システムコントローラ７とプロセスコントローラ８間の通信のためにデータ変換を行う。２系統のシリアルデータインタフェース３８，３９はシリアルバス２０と画像処理プロセッサ４との間で通信を制御する。

画像処理プロセッサ４は、図３のブロック図に示すように、入力インタフェース４０とスキャナ画像処理部４１と出力インタフェース４２と入力インタフェース４３と画質調質部４４と出力インタフェース４５及びコマンド制御部４６を有する。画像データ制御部３から転送された読取画像データは入力インタフェース４０に入力しスキャナ画像処理部４１へ送られ、スキャナ画像処理部４１でシェーディング補正とスキャナγ補正，ＭＴＦ補正等の補正処理と、拡大／縮小の変倍処理が行なわれ、この処理後の補正画像データが出力インタフェース４２から画像データ制御部３に転送される。また、画像データ制御部３から転送される出力画像データは入力インタフェース４３に入力し画質調質部４４へ送られ、画質調質部４４で面積階調処理が行なわれ、画質処理後の出力画像データは出力インタフェース４５からビデオデータ制御部１１に送られる。この画質調質部４４における面積階調処理は濃度変換とディザ処理，誤差拡散処理等が有り、階調情報の面積近似を主な処理とする。このスキャナ画像処理部４１と画質調質部４４の処理の切り替えと処理手順の変更等はコマンド制御部４６で管理する。

このようにスキャナ画像処理部４１で処理された補正画像データをメモリ９に蓄積しておき、印刷出力するときに画質調質部４４で画質処理を変えることによりって種々の再生画像を形成することができる。例えば再生画像の濃度を振ってみたり、ディザマトリクスの線数を変更してみたりすることにより、再生画像の雰囲気を変更できる。このように処理を変更する度に画像データを読取ユニット１から読み込み直す必要はなく、メモリ９に格納した画像データを読み出せば、同一データに対し何度でも異なる処理を実施できる。

画像メモリアクセス制御部６は、図４のブロック図に示すように、パラレルデータインタフェース６１とデータ変換部６２とデータ圧縮部６３とデータ伸長部６４とメモリアクセス制御部６５とシステムコントローラインタフェース６６とラインバッファ６７及びビデオ制御部６８を有する。外部のＰＣ１０から入力されたコードデータはラインバッファ６７においてローカル領域でのデータの格納を行う。ラインバッファ６７に格納されたコードデータは、システムコントローラ７からシステムコントローラインタフェース６６を介して入力された展開処理命令に基づきビデオ制御部６６で画像データに展開される。このビデオ制御部６６で展開された画像データ又は画像データ制御部３からパラレルバス５を介してパラレルデータインタフェース６１に入力された画像データはメモリ９に格納される。この場合、データ変換部６２において格納対象となる画像データを選択し、データ圧縮部６３でメモリ使用効率を上げるためにデータ圧縮が行なわれ、メモリアクセス制御部６５でメモリ９のアドレスを管理しながら圧縮された画像データをメモリ９に格納する。メモリ９に格納された画像データを読み出すときは、メモリアクセス制御部６５で読出し先アドレスを制御し、読み出された画像データをデータ伸張部６４で伸長し、伸長した画像データをデータ変換部６２からパラレルデータインタフェース６１を介してパラレルバス５にデータ転送する。

画像処理プロセッサ４から入力される出力画像データに対して作像ユニット１２の特性に応じて、追加の処理を行うビデオデータ制御部１１には、図５のブロック図に示すように、エッジ平滑処理部１１０１とパルス制御部１１０２とパラレルデータインタフェース１１０３とデータ変換部１１０４及びシリアルデータインタフェース１１０５を有する。画像処理プロセッサ４から入力された出力画像データはエッジ平滑処理部１１０１でドットの再配置処理が行なわれ、パルス制御部１１０２でドット形成のための画像信号のパルス制御を行い作像ユニット１２に出力される。この出力画像データの変換とは別にパラレルデータインタ１１０３から入出力するパラレルデータとシリアルデータインタフェース１１０５から入出力するシリアルデータのフォーマット変換をデータ変換部１１０４で行い、ビデオデータ制御部１１単体でもシステムコントローラ７とプロセスコントローラ８の通信に対応できる。

ファクシミリ制御ユニット１３は、図６のブロック図に示すように、ファクシミリ送受信部１３０１と外部インタフェース１３０２を有する。ファクシミリ送受信部は１３０１はファクシミリ画像処理部１３０３と画像メモリ１３０４とメモリ制御部１３０５とファクシミリ制御部１３０６と画像圧縮伸長部１３０７とモデム１３０８及び網制御装置１３０９を有する。ファクシミリ制御ユニット１３のファクシミリ画像処理部１３０３においては受信画像に対する２値スムージング処理は行わず、ビデオデータ制御部１１のエッジ平滑処理部１１０１で行い、画像メモリ１３０４に関しても、出力バッファ機能に関しては画像メモリアクセス制御部６とメモリ９にその機能の一部を移行する。

このファクシミリ送受信部１３０１で外部インタフェース１３０２を介して入力し画像メモリ１３０４に蓄積している画像データを伝送するとき、ファクシミリ制御部１３０６がメモリ制御部１３０５に指令し、画像メモリ１３０４から蓄積している画像データを順次読み出させる。読み出された画像データはファクシミリ画像処理部１３０６によって元の信号に復元されるとともに、密度変換処理及び変倍処理がなされファクシミリ制御部１３０６に送られる。ファクシミリ制御部１３０６に送られた画像データは画像圧縮伸長部１３０７によって符号圧縮され、モデム１３０８によって変調された後、網制御装置１３０９を介して公衆回線１４に送出される。この送信が完了した画像データは画像メモリ１３０４から削除される。受信時には、受信した画像データは画像メモリ１３０４に一旦蓄積され、その時に受信画像を印刷出力可能であれば、１枚分の画像データの受信を完了した時点で外部インタフェース１３０２からパラレルバス５に出力して印刷する。また、読取ユニット１で読み取った画像データを印刷しているときに発呼されて受信を開始した場合は、画像メモリ１３０４の使用率が所定値、例えば８０％に達するまでは受信している画像データを画像メモリ１３０４に蓄積し、画像メモリ１３０４の使用率が８０％に達した場合には、その時に実行している書込み動作を強制的に中断し、受信画像データを画像メモリ１３０４から読み出し印刷させる。このとき画像メモリ１３０４から読み出した受信画像データは画像メモリ１３０４から削除し、画像メモリ１３０４の使用率が所定値、例えば１０％まで低下した時点で中断していた書込み動作を再開させ、その書込み動作を全て終了した時点で、残りの受信画像データを印刷させる。また、書込み動作を中断した後に、再開できるように中断時に於ける書込み動作のための各種パラメータを内部的に退避させ、再開時にパラメータを内部的に復帰させる。

上記のように構成したデジタル複写機においては、原稿の複写を実行しているときに、前述したように、読取りユニット１で読み取った画像データはセンサ・ボード・ユニット２と画像データ制御部３と画像処理プロセッサ４と画像データ制御部３とに順次転送され、画像データ制御部３からパラレルバス５と画像メモリアクセス制御部６を介してメモリ９に蓄積される。その後、メモリ９に蓄積された画像データは画像メモリアクセス制御部６とパラレルバス５を介して画像データ制御部３に送られ、画像データ制御部３から画像処理プロセッサ４とビデオデータ制御部１１を介して作像ユニットに送られ転写画像を形成する。この画像データ制御部３と画像メモリアクセス制御部６とメモリ９との間で画像データを転送するときの様子を図７に示す。図７に示すように、画像データ制御部３から画像データを画像メモリアクセス制御部６に転送してメモリ９に格納する画像データの送信時には、画像データ制御部３の送信ＦＩＦＯ３１１から画像データを、パラレルデータインタフェース３７を介してパラレルバス５へ送る。これは読み取った画像データをメモリ９に蓄積するパスなのでＳ２Ｍパスという。また、メモリ９に格納した画像データを画像データ制御部３で受信して印刷出力するとき、画像データ制御部３は画像メモリアクセス制御部６とパラレルバス５を介してパラレルデータインタフェース３７で受信した画像データを受信ＦＩＦＯ３１２に蓄積する。これはメモリ９に格納された画像データを印刷して複写するパスなのでＭ２Ｐパスという。原稿を読み取って複写するときには、このＳ２ＭパスとＭ２Ｐパスの画像データ転送が並行して実行されることになる。このような画像データの転送においては、転送すべき画像データ量がかなり多いため、パラレルバス５上にてバースト転送が用いられる。例えばパソコン等でデータ転送に使われているＰＣＩバスを引用すると、バースト転送ではアドレス及びデータの共用ピンにて、まず、送信時には送信先の先頭アドレスを出力し、受信時には受信データ取り出し先の先頭アドレスを出力し、その後、それまでアドレスが出力されていたピン上にて、そのアドレス以後のデータを連続して転送するもので、これを１トランザクションという。このようにアドレスとデータを時分割方式で転送することにより、データを転送するバスの本数の削減を行っている。例えば８バースト転送ではアドレスを出力してから８個のワードデータの送受信を行う。

パソコン等でデータ転送に使われているＰＣＩバスのデータ転送をするときのバースト長を制御するカウンタブロックを画像データ制御部３のパラレルデータインタフェース３７に設け、Ｓ２ＭパスとＭ２Ｐパスの画像データ転送が並行して実行される画像データの転送に適用すると、図８のブロック図に示す構成となる。図８に示すように、カウンタブロック９１は送信画素数レジスタ７２と送信画素数カウンタ７３とコンパレータ７４とマルチプレクサ７５と送信バースト長カウンタ７６を有し、画像データ制御部３からメモリ９へ画像データを送信する時のバースト長制御を行う。カウンタブロック９２は受信画素数レジスタ８２と受信画素数カウンタ８３とコンパレータ８４とマルチプレクサ８５と受信バースト長カウンタ８６を有し、画像データ制御部３でメモリ９から画像データを受信する時のバースト長制御を行う。送信用のカウンタブロック９１と受信用のカウンタブロック９２には共通のバースト長格納レジスタ９３が接続されている。このバースト長格納レジスタ９３にはシステムコントローラ７から画像データの送受信時のバースト長が格納される。

画像データ制御部３からメモリ９へ送信すべき画素数を送信画素数レジスタ７２にセットする。この画像データを送信するときは、送信画素数レジスタ７２から送信すべき画素数を送信画素数カウンタ７２にロードする。送信画素数カウンタ７３は、そのロード信号が「１」のときカウンタ値をロードし、デクリメント信号が「１」のときカウンタ値のデクリメントを実行する。コンパレータ７４は送信画素数カウンタ７３からロードされたカウンタ値Ｂとバースト長格納レジスタ９３にあらかじめセットされたバースト長Ａとを比較し、比較結果をマルチプレクサ７５に送る。マルチプレクサ７５はバースト長格納レジスタ９３にセットされたバースト長Ａがロードされたカウンタ値Ｂより小さいときは、バースト長格納レジスタ９３にセットされたバースト長Ａを送信バースト長として選択し、バースト長格納レジスタ９３にセットされたバースト長Ａがロードされたカウンタ値Ｂより大きいときはカウンタ値Ｂを送信バースト長として選択し、選択した送信バースト長を送信バースト長カウンタ７６にロードする。送信バースト長カウンタ７６は、そのロード信号「１」のときロードされた送信バースト長をロードし、デクリメント信号が「１」のときデクリメントが実行される。このように送信バースト長カウンタ７６に送信バースト長がセットされた後、バースト送信が開始され、画像データ制御部３からパラレルバス５と画像メモリアクセス制御部６を介してメモリ９へ１ワード送信されるたびに送信バースト長カウンタ７６及び送信画素数カウンタ７２の値がデクリメントされる。そして送信バースト長カウンタ７６の値が「０」になった時点でバースト送信が終了する。そのとき送信画素数カウンタ７３の値が「０」になっていなければ、まだ送信すべき画像データが画像データ制御部３の送信ＦＩＦＯ３１１に残っていることになるので再度バースト送信が開始され、送信画素数カウンタ７３の値が「０」になるまでバースト送信を繰り返す。

メモリ９に格納された画像データを画像データ制御部３で受信するときは、受信画素数レジスタ８２から受信すべき画素数を受信画素数カウンタ８３にロードする。受信画素数カウンタ８３は、そのロード信号が「１」のときカウンタ値をロードし、デクリメント信号が「１」のときカウンタ値のデクリメントを実行する。コンパレータ８４は受信画素数カウンタ８３からロードされたカウンタ値Ｂとバースト長格納レジスタ９３にあらかじめセットされたバースト長Ａとを比較し、比較結果をマルチプレクサ８５に送る。マルチプレクサ８５はバースト長格納レジスタ９３にセットされたバースト長Ａがロードされたカウンタ値Ｂより小さいときは、バースト長格納レジスタ９３にセットされたバースト長Ａを受信バースト長として選択し、バースト長格納レジスタ９３にセットされたバースト長Ａがロードされたカウンタ値Ｂより大きいときはカウンタ値Ｂを受信バースト長として選択し、選択した受信バースト長を受信バースト長カウンタ８６にロードする。受信バースト長カウンタ８６は、そのロード信号「１」のときロードされた受信バースト長をロードし、デクリメント信号が「１」のときデクリメントが実行される。このように受信バースト長カウンタ８６に受信バースト長がセットされた後、バースト受信が開始され、画像データ制御部３はメモリ９から画像メモリアクセス制御部６とパラレルバス５を介して１ワード受信するたびに受信バースト長カウンタ８６及び送信画素数カウンタ８２の値がデクリメントされる。そして受信バースト長カウンタ８６の値が「０」になった時点でバースト送信が終了する。そのとき受信画素数カウンタ８３の値が「０」になっていなければ、まだ受信すべき画像データがメモリ９に残っていることになるので再度バースト受信が開始され、受信画素数カウンタ８３の値が「０」になるまでバースト受信を繰り返す。

このようにバースト長格納レジスタ９３に格納されたバースト長により複写動作を実行ために、画像データ制御部３で画像データを送信するＳ２Ｍパスと画像データを受信するＭ２Ｐパスにおけるバースト送受信の様子を図９に示す。ここではパラレルバス５によって２４０画素の画像データの送受信が同時に開始され、送受信バースト長＝８（８ワード）としている。パラレルバス５のバス幅は３２ビットで１画素は８ビットデータと仮定すると、１ワードの３２ビットで４画素分のデータを転送でき、バースト長＝８で３２画素分のデータを送受信できる。図９においてｐ０〜ｐ２３９は送信する２４０画素分の画素データを示し、ｄ０〜ｄ２３９は受信する２４０画素分の画素データを示す。Ｔ１〜Ｔ８は８回の送信トランザクションを示し、Ｒ１〜Ｒ８は８回の受信トランザクションを示す。Ｔ１〜Ｔ７までは各３２画素分のバースト送信を行い、８回目の送信トランザクションＴ８で残りの１６画素(バースト長４)の送信を行っている。同様に、Ｒ１〜Ｒ７では各３２画素分のバースト受信を行い、８回目の受信トランザクションＲ８で残りの１６画素（バースト長４）の受信を行っている。

この複写動作を実行するときに、原稿の画像を２００％に拡大して読み取り、読み取った画像データを画像データ制御部３でメモリ９に送信するＳ２Ｍパスとメモリ９から画像データを受信するＭ２Ｐパスにおけるバースト送受信の様子を図１０（ａ）に示す。原稿の画像を２００％に拡大して読み取っているから送信画素数が２４０画素(ｐ０〜ｐ２３９)から４８０画素(ｐ０〜p４７９)に増加する。バースト長は送受信共に「８」であり、送信と受信が交互に実行されるため、時間ｔ２付近で受信が終了し、その後送信のみが実行される。このとき、バースト受信よりもバースト送信の方が優先度が高く、送信を早くやらなければならない場合には送信終了が遅いため不具合が生じる。

これを解消するためには、バス調停部２１で送信側に多くの使用許可を与える必要があるが、その優先度を細かく設定するには、バス調停部２１の構成がかなり複雑になり、しかもバス調停に時間を要するようになる。このためパソコン等でデータ転送に使われているＰＣＩバスのデータ転送をするときのバースト長を制御するカウンタブロックを画像データ制御部３のパラレルデータインタフェース３７に設け、Ｓ２ＭパスとＭ２Ｐパスの画像データ転送が並行して実行される画像データの転送に適用した場合、バスの転送速度を速めたり、バスの使用効率を向上させることは困難である。

そこで画像データ制御部３のパラレルデータインタフェース３７に、図１１のブロック図に示すように、送信バースト長格納レジスタ７１と送信画素数レジスタ７２と送信画素数カウンタ７３とコンパレータ７４とマルチプレクサ７５と送信バースト長カウンタ７６を有する送信用カウンタブロック７０と、受信バースト長格納レジスタ８１と受信画素数レジスタ８２と受信画素数カウンタ８３とコンパレータ８４とマルチプレクサ８５と受信バースト長カウンタ８６を有する送信用カウンタブロック８０をそれぞれ独立して設け、Ｓ２Ｍパスのバースト長とＭ２Ｐパスのバースト長を別々に設定できるようにする。

そして画像データ制御部３からメモリ９へ画像データを送信するＳ２Ｍパスを実行するとき、操作パネル１９で設定された変倍率や原稿サイズ等により定まる読取ユニット１で読み取る原稿の画像データ量に応じてシステムコントローラ７で送信バースト長を送信バースト長格納レジスタ７１に格納し、送信すべき画素数を送信画素数レジスタ７２にセットする。この画像データを送信するときは、送信画素数レジスタ７２から送信すべき画素数を送信画素数カウンタ７２にロードする。送信画素数カウンタ７３は、そのロード信号が「１」のときカウンタ値をロードし、デクリメント信号が「１」のときカウンタ値のデクリメントを実行する。コンパレータ７４は送信画素数カウンタ７３からロードされたカウンタ値Ｂと送信バースト長格納レジスタ７１にセットされたバースト長Ａとを比較し、比較結果をマルチプレクサ７５に送る。マルチプレクサ７５は送信バースト長格納レジスタ７１にセットされたバースト長Ａがロードされたカウンタ値Ｂより小さいときは、送信バースト長格納レジスタ７１にセットされたバースト長Ａを送信バースト長として選択し、送信バースト長格納レジスタ７１にセットされたバースト長Ａがロードされたカウンタ値Ｂより大きいときは、カウンタ値Ｂを送信バースト長として選択し、選択した送信バースト長を送信バースト長カウンタ７６にロードする。送信バースト長カウンタ７６は、そのロード信号「１」のときロードされた送信バースト長をロードし、デクリメント信号が「１」のときデクリメントが実行される。このように送信バースト長カウンタ７６に送信バースト長がセットされた後、バースト送信が開始され、画像データ制御部３からパラレルバス５と画像メモリアクセス制御部６を介してメモリ９へ１ワード送信されるたびに送信バースト長カウンタ７６及び送信画素数カウンタ７２の値がデクリメントされる。そして送信バースト長カウンタ７６の値が「０」になった時点でバースト送信が終了する。そのとき送信画素数カウンタ７３の値が「０」になっていなければ、まだ送信すべき画像データが画像データ制御部３の送信ＦＩＦＯ３１１に残っていることになるので再度バースト送信が開始され、送信画素数カウンタ７３の値が「０」になるまでバースト送信を繰り返す。

メモリ９に格納された画像データを画像データ制御部３で受信するＭ２Ｐパスを実行するときは、受信する画像データのデータ量に応じてシステムコントローラ７で受信バースト長を受信バースト長格納レジスタ８１に格納し、受信すべき画素数を受信画素数レジスタ８２にセットする。そして受信画素数レジスタ８２から受信すべき画素数を受信画素数カウンタ８３にロードする。受信画素数カウンタ８３は、そのロード信号が「１」のときカウンタ値をロードし、デクリメント信号が「１」のときカウンタ値のデクリメントを実行する。コンパレータ８４は受信画素数カウンタ８３からロードされたカウンタ値Ｂと受信バースト長格納レジスタ８１にセットされたバースト長Ａとを比較し、比較結果をマルチプレクサ８５に送る。マルチプレクサ８５は受信バースト長格納レジスタ８１にセットされたバースト長Ａがロードされたカウンタ値Ｂより小さいときは、受信バースト長格納レジスタ８１にセットされたバースト長Ａを受信バースト長として選択し、受信バースト長格納レジスタ８１にセットされたバースト長Ａがロードされたカウンタ値Ｂより大きいときはカウンタ値Ｂを受信バースト長として選択し、選択した受信バースト長を受信バースト長カウンタ８６にロードする。受信バースト長カウンタ８６は、そのロード信号「１」のときロードされた受信バースト長をロードし、デクリメント信号が「１」のときデクリメントが実行される。このように受信バースト長カウンタ８６に受信バースト長がセットされた後、バースト受信が開始され、画像データ制御部３はメモリ９から画像メモリアクセス制御部６とパラレルバス５を介して１ワード受信するたびに受信バースト長カウンタ８６及び送信画素数カウンタ８２の値がデクリメントされる。そして受信バースト長カウンタ８６の値が「０」になった時点でバースト送信が終了する。そのとき受信画素数カウンタ８３の値が「０」になっていなければ、まだ受信すべき画像データがメモリ９に残っていることになるので再度バースト受信が開始され、受信画素数カウンタ８３の値が「０」になるまでバースト受信を繰り返す。

このように画像データ制御部３からメモリ９へ画像データを送信するＳ２Ｍパスとメモリ９に格納された画像データを画像データ制御部３で受信するＭ２Ｐパスを実行するときに送信バースト長と受信バースト長を伝送する画像データのデータ量に応じて別々に設定して、原稿の画像を２００％に拡大して読み取り、複写動作を実行するときのＳ２ＭパスとＭ２Ｐパスにおけるバースト送受信の様子の例を図１０（ｂ），（ｃ）に示す。図１０（ｂ）は、受信バースト長を「８」に設定し、送信画素数が受信画素数の２倍になるから、送信バースト長を受信バースト長の２倍の「１６」に設定した場合を示し、（ｃ）は受信バースト長を「８」に設定し、送信バースト長を受信バースト長の４倍の「３２」に設定した場合を示す。原稿の画像を２００％に拡大して読み取り、Ｓ２ＭパスとＭ２Ｐパスでバースト送受信したときに、送信バースト長と受信バースト長が「８」と同じ場合には、図１０（ａ）に示すようにトランザクション数はＴ１〜Ｔ１５の１５回になるが、送信バースト長を「１６」、受信バースト長を「８」とした場合は、図１０（ｂ）に示すように、トランザクション数はＴ１〜Ｔ８の８回になり、さらに送信バースト長を「３２」とした場合は、図１０（ｃ）に示すように、トランザクション数はＴ１〜Ｔ４の４回になる。また、送信バースト長を「１６」と受信バースト長の２倍に設定した場合、送信と受信のバースト転送終了は、双方共にほぼ同じ時間ｔ５になる。さらに、送信バースト長を受信バースト長の４倍の「３２」にすることにより、送信のバースト転送終了は受信時よりもかなりはやく時間ｔ７になる。例えば送信画像データの２５６画素目のデータｐ２５５がメモリ９に格納されるタイミングを見ると送信バースト長が「８」の場合は時間ｔ２であったが、送信バースト長を「１６」に設定することにより時間ｔ４となり、さらに、送信バースト長を「３２」に設定すると時間ｔ６とかなり早くメモリ９に格納することができる。したがって複写動作のように画像データ制御部３における画像データの受信よりも画像データの送信の方が優先度が高く、送信を早くやらなければならない場合に、送信バースト長を受信バースト長より大きくすることにより、簡単なバス調停方式で優先度が高い画像データを迅速に転送することができる。

前述したように、複写動作を実行時にはＳ２ＭパスとＭ２Ｐパスの画像データ転送が並行して実行されることになる。この場合、パラレルバス５上ではバースト送信とバースト受信が交互に行われることになる。このようにバースト送信とバースト受信を行うとき、データ転送に使う制御シーケンサの状態遷移図の概要を図１２に示す。図１２において（ａ）はバースト送信とバースト受信を交互に行うためのステートマシンで構成した送受信シーケンサであり、（ｂ）は送信シーケンサ、（ｃ）は受信シーケンサである。図１２（ａ）の送受信シーケンサで今ステートＳ０の状態のときに画像データ制御部３の送信ＦＩＦＯ３１１にメモリ９に蓄積すべき画像データが格納し終わり、信号ＩＴ_ＥＸＥにより画像送信が要求されると送受信シーケンサはステートＳ１に遷移し、送信シーケンサ起動信号ＩＴ_ＥＸＥ２により(ｂ)の送信シーケンサに起動をかけた後、ステートＳ２にて次の転送要求まで待機する。（ｂ）の送信シーケンサは送信シーケンサ起動信号ＩＴ_ＥＸＥ２の入力により起動がかかり、アイドル状態のステートＳ４からステートＳ５に移行することによってバースト送信が開始される。ステートＳ５はパラレルバス５の使用許可を要求するためにバス調停部２１にリクエスト信号ＩＴ_ＲＥＱを出力している状態である。バス調停部２１からバス使用許可信号ＩＴ_ＧＮＴが入力されるとステートＳ５からステートＳ６に遷移し、ステートＳ６のバースト送信起動信号ＩＴ_ＳＴＡＲＴの出力よりバースト送信の起動をかけ、ステートＳ７でバースト送信が終了するまで、すなわち送信バースト長カウンタ７６の値が「０」になるまで待機する。送信バースト長カウンタ７６の値が「０」になり、バースト送信が終了すると、その旨を示す信号ＩＴ_ＥＮＤが入力され、ステートＳ７からアイドル状態のステートＳ４に戻る。

次に、送受信シーケンサのステートＳ２で画像受信要求信号ＩＲ_ＥＸＥが入力されると、ステートＳ２からステートＳ３へ遷移し、受信シーケンサ起動信号ＩＲ_ＥＸＥ２により、(ｃ)の受信シーケンサに起動をかけた後、ステートＳ０にて次の転送要求まで待機する。（ｃ）の受信シーケンサは受信シーケンサ起動信号ＩＲ_ＥＸＥ２の入力により起動がかかり、ステートＳ８からステートＳ９に移行することによってバースト受信が開始される。ステートＳ９はパラレルバス５の使用許可を要求するためにバス調停部２１にリクエスト信号ＩＲ_ＲＥＱを出力している状態である。バス調停部２１よりバス使用許可信号ＩＲ_ＧＮＴが入力されるとステートＳ９からステートＳ１０に遷移し、ステートＳ１０のバースト受信起動信号ＩＲ_ＳＴＡＲＴの出力によりバースト受信の起動をかけ、ステートＳ１１でバースト受信が終了するまで、すなわち受信バースト長カウンタ８６の値が「０」になるまで待機する。受信バースト長カウンタ８６の値が「０」になり、バースト受信が終了すると、その旨を示す信号ＩＲ_ＥＮＤが入力されるのでステートＳ１１からアイドル状態のステートＳ８に戻る。

図１２（ａ）の送受信シーケンサにおいて、ステートＳ０の状態にあるとき、送信要求信号ＩＴ_ＥＸＥと受信要求信号ＩＲ_ＥＸＥの双方の要求がきた場合には、状態遷移図に示すように送信要求に応え、ステートＳ０からステートＳ１への遷移によってバースト送信が実行される。一方、ステートＳ２の状態にあるとき、同様に送信要求信号ＩＴ_ＥＸＥと受信要求信号ＩＲ_ＥＸＥの双方の要求がきた場合には、今度は状態遷移図に示すように受信要求に応え、ステートＳ２からステートＳ３への遷移によってバースト受信が実行される。このようにしてバースト送信とバースト受信が交互に実行される。

前記説明ではパラレルバス５上ではバースト送信とバースト受信が交互に行なうとき、データ転送に使う制御シーケンサを送受信シーケンサと送信シーケンサ及び受信シーケンサの３つのシーケンサにより構成した場合について説明したが、送受信シーケンサと送信シーケンサ及び受信シーケンサを１つのシーケンサで実現することもできる。図１３は画像データ制御部３でバースト送信とバースト受信を並列して実行するときの制御シーケンサを１つのシーケンサで構成した場合の状態遷移図の概要を示す。図１３の状態遷移図においてはステートＳ０が送信アイドルステート、ステートＳ１〜Ｓ３がバースト送信シーケンス、ステートＳ４が受信アイドルステート、ステートＳ５〜Ｓ７がバースト受信シーケンスである。送信アイドルステートＳ０の状態のとき、画像送信要求信号ＩＴ_ＥＸＥにより画像送信が要求されるとステートＳ０からステートＳ１に遷移し、ステートＳ１でパラレルバス５の使用許可を要求するためにリクエスト信号ＩＴ_ＲＥＱを出力し、バス調停部２１よりバス使用許可信号ＩＴ_ＧＮＴが入力されるとステートＳ１からステートＳ２に遷移し、ステートＳ２でバースト送信起動ＩＴ_ＳＴＡＲＴをかけ、ステートＳ３でバースト送信が終了するまで、すなわち送信バースト長カウンタ７６の値が「０」になるまで待機する。送信バースト長カウンタ７６の値が「０」になり、バースト送信が終了すると、その旨を示す新語ＩＴ_ＥＮＤが入力され、ステートＳ３から受信のアイドルステートＳ４に遷移する。

ステートＳ４の状態で画像受信要求信号ＩＲ_ＥＸＥが入力されると、ステートＳ４からステートＳ５へ遷移し、ステートＳ５でパラレルバス５の使用許可を要求するためにバス調停部２１にリクエスト信号ＩＲ_ＲＥＱを出力し、バス調停部２１よりバス使用許可信号ＩＲ_ＧＮＴが入力されるとステートＳ５からステートＳ６に遷移し、ステートＳ６でバースト受信の起動ＩＲ_ＳＴＡＲＴをかけ、ステートＳ７でバースト受信が終了するまで、すなわち受信バースト長カウンタ８６の値が「０」になるまで待機する。受信バースト長カウンタ８６の値が「０」になり、バースト受信が終了すると、その旨を示す信号ＩＲ_ＥＮＤが入力され、ステートＳ７から送信アイドル状態のステートＳ０に戻る。

また、送信アイドルステートＳ０にあるとき、送信要求信号ＩＴ_ＥＸＥと受信要求信号ＩＲ_ＥＸＥの双方の要求がきた場合には、送信要求に応えステートＳ０からステートＳ１へ遷移してバースト送信が実行される。また、受信アイドルステートＳ４にあるとき、同様に送信要求信号ＩＴ_ＥＸＥと受信要求信号ＩＲ_ＥＸＥの双方の要求がきた場合には、受信要求に応えステートＳ４からステートＳ５へ遷移してバースト受信が実行される。このようにして、バースト送信とバースト受信を交互に実行する。また、送信アイドルステートＳ０にあるときデータ送信要求がなくデータ受信要求があった時に受信アイドルステートＳ４に移行しデータ受信を実行し、受信アイドルステートＳ４の状態でデータ受信要求がなくデータ送信要求があったときに送信アイドルステートＳ０に移行しデータ送信を実行する

このように制御シーケンサを１つのシーケンサで構成することにより、制御シーケンサを送受信シーケンサと送信シーケンサ及び受信シーケンサの３つのシーケンサで構成する場合と比べてステート数も１２ステートから８ステートに減らすことができるとともに、構成回路も少なくすることができ、複雑なシーケンサ等の制御回路を使用しないで画像データのバースト送信とバースト受信を並行して実行することができる。

前記説明ではデジタル複写機で複写動作を行なう時に読み取った画像データを画像データ制御部３からパラレルバス５を介してメモリ９に格納し、メモリ９に格納した画像データを画像データ制御部３で受信する場合について説明したが、図１４のブロック図に示すように、複数のプロセッサ２００ａ，２００ｂ〜２００ｎが共有メモリ２０１を持つ多重プロセッサにおいても、各プロセッサ２００ａ〜２００ｎの転送するデータ量や優先度に応じて各プロセッサ２００ａ〜２００ｎのＰＣＩバス２０２の使用権の占有時間やバースト長を別々に設定しても良い。このように各プロセッサ２００ａ〜２００ｎの転送するデータ量等により、使用権の占有時間やバースト長を別々に設定することにより、データの転送効率を高めることができるとともに、バス調停回路２０３の構成を簡略化することができる。

また、図１５のブロック図に示すように、複数の端末装置２０４ａ〜２０４ｃから交換機２０５と伝送路２０６と交換機２０７を有するパケット交換網を介して端末装置２０８ａ，２０８ｂにデータを送信するとき、各端末装置２０４ａ〜２０４ｃの転送するデータ量に応じてパケット長を各端末装置２０４ａ〜２０４ｃ毎に別々に設定することにより、データの転送効率を高めることができるとともに伝送路２０６を有効に活用することができる。

この発明の実施例のデジタル複写機の構成を示すブロック図である。 画像データ制御部の構成を示すブロック図である。 画像処理プロセッサの構成を示すブロック図である。 画像メモリアクセス制御部の構成を示すブロック図である。 ビデオデータ制御部の構成を示すブロック図である。 ファクシミリ制御ユニットの構成を示すブロック図である。 画像データの転送の状態を示すブロック図である。 パソコンでデータ転送するときのバースト長を制御するカウンタブロックの構成を示すブロック図である。 送受信のバースト長が同じときのバースト送受信の状態を示す時間経過図である。 原稿の画像を２００％に拡大して読み取ったときのバースト送受信の状態を示す時間経過図である。 この実施例の画像データを転送するときのバースト長を制御するカウンタブロックの構成を示すブロック図である。 バースト送信とバースト受信を行なうときのデータ転送制御シーケンサの状態遷移図である。 バースト送信とバースト受信を行なうときの他のデータ転送制御シーケンサの状態遷移図である。 多重プロセッサの構成を示すブロック図である。 複数の端末装置でパケット送受信するときの構成を示すブロック図である。 従来例の構成を示すブロック図である。 バス調停方式を示すステートマシンの状態遷移図である。 バス調停方式を示すステートマシンの第２の状態遷移図である。 バス調停方式を示すステートマシンの第３の状態遷移図である。 優先度が異なるステートマシンのバス調停方式を示す状態遷移図である。 優先度が異なるステートマシンの他のバス調停方式を示す状態遷移図である。

符号の説明

１；読取ユニット、２；センサ・ボード・ユニット、３；画像データ制御部、
４；画像処理プロセッサ、５；パラレルバス、
６；画像メモリアクセス制御部、７；システムコントローラ、
８；プロセスコントローラ、９；メモリ、１０；ＰＣ、
１１；ビデオデータ制御部、１２；，作像ユニット、
１３；ファクシミリ制御ユニット、１４；公衆回線、２０；シリアルバス、
２１；バス調停部、７０；送信用カウンタブロック、
７１；送信バースト長格納レジスタ、７２；送信画素数レジスタ、
７３；送信画素数カウンタ、７４；コンパレータ、７５；マルチプレクサ、
７６；送信バースト長カウンタ、８０；送信用カウンタブロック、
８１；受信バースト長格納レジスタ、８２；受信画素数レジスタ、
８３；受信画素数カウンタ、８４；コンパレータ、８５；マルチプレクサ、
８６；受信バースト長カウンタ。

Claims (3)

1. 読み取った原稿画像信号を画像処理部でデジタル画像信号に変換し、変換されたデジタル画像信号を画像データ制御部で共有データバスにバースト送信して画像メモリアクセス制御部に転送し、転送されたデジタル画像信号を画像メモリアクセス制御部でメモリに格納し、メモリに格納されたデジタル画像信号を印刷出力するとき、メモリに格納されたデジタル画像信号を画像メモリアクセス制御部で読み出して共有データバスにバースト送信して画像データ制御部に転送する画像データ処理方法において、
   前記画像データ制御部から前記画像メモリアクセス制御部に送信するデジタル画像信号のバースト長と前記画像メモリアクセス制御部から前記画像データ制御部に送信するデジタル画像信号のバースト長とを送信するデジタル画像信号の画素数に応じて別々に設定することを特徴とする画像データ処理方法。
2. 読み取った原稿画像信号をデジタル画像信号に変換する画像処理部と、
   前記画像処理部で変換されたデジタル画像信号を共有データバスにバースト送信する画像データ制御部と、
   前記画像データ制御部から共有データバスに送信されたデジタル画像信号をメモリに格納し、メモリに格納されたデジタル画像信号を印刷出力するとき、メモリに格納されたデジタル画像信号を読み出して共有データバスにバースト送信して前記画像データ制御部に転送する画像メモリアクセス制御部とを有する画像データ処理装置において、
   前記画像データ制御部から前記画像メモリアクセス制御部に送信するデジタル画像信号のバースト長と前記画像メモリアクセス制御部から前記画像データ制御部に送信するデジタル画像信号のバースト長とを送信するデジタル画像信号の画素数に応じて別々に設定することを特徴とする画像データ処理装置。
3. 読み取った原稿画像信号をデジタル画像信号に変換する画像処理部と、
   前記画像処理部で変換されたデジタル画像信号を共有データバスにバースト送信する画像データ制御部と、
   前記画像データ制御部から共有データバスに送信されたデジタル画像信号をメモリに格納し、メモリに格納されたデジタル画像信号を印刷出力するとき、メモリに格納されたデジタル画像信号を読み出して共有データバスにバースト送信して前記画像データ制御部に転送する画像メモリアクセス制御部と、
   前記画像メモリアクセス制御部から前記画像データ制御部に転送されたデジタル画像信号を前記画像データ制御部から入力して印字を実行する画像出力部とを有する画像形成装置において、
   前記画像データ制御部から前記画像メモリアクセス制御部に送信するデジタル画像信号のバースト長と前記画像メモリアクセス制御部から前記画像データ制御部に送信するデジタル画像信号のバースト長とを送信するデジタル画像信号の画素数に応じて別々に設定することを特徴とする画像形成装置。

Images