JP2000276357A - 割り込み処理装置および割り込み通知方法 - Google Patents

Abstract

(57)【要約】 【課題】 割り込み発生の種別、通知元、通知先ＣＰＵ
の識別等の情報を載せ、割り込み処理を迅速に行う割り
込み処理装置および割り込み通知方法を提供する。 【解決手段】 システムバス５とＩ／Ｏバス８との間に
装備され、Ｉ／Ｏバス８からの割り込みを意味するトラ
ンザクションをデコードするコマンドデコーダ９と、Ｉ
／Ｏバスからの通常のトランザクションをＩ／Ｏ割り込
みとして解釈して処理する割込み受信部１０とを有して
構成され、Ｉ／Ｏバス８からの通常のトランザクション
を通常の割り込み線からの割り込み通知の処理と等しく
処理可能とした。割り込みトランザクションとして割り
込み通知を処理でき、割り込み分解能が悪いことに起因
する多数のＩ／Ｏデバイス６，７が同時に動作した場合
の性能劣化や、複数のＤＭＡが同時に発生している場合
の割り込み順序処理性を改善することが可能となる。従
って、割り込み処理を迅速に行うことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、迅速処理を可能と
した割り込み処理装置および割り込み通知方法に関す
る。

【０００２】

【従来の技術】従来、割り込み処理装置および割り込み
通知方法は一般に、割り込みが専用線を介して直接バス
ブリッジに伝えられる方式を取る。この方式において、
ＤＭＡライト自身は、Ｉ／Ｏバス上のトランザクション
で他のＩ／Ｏデバイス間との調停を経てからバスブリッ
ジ内の処理後にシステムバスへ通知される。なお、前記
バスブリッジ内での処理の内容は、システムバスの構成
に依存するものであり、キャッシュ・コヒーレンシ処理
や、バッファ処理等のことを指す。

【０００３】例えば、従来例１の特開平７−１０５０３
１号公報によれば、「多重プロセッサ・コンピュータ・
システム内で割り込み情報を伝えるための方法および装
置」について開示されている。これによれば、割り込み
サブシステム内に２つの層を設けることによって、割り
込みのタイプまたは割り込みのソースから独立であり、
基礎となるシステム・ハードウェア構造からも独立なア
プリケーション・ソフトウェアが記述可能であるとして
いる。また、割り込みは、アドレス・バスを介して転送
されるので、他の割り込みや他のシステム動作と共にシ
ーケンス化するとしている。

【０００４】また従来例２の特開平９−９７１８４号公
報によれば、「効率的な割り込み処理を含む情報処理シ
ステム」について開示されている。これによれば、デー
タ管理ユニットが割り込み経路指定論理を含み、割り込
みパケットをスヌープし、情報をレジスタに記憶し、特
定の割り込みが受諾または拒否されたかを示す信号を生
成することで、効率化を図ることが可能となる。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来例のように構成された１ビット線での情報では、割り
込みがあったかなかったかしか解らない。さらに、それ
を受けるバスブリッジ等の割り込みコントローラとして
の構成部への割り込み線入力の本数以上に、Ｉ／Ｏデバ
イスが接続されているような構成が一般的であるため、
割り込み分解能が荒く、また割り込み処理に時間がかか
るという問題を伴う。

【０００６】本発明は、上記事情に鑑みなされたもの
で、割り込み発生の種別、通知元、通知先ＣＰＵの識別
等の情報を割り込み処理装置に記憶し、割り込みの迅速
処理を可能とする、割り込み処理装置および割り込み通
知方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】かかる目的を達成するた
め、請求項１記載の発明は、Ｉ／Ｏバスからの割り込み
のトランザクションをデコードするコマンドデコーダ
と、Ｉ／Ｏバスからの通常のトランザクションをＩ／Ｏ
割り込みとして解釈して処理する割り込み受信部とを有
し、システムバスとＩ／Ｏバスとの間に装備され、該Ｉ
／Ｏバスからの通常のトランザクションを通常の割り込
み線からの割り込み通知の処理と等しく処理可能とした
ことを特徴とする。

【０００８】請求項２記載の発明は、請求項１記載の発
明において、割り込み処理装置は、割り込み受信部で認
識された割り込み情報／割り込み要因を保持する要因保
持部と、Ｉ／Ｏデバイス側からの割り込み処理の通知に
対してＣＰＵ側の処理が完了した場合に、次の新しい割
り込み処理を受け付けることができるように、要因保持
部により保持された割り込み情報／割り込み要因をクリ
アする割り込みクリア指示部と、を有することを特徴と
する。

【０００９】請求項３記載の発明は、請求項１または２
記載の発明において、割り込み処理装置は、複数の割り
込み線からの割り込み入力や複数のＩ／Ｏデバイスから
の割り込みトランザクションによる割り込み要因が存在
しているときに、相互間の上位ＣＰＵへの割り込み通知
の優先順位を決めるための優先順位処理部と、優先順位
処理部で順序化され決定された優先順位に基づいて割り
込み通知の要求を一般化して割り込みトランザクション
として通知するための前処理を行う通知処理部と、シス
テムバスに対して割り込みトランザクションを発行する
トランザクション発行部と、を有することを特徴とす
る。

【００１０】請求項４記載の発明は、Ｉ／Ｏバスからの
割り込みを意味するトランザクションをデコードするコ
マンドデコード工程と、Ｉ／Ｏバスからの通常のトラン
ザクションをＩ／Ｏ割り込みとして解釈して処理する割
り込み受信工程とを有し、Ｉ／Ｏバスからの通常のトラ
ンザクションを通常の割り込み線からの割り込み通知の
処理と等しく処理可能としたことを特徴とする。

【００１１】請求項５記載の発明は、請求項４記載の発
明において、割り込み通知方法は、割り込み受信工程で
認識された割り込み情報／割り込み要因を保持する要因
保持工程と、Ｉ／Ｏデバイス側からの割り込み処理の通
知に対してＣＰＵ側の処理が完了した場合に、次の新し
い割り込み処理を受け付けることができるように、要因
保持工程により保持された割り込み情報／割り込み要因
をクリアする割り込みクリア指示工程と、を有すること
を特徴とする。

【００１２】請求項６記載の発明は、請求項４または５
記載の発明において、割り込み通知方法は、複数の割り
込み線からの割り込み入力や複数のＩ／Ｏデバイスから
の割り込みトランザクションによる割り込み要因が存在
しているときに、相互間の上位ＣＰＵへの割り込み通知
の優先順位を決めるための優先順位処理工程と、優先順
位処理工程で順序化され決定された優先順位に基づいて
割り込み通知の要求を一般化して割り込みトランザクシ
ョンとして通知するための前処理を行う通知処理工程
と、システムバスに対して割り込みトランザクションを
発行するトランザクション発行工程と、を有することを
特徴とする。

【００１３】

【発明の実施の形態】次に、添付図面を参照して本発明
による割り込み処理装置および割り込み通知方法の実施
の形態を詳細に説明する。図１から図６を参照すると、
本発明の割り込み処理装置および割り込み通知方法の一
実施形態が示されている。

【００１４】図１は、本実施形態による割り込み処理装
置および割り込み通知方法の基本的な構成を示すブロッ
ク図である。図１においては、上位のシステムバス５と
下位のＩ／Ｏバス８との間を接続するため、ＣＰＵ→Ｉ
／Ｏ処理部１７と割り込み処理部１８とからなるバスブ
リッジ２０として適用した内部構成例を示している。

【００１５】ＣＰＵ→Ｉ／Ｏ処理部１７は、後述される
キャッシュ／バスコントローラ２を介して接続されるＣ
ＰＵ１からのトランザクションを受信してデコードする
ためのトランザクション受信・デコード部１６を備えて
いる。

【００１６】割り込み処理部１８の構成は、本発明に従
って、下位のＩ／Ｏバス８からの割り込みを意味するト
ランザクションをデコードするコマンドデコーダ９を設
けており、下位のＩ／Ｏバス８からの通常のトランザク
ションをＩ／Ｏ割り込みとして解釈し、通常の割り込み
線からの割り込み通知を処理する割り込み受信部１０で
両者の割り込み指示を等しく処理することを可能として
いる。

【００１７】従って、通常の割り込み線入力以外に、下
位のＩ／Ｏバス８からの通常のトランザクションを使用
して割り込み通知が可能となる。このことから、Ｉ／Ｏ
デバイス６，７からのＤＭＡ処理と、その通知処理のた
めの割り込みとの順序性の確保が容易にとれる。また、
物理的な割り込み線数に制限が無いことから、種々の情
報をこのトランザクション中に載せることが可能とな
る。このため、割り込みを処理するＣＰＵ１および図示
されないＯＳドライバに対し、割り込み分解能を上げて
通知されることになる。この結果、割り込み処理の高速
化という効果が得られる。上記の内容を、図１を参照し
ながら本ブロック図の各構成部分について以下に詳述す
る。

【００１８】図１においては、バスブリッジ２０の構成
の内、本発明に関係する割り込み処理部１８をクローズ
アップしたブロック図として示されている。それ以外の
データ受け渡しとしてのバスブリッジ機能は、本発明と
は直接関係しないので説明を省略する。

【００１９】割り込み処理機能におけるＣＰＵ１への割
り込み通知は、直接各割り込み発生元のデバイスからの
信号を入力するのではなく、バスやチップセットを通じ
てＣＰＵ１の割り込み端子へ入力されることが一般的で
ある。本実施形態では、その意味でＣＰＵ１とシステム
バス５の間に設けられたチップセットであるキャッシュ
／バスコントローラ２で一旦処理された割り込み情報
が、ＣＰＵ１に伝えられる形態を有する構成例である。

【００２０】また、メモリ／バスコントローラ４は、シ
ステムバス５とメモリ３との間でインタフェースの役割
を果たし、メモリアクセスのコントロールとシステムバ
スアクセスの処理を行う。通常、このメモリ／バスコン
トローラ４には、プログラムやデータ以外に割り込み処
理のためのテーブル、あるいはフラグ領域等が置かれる
ことが一般的である。なお、この割り込み処理の見地か
らのメモリ領域の使われ方は、本発明とは直接関係が無
いので、これらに関しては説明を省略する。

【００２１】Ｉ／Ｏデバイス６，７は、Ｉ／Ｏバス８に
接続されたＩ／Ｏデバイスである。このＩ／Ｏデバイス
６，７の形態は、本実施形態のために特別な使用法を必
要としない。また、通常のＰＣＩやＩＳＡ等のＩ／Ｏバ
スに代表されるＰＣＩカードやＩＳＡカードにおいて想
定されるように、特別なハードウェアを必要としない。
但し、これらのＩ／Ｏデバイス６，７を制御するカード
上のＲＯＭに格納されているファームウエアやオペレー
ティングシステム上で動作し、これらのＩ／Ｏデバイス
６，７を制御するドライバに関しては、本実施形態の割
り込み方法を実現するために対応している必要がある。

【００２２】バスブリッジ２０は、本割り込み通知方法
を実現する割り込み処理装置の構成例を示している。つ
まり、割り込み処理装置は、一般的なバスブリッジから
本実施形態の割り込み処理に関係する部分だけをクロー
ズアップして示されたバスブリッジである。

【００２３】割り込み受信部１０は、Ｉ／Ｏデバイス
６，７からの割り込み線入力を介して入力される割り込
み情報を受信処理する装置である。この割り込み線は、
一般的にはＩ／Ｏバスとしてピンアサインされており、
デバイスからの割り込み線は従来の通り１ビット線であ
ることが一般的である。

【００２４】本実施形態では、Ｉ／Ｏバス８におけるバ
ストランザクションを利用する。なお、上述のバストラ
ンザクションとは、メモリリード・サイクル、メモリラ
イト・サイクル、Ｉ／Ｏライト・サイクル等のバスサイ
クルのことを言う。これらにより、割り込み通知機能と
して機能可能なこと、またバスサイクルであることか
ら、どのような種別の割り込みが発生したか、あるい
は、誰が通知した割り込みで、どのＣＰＵに通知したい
か等の情報をバストランザクションに載せることが可能
となるので、割り込みの分解能を上げた形で、ＣＰＵ１
に対して通知することが可能となる。

【００２５】また、割り込みをＩ／Ｏバストランザクシ
ョンとしたことによって、特に、ＤＭＡ（ダイレクトメ
モリアクセス）による割り込みと、ＤＭＡとの順序性、
同期性における問題を回避し易くなる効果も期待でき
る。これは、例えば、Ｉ／Ｏデバイスがシステムメモリ
に対してライトを実行するＤＭＡライトの終了の通知手
段として割り込みを使用する場合、従来方法では、割り
込みは専用線でバスブリッジに直接伝えられる。しかし
ながら、本発明では、ＤＭＡライト自身が、Ｉ／Ｏバス
８上のトランザクションで他のＩ／Ｏデバイス間との調
停行い、その後、バスブリッジ２０内の処理を経て、シ
ステムバス５へ通知される。

【００２６】ところが、Ｉ／Ｏバス８上のトランザクシ
ョンが混んでいたり、バスブリッジ２０内部のＤＭＡデ
ータ処理で時間がかかったりする場合、ＤＭＡ終了通知
としての割り込みがＤＭＡ完了を待たずに、ＣＰＵやチ
ップセットに伝えられてしまい、順序性の保証がとれな
くなって不具合が起こるケースがあり得る。

【００２７】勿論、このようなケースはドライバの作り
に依存するが、Ｉ／Ｏデバイス６，７から送られてくる
トランザクションがハードウェアとして通常の割り込み
なのか、ＤＭＡ終了通知としての割り込みなのかを識別
する手段は、割り込み線を使用する限り持てないので、
常にこの問題を内包することになる。

【００２８】コマンドデコーダ９は、上述のようにＩ／
Ｏバストランザクションとして割り当てられた割り込み
トランザクションを認識し、割り込み通知が来たことを
割り込み受信部１０に通知する機能を備える。

【００２９】割り込み受信部１０は、割り込み線入力か
らの割り込みやＩ／Ｏバストランザクションとしての割
り込みを認識する以外に、この受信した割り込みをマス
クするかしないかを決める機能も備える。例えば、受信
した割り込みをマスクする場合には、割り込み入力があ
っても上位のＣＰＵ１へは通知せず、無視することがで
きる。

【００３０】要因保持部１１は、割り込み受信部１０で
認識された割り込み情報（要因）を保持する機能を備え
る。ここでどのような情報を保持するかは、本実施形態
の範囲外であるが、通常の割り込み線からの入力では入
力割り込み線番号と当該入力割り込み線番号に対する割
り込みの有無を保持することが一般的である。

【００３１】割り込みクリア指示部１２は、ＣＰＵ１に
よる割り込み処理の終了に伴って、割り込み処理の通知
に対してＣＰＵ１側の処理が完了した場合に、バスブリ
ッジ２０の要因保持部１１における割り込み情報（要
因）の保持をクリアする。これにより、次の新しい割り
込み処理を受け付けることができるように備えることが
可能となる。

【００３２】優先順位処理部１３は、複数の割り込み線
からの割り込み入力や複数のＩ／Ｏデバイス６，７等か
らの割り込みトランザクションによる割り込み要因が存
在しているときに、相互間の上位ＣＰＵ１への割り込み
通知の優先順位を決めるための機構である。

【００３３】通知処理部１４は、優先順位処理部１３で
順序化され決定された優先順位に基づいて割り込み通知
要求を一般化し、システムバス５に対してトランザクシ
ョン発行部１５を通じて、割り込みトランザクションと
して通知するための前処理を行う部分である。実際にシ
ステムバス５経由で割り込みトランザクションが通知さ
れたかどうかの情報も、併せて記憶しておく機能を有す
る。

【００３４】（動作の説明）本実施形態の動作例に関し
て、図２、３、４、５、６を参照しながら以下に説明す
る。

【００３５】図２は、本発明のＩ／Ｏバストランザクシ
ョンをどのように割り込み通知として認識するかを説明
するためのアドレスマップの一構成例である。図２にお
ける各アドレスマップは、本実施形態の説明の都合上、
一例として挙げたものであり、全てのコンピュータシス
テムに当てはまるものではなく、ハードウェアの構成、
オペレーティングシステムのアーキテクチャに依存する
ものである。

【００３６】アドレスマップＡは、一般的なアドレスマ
ップの構成例を示したものである。アドレスマップＡに
おいて、“Ｌｏｃａｌ Ｉ／Ｏ空間”と呼ばれるもの
は、Ｉ／Ｏバス上の資源としてマッピングされる領域で
あり、Ｉ／Ｏバス上のＩ／Ｏデバイスの内部レジスタ等
へのアクセスや、バスブリッジの内部資源をＩ／Ｏバス
上からアクセスする場合に使用される空間であると仮定
する。

【００３７】アドレスマップＡにおいて、“Ｌｏｃａｌ
Ｍｅｍｏｒｙ空間”と呼ばれるものは、Ｉ／Ｏバス上
のメモリ空間（例えば、ビデオメモリ空間や、そのデバ
イス上のＲＡＭ、ＲＯＭ空間）であると仮定する。

【００３８】アドレスマップＡにおいて、“Ｓｙｓｔｅ
ｍ Ｍｅｍｏｒｙ空間”とは、オペレーティングシステ
ムがおかれたり、各種データの格納領域や、ＤＭＡで使
用されるメモリ空間であると仮定する。

【００３９】アドレスマップＡにおいて、“Ｓｙｓｔｅ
ｍ Ｉ／Ｏ空間”とは、ＣＰＵからのみアクセスされる
空間で、各チップセットに対する設定を行ったり、ステ
ータス情報が格納されていたりする領域であると仮定す
る。

【００４０】アドレスマップＡにおいて、Ｉ／Ｏバス上
のデバイスからアクセスされる領域の内、例えば、“Ｌ
ｏｃａｌ Ｉ／Ｏ空間”の使われていない領域（例え
ば、アドレスマップＢの“Ｒｅｓｅｒｖｅｄ ｏｒ 空
き領域”）の一部を本実施形態のために使用すること
で、割り込み通知領域としてマッピングすることができ
る。

【００４１】この部分をさらに詳しく説明したのが、ア
ドレスマップＢである。例えば、ＰＣＩ−バスのよう
に、アドレスマップに関して動的なコンフィギュレーシ
ョンが可能である場合、アドレスマップＢには、“Ｒｅ
ｓｅｒｖｅｄ ｏｒ 空き領域”をアドレスマップＣの
ように再定義し、割り込み通知領域として動的に確保す
ることが可能である。この領域は、どのＩ／Ｏデバイス
からもトランザクションを発行可能な領域として確保す
ることができる。

【００４２】従って、この割り込み領域へのアドレスを
含んだトランザクションを割り込みとして認識できる機
構を予めバスブリッジに装備しておき、さらに割り込み
領域におけるアドレス位置毎に種々の情報を載せること
が可能である。さらに、割り込みトランザクションが、
この領域へのライトアクセスとして定義される場合、ラ
イトデータに対して意味を持たせることにより、種々の
情報をのせることも可能である。

【００４３】このように、ハードウェア的には、バスブ
リッジに対して僅かの物量の変更および追加により、Ｉ
／Ｏデバイス側のハードウェアには変更を加えることな
く、一般的に、非常に処理時間がかかる割り込み処理を
軽減することが可能な割り込み情報を割り込み通知と同
時に発行することが可能となる。さらに、従来の割り込
み方式と共存することも可能である。このため、ＯＳあ
るいは、ドライバへの影響を考慮しながら、既存方式と
本実施形態の方式とを併用して、柔軟な割り込み処理方
式を実現することが可能である。

【００４４】具体的なフロー図を通して、本発明の動作
について説明する。図３および図４に示されるのは、時
系列で記載した割り込み処理フローの一例である。これ
らのフロー図を参照しながら、動作例を以下に説明す
る。

【００４５】まず、割り込みはＩ／Ｏデバイスから発行
されるが、本実施形態の場合、Ｉ／Ｏバス上のトランザ
クション１００であるため、図３に示されるように、通
常のバスアクセスが開始される。

【００４６】これを受けて、バスブリッジ側では、図３
のコマンドデコーダ１０１〜割り込み処理開始１０８の
ように割り込みが処理される。このフロー図で、図３の
コマンドデコーダ１０１〜通知処理１０５に関しては、
バスブリッジ内部の実施形態の割り込み処理を行う主要
構成要素となっており、図３のトランザクション発行１
０６でＣＰＵへ通知する。このために、上位のシステム
バスにトランザクションとして通知される形態を想定し
ている。なお、バスブリッジを経て、割り込みが上位バ
ス（システムバス）に対して通知される方法には種々の
方法があり、図３のトランザクション発行１０６から割
り込み処理開始１０８までの流れは、一実施例である。
なお、コンピュータシステムの構成によって種々の構成
方法があることは言うまでもない。

【００４７】さらに、上位バス（システムバス）を経由
して割り込みをＣＰＵが認識した場合について、図４の
フロー図を参照しながら割り込み処理を説明していく。

【００４８】まずＣＰＵが割り込みを認識し、一般的に
予め決められた処理ルーチンに従って動作していく。し
かし、その場合、どのＩ／Ｏデバイスが発行した割り込
みなのか、どのような種別の割り込みだったのかを、割
り込み発行元を逆に辿って調べていくことが一般的であ
る。

【００４９】本実施形態においては、Ｉ／Ｏデバイスか
らの割り込みトランザクションは、バスブリッジがトラ
ンザクションとしての割り込みとして認識し、これを上
位バス（システムバス）を経由してＣＰＵに対して通知
を行っているので、この割り込み情報を保持しているバ
スブリッジの内部資源（例えば、内部レジスタ等）を参
照することになる。従って、図４のトランザクション発
生２００で発生したシステムバス上のトランザクション
は、図４の内部資源アクセストランザクション２０１の
バスブリッジへのトランザクションとして発生し、バス
ブリッジにおいてコマンドデータ２０２としてデコード
された後、バスブリッジは、ＣＰＵの要求に従って割り
込み要因等の割り込み情報をＣＰＵに対してレスポンス
として返す。例えば、リードトランザクションに対する
割り込み要因引き渡し２０３に伴うリードデータであ
る。

【００５０】これを受け取った後、ＣＰＵは、コンピュ
ータシステムやオペレーティングシステム、ドライバの
構造に依存した形で、割り込みトランザクションの送り
主であるＩ／Ｏデバイスに対してアクセスを行って、さ
らに詳細な割り込みの原因を探ろうとする。そのための
トリガの情報は、上述されるようにコンピュータシステ
ム等の構造に依存しているため、この構造に適する形
で、これを手がかりにバスブリッジ配下に対してリード
アクセス等を実行する。例えば、バスブリッジからの要
因（ステータス）の読み出しである（図４の２０４）。

【００５１】以降、割り込み処理＃１（２０５）〜Ｉ／
Ｏバスからの要因情報引き取り２０９のように割り込み
発生の原因を辿って行きながら、必要に応じて、バスブ
リッジからの要因受信２０４〜Ｉ／Ｏバスからの要因引
き取り２０９のアクセスを繰り返していくことが一般的
である。

【００５２】この繰り返しの回数は、主に割り込み処理
開始２００〜バスブリッジからの要因受信２０４にかけ
ての処理で、どの程度の分解能で割り込み内容、要因を
把握できたかに依存している。従って、このフローの部
分でできるだけ詳細な割り込み発生原因を把握できれ
ば、割り込み処理の高速化が図れることになる。

【００５３】この割り込み分解能に関して、具体的に説
明したのが図５である。図５において、「３００」（ケ
ース１）、「３０１」（ケース２）、「３０３」（ケー
ス３）と３種類のケースに関して説明する。

【００５４】ケース１は、本発明で提案している割り込
みトランザクションによる方法である。従って、すでに
詳細に説明しているので、ここでは説明を省くが、この
Ｉ／Ｏデバイス＃１は、既述の説明で明らかなように、
従来の割り込み線とは全く別の方式で割り込みを通知す
ることができる。このため、従来の方式と併用できる。

【００５５】ケース２は、ＰＣ／ＡＴ互換機等で一般的
であるように、複数のＩ／Ｏデバイスで割り込み線を共
有する方法である。これは、主に割り込み線の物理的な
本数に制限があり、その本数以上にＩ／Ｏデバイスが接
続されている場合には、割り込み線を共有するような結
線をハードウェア的に行うことになる。これは、今まで
の議論から明らかなように、割り込み通知が行われて割
り込み線の特定ができたとしても、どのデバイスによる
割り込みであるかどうかは知る手段がない。どのＩ／Ｏ
デバイスからの割り込みであったかどうかを知るために
は、共有結線となっている割り込みに接続された全ての
Ｉ／Ｏデバイスのステータスを読み出しに行くといった
必要がある。

【００５６】ケース３は、Ｉ／Ｏバス配下にさらにＩ／
Ｏバスブリッジ（過去の資産を受け継ぐためのレガシー
バスブリッジと呼ぶ）があり、この配下にＩ／Ｏデバイ
スが接続されている例である。この場合も、割り込み線
による割り込み通知であることが一般的である。このた
め、レガシーＩ／Ｏバス配下のどのＩ／Ｏデバイスから
割り込みできるか否かを判定することは、ケース２と同
じように処理時間がかかることは明白である。図６は、
これらの関係を分かり易く具体的に表している。

【００５７】このように、Ｉ／Ｏバスからの割り込み通
知をトランザクションで行うことによって、割り込み分
解能を向上させることができ、割り込み処理時間の短縮
に貢献すると共に、割り込みとＤＭＡの順序性を保証す
ることができる。

【００５８】上記の実施形態によれば、コンピュータに
おけるバスシステムにおける割り込み処理装置および割
り込み通知方法の部分に関して、通常の割り込み通知線
による通知方式以外に、ＩＯデバイスからのバストラン
ザクションによる特定のアドレス領域へのアクセスによ
って、割り込み実行と解釈されるような機構をバスブリ
ッジ内に設けている。特に、割り込みトランザクション
として割り込み通知を処理できるようにしたため、割り
込み分解能が悪いことに起因する多数のＩ／Ｏデバイス
が同時動作した場合の性能劣化や、複数のＤＭＡが同時
に発生している場合の割り込み順序性を改善することが
可能となる。

【００５９】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。

【００６０】

【発明の効果】以上の説明より明かなように、本発明の
割り込み処理装置および割り込み通知方法は、Ｉ／Ｏバ
スからの割り込みを意味するトランザクションをデコー
ドし、Ｉ／Ｏバスからの通常のトランザクションをＩ／
Ｏ割り込みとして解釈して処理する。この構成で、シス
テムバスとＩ／Ｏバスとの間において、Ｉ／Ｏバスから
の通常のトランザクションを通常の割り込み線からの割
り込み通知の処理と等しく処理を可能としている。

【００６１】従って、割り込み情報から、どのような種
別の割り込みが発生したか、あるいは、どのＩ／Ｏデバ
イスが通知した割り込みであり、どのＣＰＵに対する通
知か等の情報を載せることができ、割り込みを迅速に処
理することが可能となる。

【図面の簡単な説明】

【図１】本発明の割り込み処理装置の実施形態の構成例
をバスブリッジとして示した図である。

【図２】Ｉ／Ｏバストランザクションをどのように割り
込み通知として認識するかを説明するためのアドレスマ
ップの一構成例である。

【図３】時系列で記載した第１の割り込み処理フローで
ある。

【図４】時系列で記載した第２の割り込み処理フローで
ある。

【図５】割り込み分解能に関して実際の接続形態におい
て説明するための図である。

【図６】図５における割り込み要因分解能の差異の例を
示した図である。

【符号の説明】

１ ＣＰＵ ２ キャッシュ／バスコントローラ ３ メモリ ４ メモリ／バスコントローラ ５ システムバス ６、７ Ｉ／Ｏデバイス ８ ＩＯバス ９ コマンドデコーダ １０ 割り込み受信部 １１ 要因保持部 １２ 割り込みクリア指示部 １３ 優先順位処理部 １４ 通知処理部 １５ トランザクション発行部 １６ トランザクション受信・デコード部 １７ ＣＰＵ→Ｉ／Ｏ処理部 １８ 割り込み処理部 ２０ バスブリッジ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 Ｉ／Ｏバスからの割り込みのトランザク
   ションをデコードするコマンドデコーダと、 前記Ｉ／Ｏバスからの通常のトランザクションをＩ／Ｏ
   割り込みとして解釈して処理する割り込み受信部とを有
   し、 システムバスと前記Ｉ／Ｏバスとの間に装備され、該Ｉ
   ／Ｏバスからの通常のトランザクションを通常の割り込
   み線からの割り込み通知の処理と等しく処理可能とした
   ことを特徴とする割り込み処理装置。
2. 【請求項２】 前記割り込み処理装置は、 前記割り込み受信部で認識された割り込み情報／割り込
   み要因を保持する要因保持部と、 Ｉ／Ｏデバイス側からの割り込み処理の通知に対してＣ
   ＰＵ側の処理が完了した場合に、次の新しい割り込み処
   理を受け付けることができるように、前記要因保持部に
   より保持された前記割り込み情報／割り込み要因をクリ
   アする割り込みクリア指示部と、 を有することを特徴とする請求項１記載の割り込み処理
   装置。
3. 【請求項３】 前記割り込み処理装置は、 複数の割り込み線からの割り込み入力や複数のＩ／Ｏデ
   バイスからの割り込みトランザクションによる割り込み
   要因が存在しているときに、相互間の上位ＣＰＵへの割
   り込み通知の優先順位を決めるための優先順位処理部
   と、 前記優先順位処理部で順序化され決定された優先順位に
   基づいて前記割り込み通知の要求を一般化して割り込み
   トランザクションとして通知するための前処理を行う通
   知処理部と、 前記システムバスに対して前記割り込みトランザクショ
   ンを発行するトランザクション発行部と、 を有することを特徴とする請求項１または２記載の割り
   込み処理装置。
4. 【請求項４】 Ｉ／Ｏバスからの割り込みを意味するト
   ランザクションをデコードするコマンドデコード工程
   と、 前記Ｉ／Ｏバスからの通常のトランザクションをＩ／Ｏ
   割り込みとして解釈して処理する割り込み受信工程とを
   有し、 前記Ｉ／Ｏバスからの通常のトランザクションを通常の
   割り込み線からの割り込み通知の処理と等しく処理可能
   としたことを特徴とする割り込み通知方法。
5. 【請求項５】 前記割り込み通知方法は、 前記割り込み受信工程で認識された割り込み情報／割り
   込み要因を保持する要因保持工程と、 Ｉ／Ｏデバイス側からの割り込み処理の通知に対してＣ
   ＰＵ側の処理が完了した場合に、次の新しい割り込み処
   理を受け付けることができるように、前記要因保持工程
   により保持された前記割り込み情報／割り込み要因をク
   リアする割り込みクリア指示工程と、 を有することを特徴とする請求項４記載の割り込み通知
   方法。
6. 【請求項６】 前記割り込み通知方法は、 複数の割り込み線からの割り込み入力や複数のＩ／Ｏデ
   バイスからの割り込みトランザクションによる割り込み
   要因が存在しているときに、相互間の上位ＣＰＵへの割
   り込み通知の優先順位を決めるための優先順位処理工程
   と、 前記優先順位処理工程で順序化され決定された優先順位
   に基づいて前記割り込み通知の要求を一般化して割り込
   みトランザクションとして通知するための前処理を行う
   通知処理工程と、 前記システムバスに対して前記割り込みトランザクショ
   ンを発行するトランザクション発行工程と、 を有することを特徴とする請求項４または５記載の割り
   込み通知方法。