KR20000021045A - 컴퓨터 제어의 이중화 방법 및 그 시스템 - Google Patents

컴퓨터 제어의 이중화 방법 및 그 시스템 Download PDF

Info

Publication number
KR20000021045A
KR20000021045A KR1019980039958A KR19980039958A KR20000021045A KR 20000021045 A KR20000021045 A KR 20000021045A KR 1019980039958 A KR1019980039958 A KR 1019980039958A KR 19980039958 A KR19980039958 A KR 19980039958A KR 20000021045 A KR20000021045 A KR 20000021045A
Authority
KR
South Korea
Prior art keywords
information
memory module
master
backup
memory
Prior art date
Application number
KR1019980039958A
Other languages
English (en)
Inventor
김만도
Original Assignee
차동해
주식회사 포스콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 차동해, 주식회사 포스콘 filed Critical 차동해
Priority to KR1019980039958A priority Critical patent/KR20000021045A/ko
Publication of KR20000021045A publication Critical patent/KR20000021045A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2033—Failover techniques switching over of hardware resources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2097—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements maintaining the standby controller/processing unit updated

Abstract

본 발명은 메모리 모듈을 통신수단으로 서로 접속하여 정보를 백업하는 컴퓨터 제어의 이중화 방법 및 그 시스템에 관한 것이다. 본 발명은 중앙제어부, 메모리 모듈을 포함하는 마스터 시스템과, 중앙제어부, 메모리 모듈을 포함하는 백업 시스템을 포함하며, 상기 마스터 시스템에서 처리되는 정보가 상기 백업 시스템으로 백업되는 컴퓨터 제어의 이중화 방법에 있어서, 상기 마스터 시스템의 메모리 모듈과 상기 백업 시스템의 메모리 모듈이 정보를 교환하도록 서로 통신수단으로 연결시키는 단계; 및 상기 마스터 시스템 또는 상기 백업 시스템의 어느 하나의 중앙제어부로부터 쓰기 신호(write cycle)가 발생되고, 이에 따라서 상기 쓰기 신호가 발생되는 중앙제어부에 연결된 메모리 모듈에 저장된 정보가 변화되면, 상기 변화된 정보를 상기 쓰기 신호를 기준으로 하여 상기 통신수단으로 연결된 상대 시스템의 메모리 모듈로 복사하는 단계를 포함하는 것을 특징으로 한다. 본 발명은 쓰기 신호를 기준으로 하여 백업 및 마스터 시스템 각각의 메모리 모듈이 동일한 정보를 저장하며, 이를 위하여 각각의 메모리 모듈을 통신수단으로 서로 접속함으로써 시스템의 버스 사용 부하가 저감되어서 시스템의 기능이 향상되고, 마스터 시스템과 백업 시스템의 정보 동일성을 상기 쓰기 신호 주기 내로 유지할 수 있는 특징이 있다.

Description

컴퓨터 제어의 이중화 방법 및 그 시스템
본 발명은 컴퓨터 제어의 이중화(dual operating)에 관한 것으로서, 특히 마스터(master)와 백업(backup) 시스템의 각 메모리 모듈(memory module)을 통신수단으로 서로 접속하여 정보를 백업하는 컴퓨터 제어의 이중화 방법 및 그 시스템에 관한 것이다.
일반적으로, 컴퓨터 시스템은 하나의 중앙제어부 즉, CPU에 의하여 주변장치를 제어하는 시스템이다. 이때, 상기 중앙제어부의 오동작 또는 고장은 상기 컴퓨터 시스템에 연결된 주변장치를 포함하는 전 시스템의 오동작을 유발시키게 된다. 예를 들어, 마스터 시스템에서 오동작이 발생되면, 마스터 시스템에 의한 상기 컴퓨터 시스템의 제어를 백업 시스템으로 절체시킴으로써, 전체 컴퓨터 시스템에서 처리되는 정보를 안정적으로 운영하고, 이에 따라서 마스터 시스템의 오동작이 전체 시스템의 오동작을 유발시키지 않도록 동작되는 이중화 시스템이 사용된다.
이와 같이 전체 시스템의 오동작이 방지되면서 마스터 시스템 이상시 백업 시스템이 정상적으로 운전하려면, 백업 시스템은 마스터 시스템의 결함을 검출하고 제어의 연속성을 유지하기 위하여 정상적인 운전시 마스터 시스템의 운전 정보가 백업 시스템에 전달됨으로써 마스터 시스템과 백업 시스템에 저장되는 정보는 동일성이 보장되어야 한다.
도 1은 종래 기술에 따른 이중화 시스템을 나타낸 도면이다.
종래 기술에 따른 이중화 시스템은, 마스터 시스템(10a)과 백업(backup) 시스템(10b)으로 구성된다. 마스터 시스템(10a)은 CPU인 제1중앙제어부(11a), 백업 통신용 모듈인 제1통신부(12a) 및 메모리장치인 제1메모리부(14a) 각각이 서로 VME(Versa Module European) 버스(16a)에 의하여 연결되고, 백업 시스템(10b)은 CPU인 제2중앙제어부(11b), 백업 통신용 모듈인 제2통신부(12b) 및 메모리장치인 제2메모리부(14b) 각각이 서로 VME 버스(16b)에 의하여 연결된다. 또한, 마스터 시스템(10a)의 제1통신부(12a)와 백업 시스템(10b)의 제2통신부(12b)는 통신수단(18)에 의하여 연결된다.
상기와 같이 구성되는 종래 기술에 따른 이중화 시스템에서 마스터 시스템(10a)의 제1중앙제어부(11a)는 일반적인 연산을 수행하거나 또는 상기 연산에 의하여 접속된 주변장치를 제어한다.
이때, 정상동작을 하는 마스터 시스템(10a)은 제1메모리부(14a)에서 처리되고 있는 연산의 결과 또는 처리된 정보를, 마스터 시스템(10a)에서 오류가 발생되는 경우를 대비하기 위하여 백업 시스템(10b)의 제2메모리부(14b)로 복사한다.
즉, 마스터 시스템(10a)에서 오류가 발생되는 경우를 대비하기 위하여 제1메모리부(14a)의 내용과 제2메모리부(14b)의 내용을 일치시킨다. 이와 같은 내용의 일치를 위하여 각 시스템의 주변장치 콘트롤러인 제1통신부(12a)와 제2통신부(12b)는 각각의 VME 버스(16a)(16b)와 통신수단(18)을 통하여 제1메모리부(14a)와 제2메모리부(14b) 사이에서 정보가 교환되도록 제어한다.
예를 들면, 마스터 시스템(10a)의 제1중앙제어부(11a)는 자신의 제1메모리부(14a)의 내용을 읽기 위하여 버스(16a)를 점유한다. 이때, 마스터 시스템(10a)의 제1메모리부(14a)가 백업 시스템(10b)의 제2메모리부(14b)와 정보를 교환하기 위하여 제1통신부(12a)의 제어에 따라서 버스(16a)의 사용을 원한다하더라도, 상기와 같이 마스터 시스템(10a)에 의하여 점유된 버스(16a)를 즉시 사용할 수는 없다.
이와 같이, 상기 VME 버스(16a)를 사용하여 제1메모리부(14a)의 정보를 읽는 제1중앙제어부(11a)와, 내용을 서로 일치시키기 위하여 서로 통신하는 제1메모리부(14a), 제2메모리부(14b)가 서로 동일한 VME 버스(16a)를 사용한다. 이에 따라서, 각각의 VME 버스(16a)(16b)에서 과부하가 발생되고, 이러한 과부하를 적절하게 처리하기 위하여 동일한 VME 버스(16a)(16b)를 사용하는 것에 대한 데이터 흐름제어가 필요하게 된다.
그러나, 상기의 종래 기술에 따른 이중화 시스템은, 마스터 시스템과 백업 시스템의 데이터 동일성을 위한 복사와, 각 시스템의 중앙제어부에 의한 메모리 사용이 동일한 VME 버스 상에서 처리되기 때문에 VME 버스 상에서 과부하가 발생되고, 이에 따라서 버스를 사용하는 데이터의 처리가 늦어지기 때문에 시스템의 성능이 저하되어서 시스템의 신뢰성이 저감되거나 또는 상기 이중화 시스템을 구성하는 콘트롤러 또는 상기 콘트롤러가 구비된 보드(PCB) 들의 수입가격이 고가로 되기 때문에 경쟁력이 크게 저감되는 문제점이 있었다.
따라서, 본 발명의 목적은, 마스터와 백업 시스템의 메모리 모듈 사이에서 교환되는 정보를 광케이블을 이용하여 서로 교환시키고, 정보의 전송되는 기준을 시스템의 쓰기 신호(write cycle)에 의하여 수행함으로써, 백업 시스템의 메모리 내용을 단시간 내에 마스터 시스템의 정보와 동일하게 하는 컴퓨터 제어의 이중화 방법을 제공하고자 하는데 있다.
본 발명의 다른 목적은, 마스터 시스템의 메모리 모듈과 백업 시스템의 메모리 모듈 사이에서 서로 직접 연결되는 통신수단을 구비하여 시스템의 버스를 사용하지 않고 메모리 모듈들이 정보를 직접 교환하기 때문에 버스 사용 부하가 저감되는 이중화 시스템을 제공하고자 하는데 있다.
도 1은 종래 기술에 따른 이중화 시스템을 나타낸 도면이다.
도 2는 본 발명에 따른 이중화 시스템을 보여주는 블록도이다.
도 3은 도 2의 제1 또는 제2메모리부를 나타내는 블록도이다.
도 4는 도 2, 도 3의 구성에 의한 이중화 방법을 나타낸 흐름도이다.
도 5a는 도 2, 도 3의 구성에 의한 저장하는 단계의 상세 흐름도이다.
도 5b는 도 2, 도 3의 구성에 의한 복사하는 단계의 상세 흐름도이다.
도 6은 도 2, 도 3의 구성에 의한 감시하는 단계의 상세 흐름도이다.
도 7은 도 2, 도 3의 구성에 의한 제어하는 단계의 상세 흐름도이다.
<도면의 주요부분에 대한 부호의 설명>
10a, 20a: 마스터 시스템 10b, 20b: 백업 시스템
11a: 제1중앙제어부 11b: 제2중앙제어부
12a: 제1통신부 12b: 제2통신부
14a, 18a: 제1메모리부 14b, 18b: 제2메모리부
16a: 제1버스 16b: 제2버스
18: 통신수단 22b: 광케이블
30: 제어부 31: 버스 접속부
32: 메모리부 33: 메모리제어부
34: 상태제어부 35: 광제어부
36: 제1접속부 37: 제2접속부
38: 내부버스 39: 표시부
상기 목적을 달성하기 위하여 본 발명의 컴퓨터 제어의 이중화 방법은, 중앙제어부, 메모리 모듈을 포함하는 마스터 시스템과, 중앙제어부, 메모리 모듈을 포함하는 백업 시스템을 포함하며, 상기 마스터 시스템에서 처리되는 정보가 상기 백업 시스템으로 백업되는 컴퓨터 제어의 이중화 방법에 있어서, 상기 마스터 시스템의 메모리 모듈과 상기 백업 시스템의 메모리 모듈이 정보를 교환하도록 서로 통신수단으로 연결시키는 단계; 및 상기 마스터 시스템 또는 상기 백업 시스템의 어느 하나의 중앙제어부로부터 쓰기 신호(write cycle)가 발생되고, 이에 따라서 상기 쓰기 신호가 발생되는 중앙제어부에 연결된 메모리 모듈에서 저장된 정보가 변화되면, 상기 변화된 정보를 상기 쓰기 신호를 기준으로 하여 상기 통신수단으로 연결된 상대 시스템의 메모리 모듈로 복사하는 단계를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여 본 발명의 이중화 시스템은, 자동화 시스템을 제어하는 컴퓨터 시스템에 있어서, 상기 컴퓨터 시스템의 중앙처리장치인 제1중앙제어부; 상기 제1중앙제어부에 제1버스로 연결되고, 상기 제1중앙제어부에서 처리되는 정보가 저장되는 제1메모리 모듈; 상기 컴퓨터 시스템의 다른 중앙처리장치인 제2중앙제어부; 및 상기 제2중앙제어부에 제2버스로 연결되고, 상기 제2중앙제어부에서 처리되는 정보가 저장되며, 상기 제1메모리 모듈과 통신수단을 통하여 직접 정보를 교환하는 제2메모리 모듈을 포함하는 것을 특징으로 한다.
이하, 본 발명의 구성 및 동작을 도 2 내지 도 7을 참조하여 상세히 설명한다.
도 2는 본 발명에 따른 이중화 시스템을 보여주는 블록도이다.
도시된 바와 같이, 본 발명에 따른 이중화 시스템은, 마스터 시스템(20a)과 마스터 시스템(20a)의 이상시에 마스터 시스템으로 전환되는 백업 시스템(20b)으로 구성된다.
상기 마스터 시스템(20a)은 중앙처리장치인 제1중앙제어부(11a)와, 제1중앙제어부(11a)에 VME 버스인 제1버스(16a)로 연결되고, 제1중앙제어부(11a)에서 처리되는 정보가 저장되는 메모리 모듈인 제1메모리부(18a)를 포함한다.
상기 백업 시스템(20b)은 중앙처리장치인 제2중앙제어부(11b)와, 제2중앙제어부(11b)에 VME 버스인 제2버스(16b)로 연결되고, 제2중앙제어부(11b)에서 처리되는 정보가 저장되며, 상기 제1메모리부(18a)와 직접 정보를 교환하는 메모리 모듈인 제2메모리부(18b)를 포함한다.
상기 마스터 시스템(20a)의 제1메모리부(18a)와 백업 시스템(20b)의 제2메모리부(18b)는 통신수단(22)을 통하여 서로 직접 접속된다.
도 3은 도 2의 제1 또는 제2메모리부를 나타내는 블록도이다.
도시된 바와 같이, 메모리 모듈인 제1메모리부(18a)와 제2메모리부(18b) 각각은, 버스접속부(31), 메모리부(32), 제어부(30), 제1접속부(36), 제2접속부(37) 및 표시부(39)를 포함한다.
버스접속부(31)는 VME 버스인 각각의 제1버스(16a) 또는 제2버스(16b)와 내부버스(38)에 접속되어서 정보를 교환시킨다. 내부버스(38)에 접속되는 메모리부(32)는 내부버스(38)를 통하여 정보를 입출력한다. 이때, 메모리부(32)는 도시되지 않은 배터리에 의하여 정보를 보유하는 스테틱(static) 메모리 또는 다이내믹(dynamic) 메모리 등의 메모리 소자이다.
제어부(30)는 내부버스(38)에 접속되고, 제1메모리부(18a) 또는 제2메모리부(18b)에서 처리되는 데이터를 제어한다. 또한, 제어부(30)는 통신수단(22)이 접속되는 접속부를 제어하는데, 접속부는 제1접속부(36)와 제2접속부(37)로 구성된다.
제1접속부(36)는 상대 메모리 모듈의 제1접속부와 광통신(optic communication)을 위한 통신수단(22)인 광케이블(optic fiber)(22b)이 접속되는 접속포트(port)이다. 광케이블(22b)에 의하여 접속된 제1메모리부(18a)와 제2메모리부(18b)가 서로 정보를 교환하는 경우에, 각각의 VME 버스인 제1 및 제2 버스(16a)(16b)를 경유함이 없이 광케이블(22b)에 의하여 직접 정보를 교환한다.
제2접속부(37)는 상대 메모리 모듈의 제2접속부와 통신수단(22)인 근거리 통신망(LAN)의 10 base T 규격으로 되는 케이블(22a)이 접속되는 접속포트이다. 케이블(22a)에 의하여 접속된 제1메모리부(18a)와 제2메모리부(18b)는 시스템 상태(status)에 대한 상태 정보를 교환한다.
또한, 상기 제어부(30)는 메모리제어부(33)와, 상태제어부(34) 및 광제어부(35)를 포함한다.
메모리 제어부(33)는 내부버스(38)를 통하여 정보가 입출력되도록 메모리부(32)를 제어한다. 상태제어부(34)는 내부버스(38)를 통하여 입력되는 자신의 시스템 상태에 관한 정보를 입력하고, 입력된 정보에 따른 상태 정보를 제2접속부(37)에 접속된 케이블(22a)을 통하여 상대 시스템으로 출력시키거나 또는 상대 시스템으로부터 입력되는 상태 정보를 검출한다. 이때, 상태제어부(34)는 상태 정보를 발광다이오드의 점등에 의하여 표시되도록 표시부(39)로 출력한다.
광제어부(35)는 광케이블(22b)을 통하여 정보가 입출력되도록 제1접속부(36)를 제어하며, 상기 입출력되는 정보를 내부버스(38)로 입출력시킨다.
도 4는 도 2, 도 3의 구성에 의한 이중화 방법을 나타낸 흐름도이다.
본 발명은 먼저, 마스터 시스템(20a)과, 마스터 시스템(20a)의 이상시에 그 운전을 대신하도록 적어도 하나 이상의 백업 시스템(20b)을 구비하고, 마스터 시스템(20a)의 제1메모리부(18a)와 백업 시스템(20b)의 제2메모리부(18b)는 통신수단(22)에 의하여 서로 직접 연결시킨다(연결하는 단계).
운전되는 마스터 시스템(20a) 또는 백업 시스템(20b)의 어느 하나의 중앙제어부로부터 쓰기 신호(write cycle)가 발생되고, 이에 따라서 상기 쓰기 신호가 발생되는 중앙제어부에 연결된 메모리 모듈에서 저장된 정보가 변화하면, 상기 변화된 정보를 상기 쓰기 신호를 기준으로 하여 통신수단(22)으로 연결된 상대 시스템의 메모리 모듈로 복사하여 일치시킨다(일치시키는 단계).
이때, 마스터 또는 백업 시스템(20a)(20b)이 서로 상대 시스템으로 되기 때문에, 제1 또는 제2메모리부(18a)(18b) 또한 서로 상대 메모리 모듈로 된다. 그리고, 시스템의 VME 버스에 부담을 주지 않으면서, 통신수단(22)의 광케이블(22b)에 의하여 정보가 매우 빠르게 송수신되기 때문에, 제1 또는 제2메모리부(18a)(18b)는 상대 메모리 모듈로서 상기 쓰기 신호가 발생된 주기(period) 내에 정보의 일치가 수행된다. 또한, 각 메모리 모듈 사이에 접속된 상기 광케이블(22b)에 의하여 교환되는 정보의 동일성을 70nsec에서 250nsec 내로 유지시킬 수 있다.
그러나, 중앙제어부에서 자신의 메모리 모듈로부터 정보를 읽기 위하여 읽기(read) 신호가 발생되는 경우에는, 상대 시스템의 메모리 모듈과 정보를 교환함이 없이 일반적인 읽기와 마찬가지로 상기 중앙제어부가 자신의 메모리 모듈로부터 필요한 정보를 읽어간다.
이와 같이, 하나의 컴퓨터 시스템에 구비되는 마스터 시스템(20a)과 백업 시스템(20b)은 동시에 운전되면서 서로 변화되는 정보를 교환하여 저장하기 때문에, 한 시스템이 오동작되면, 상대 시스템인 다른 시스템은 상기 컴퓨터 시스템을 제어하도록 마스터 시스템으로 전환된다.
또한, 상기와 같이 동작되는 본 발명의 컴퓨터 제어의 이중화 방법은, 보다 안정한 이중화 동작을 위하여 다음과 같은 방법이 더 사용된다.
즉, 마스터 시스템(20a)이 운전중에 백업 시스템(20b)의 보수 또는 그에 준하는 작업을 위하여 백업 시스템(20b)이 교체되면, 백업 시스템(20b)이 교체되는 동안 마스터 시스템(20a)에서 처리되어 제1메모리부(18a)에 저장된 정보와 백업 시스템(20b)의 제2메모리부(18b)의 정보가 일치하지 않기 때문에 이를 동일하게 하여야 한다.
따라서, 마스터 시스템(20a)의 운전중에 교체된 백업 시스템(20b)이 부팅되면서 자신의 제2메모리부(18b)가 초기화되면, 상기 초기화되는 백업 시스템(20b)의 제2메모리부(18b)는 통신수단(22)의 광케이블(22b)에 의하여 연결된 마스터 시스템(20a)의 제1메모리부(18a)에 저장된 정보와 동일한 정보를 갖도록 마스터 시스템(20a)의 제1메모리부(18a)로부터 정보를 읽어서 자신의 제2메모리부(18b)에 저장한다(저장하는 단계).
상기 각각의 제1 또는 제2메모리부(18a)(18b)로 복사된 정보를 안정적인 백업 정보로 사용하기 위하여 마스터 시스템(20a)과 백업 시스템(20b)은 서로 상대 시스템이 정상상태인 지를 감시한다. 즉, 서로 접속된 제2접속부(37)를 통하여 입출력되는 상태 정보와 제1접속부(36)를 통하여 일련의 증가되는 숫자를 연속적으로 반복하는 카운트 값의 입출력에 의하여 마스터 시스템(20a)과 백업 시스템(20b)은 서로 감시한다(감시하는 단계).
상기 감시하는 단계에서, 상태 정보와 카운트 값에 의하여 감시되는 상대 시스템이 정상이 아닌 것으로 판단되면, 상기 상대 시스템을 리셋시키고, 상기 상대 시스템을 리셋시킨 시스템은 마스터 시스템으로서 전환되어서 상기 컴퓨터 시스템을 제어한다(제어하는 단계).
이때, 바람직한 일실시예로서 이중화를 위하여 상기 방법과 같이, 준비된 백업 시스템(20b)이 마스터 시스템(20a)을 리셋시키고, 마스터 시스템으로서 전환되어서 상기 컴퓨터 시스템을 제어한다.
도 5a는 도 2, 도 3의 구성에 의한 저장하는 단계의 상세 흐름도이다.
마스터 시스템(20a)의 운전중에 교체된 백업 시스템(20b)은 전원이 온되면, 이중화를 위하여 설정된 부팅 프로그램(booting program)에 따라서 초기화된다(초기화 단계).
상기 초기화된 백업 시스템(20b)은 제1접속부(36)의 광케이블(22b)과 제2접속부(37)의 케이블(22a)을 통하여 감시되는 정보에 따라서 마스터 시스템(20a)이 정상동작 중인 지를 판단한다(판단 단계).
이때, 마스터 시스템(20a)이 정상적으로 동작되지 않는 것으로 판단되면, 상기 초기화 단계에서 초기화된 백업 시스템(20b)은 마스터 시스템으로서 전환되어 상기 컴퓨터 시스템을 제어하도록 동작한다(동작하는 단계).
그러나, 마스터 시스템(20a)이 정상적으로 동작되는 것으로 판단되면, 백업 시스템(20b)의 제2중앙제어부(11b)는 상대 시스템 즉, 마스터 시스템(20a)과 정보의 일치를 위한 원격 읽기 모드(remote read mode)를 설정하고, 읽기 신호를 발생시켜서 자신의 메모리인 제2메모리부(18b)를 읽는다. 그러면, 백업 시스템(20b)의 제2메모리부(18b)는 마스터 시스템(20a)의 제1메모리부(18a)와 통신하여 마스터 시스템(20a)의 제1메모리부(18a)에 저장된 정보를 제1메모리부(18a)에서 발생되는 쓰기 신호와 함께 광케이블(22b)을 통하여 백업 시스템(20b)의 제2메모리부(18b)로 전송함으로써 복사한다(복사하는 단계).
상기 복사에 의하여 백업 시스템(10a)에서 이중화를 위한 정보의 저장이 종료되면, 백업 시스템(20b)의 이중화 준비가 완료되었음을 나타내기 위하여 표시부(39)에 구비되는 발광다이오드의 점등에 의하여 표시한다(표시하는 단계).
도 5b는 도 2, 도 3의 구성에 의한 복사하는 단계의 상세 흐름도이다.
즉, 이중화를 위한 준비로서 마스터 시스템(20a)의 제1메모리부(18a)에 저장된 모든 정보를 백업 시스템(20b)의 제2메모리부(18b)로 복사하기 위하여, 백업 시스템(20b)에서 원격 읽기 모드가 설정된다(설정 단계).
백업시스템(20b)에서 상기 원격 읽기 모드가 설정되면, 동시에 백업 시스템(20b)은 자신의 제2중앙제어부(11b)로부터 제2메모리부(18b)에서 정보를 읽기 위한 읽기 신호(read cycle)가 발생되었는 지를 판단한다(판단 단계).
상기 제2중앙제어부(11b)로부터 읽기 신호만이 발생된 것으로 판단되면, 백업 시스템(20b)은 자신의 메모리인 제2메모리부(18b)로부터 필요한 정보를 읽어서 처리한다(처리 단계).
그러나, 백업 시스템(20b)은 상기 원격 읽기 모드와 상기 읽기 신호가 동시에 발생된 것으로 판단되면, 상기 원격 읽기 모드와 상응하는 명령과 어드레스가 조합된 정보를 구성하고, 상기 정보를 제1접속부(36)에 연결된 광케이블(22b)을 통하여 마스터 시스템(20a)의 제1메모리부(18a)로 송신한다(제1송신 단계).
마스터 시스템(20a)의 제1메모리부(18a)는 상기 송신된 정보를 제1접속부(36)를 통하여 수신함으로써 해석하고, 해석된 정보에 대응되는 정보를 자신의 메모리 모듈인 제1메모리부(18a)로부터 읽어서 제1메모리부(18a)에서 발생되는 쓰기(write) 신호와 함께 제1접속부(36)와 광케이블(22b)을 통하여 백업 시스템(20b)의 제2메모리부(18b)로 다시 송신한다(제2송신 단계).
백업 시스템(20b)은 마스터 시스템(20a)의 제1메모리부(18a)로부터 송신된 정보를 제1접속부(36)를 통하여 수신하여 제2메모리부(18b)의 해당하는 어드레스에 저장하고, 이중화를 위한 상기 정보가 모두 저장될 때까지 상기 제1송신 단계와 제2송신 단계를 반복하며, 정보가 모두 저장되면, 상기 원격 읽기 모드를 해제한다(해제 단계).
즉, 이중화 공유 메모리 모듈로서 레지스터(register)를 포함하는 제1 및 제2메모리부(18a)(18b)는 해당 레지스터에 상대 메모리 모듈의 내용을 읽어오는 명령을 설정한다. 그리고, VME 버스를 사용하여 제1 및 제2중앙제어부(11a)(11b)가 연산을 하면서 해당하는 정보를 이중화용 메모리 모듈인 각각의 제1 및 제2메모리부(18a)(18b)로 읽기(read) 또는 쓰기(write)를 한다. 이때, 마스터 또는 백업 시스템(20a)(20b) 각각에서 읽기 신호(read cycle)가 발생되면, 일반적인 메모리 읽기와 동일하게, 제1 및 제2중앙제어부(11a)(11b)는 해당하는 자신의 제1 또는 제2메모리부(18a)(18b)로부터 요구된 정보를 읽어서 처리한다.
또한, 메모리에 정보를 저장하는 쓰기(write)를 위하여 각각의 중앙제어부로부터 쓰기 신호(write cycle)가 발생되면, 상기 쓰기 신호를 기준으로 하여 자신의 메모리에 정보를 저장함과 동시에, 상기 정보에 대응하는 어드레스와 데이터는 통신수단(22)의 광케이블(22b)을 통하여 상대 시스템의 메모리로 전송하여 복사함으로써 마스터 시스템(20a)과 백업 시스템(20b)의 정보를 일치시킨다.
이때, 상기 쓰기 신호가 발생된 시스템이 마스터 시스템이면, 상대 시스템은 백업 시스템이 되고, 상기 쓰기 신호가 발생된 시스템이 백업 시스템이면, 상대 시스템은 마스터 시스템으로서 서로의 시스템의 메모리에 동일한 정보를 저장시켜서 중앙제어부에서 처리되는 정보를 이중화로 하기 위한 상기 정보를 상대 시스템의 메모리에 저장한다. 상기와 같은 정보의 저장은 마스터 시스템(20a)의 중앙제어부는 전혀 관여함이 없이, 이중화 공유 메모리 모듈인 제1 및 제2메모리부(18a)(18b)내에서만 동작된다.
또한, 광케이블(22b)을 통하여 이루어지는 정보의 전송 속도는 중앙제어부에서 발생된 쓰기 싸이클(cycle)의 이내에 전달되도록 충분히 빠른 속도로 되는데, 이때의 전송속도는 약 400Mbit/sec으로 된다.
한편, 제1 및 제2메모리부(18a)(18b)는 이중화에 따라서 시스템에서 정보의 변화가 발생되면, 상대 시스템의 메모리로 변화된 정보를 저장하게 된다. 이때, 시스템의 오동작에 의하여 발생되는 비정상적인 정보가 상대 시스템에 저장되는 것을 방지할 필요가 있다.
따라서, 제1 및 제2메모리부(18a)(18b)의 메모리부(32)는 메모리의 영역을 구분하는데, 바람직하게는 지역처리부(local)와, 제한공유부(master protection shared) 및 공유부(shared)로 구분된다.
상기 지역처리부는 VME 버스인 제1 및 제2버스(16a)(16b)로 연결된 각각의 제1 및 제2중앙제어부(11a)(11b)에서 처리되는 정보만이 저장된다. 즉, 변화된 정보가 상대 시스템 메모리의 지역처리부로 복사되지 않는다.
상기 제한공유부는 백업 시스템(20b)의 제2메모리부(18b)에서는, 마스터 시스템(20a)으로부터 통신수단(22)을 통하여 전송된 정보가 저장될 수 있지만, 마스터 시스템(20a)의 제1메모리부(18a)에서는, 백업 시스템(20b)으로부터 통신수단(22)을 통하여 전송된 정보가 저장되는 것이 방지된다.
공유부는 마스터 시스템(20a)이든지 또는 백업 시스템(20b)이든지에 관계없이, 상대 시스템의 정보가 통신수단(22)을 통하여 전송되어서 저장될 수 있다.
따라서, 상기 지역처리부는 마스터 시스템(20a)이나 백업 시스템(20b)이 자신의 정보를 처리하는데 사용하며, 상대 시스템의 메모리에는 정보가 저장되지 않는다. 그리고, 상기 제한공유부는 마스터 시스템(20a)이 저장하는 정보는, 저장과 동시에 백업 시스템(20b)으로 전송되어서 저장되지만, 백업 시스템(20b)이 저장하는 정보는 마스터 시스템(20b)의 메모리에 저장되지 않는다. 따라서 마스터 시스템(20b)에 의하여 제어되는 정보는 이러한 이중화 방법에 의하여 보호된다.
상기 공유부는 마스터 시스템(20a)과 백업 시스템(20b)이 각각의 정보를 공유할 수 있는 영역으로서 이중화에 필요한 정보들이 복사되는 영역이다.
도 6은 도 2, 도 3의 구성에 의한 감시하는 단계의 상세 흐름도이다.
백업 시스템(20b)은 마스터 시스템(20a)을 계속 감시하여 이상 발생 여부를 판단하여야 하며, 마스터 시스템(20a)의 이상시 바로 그 운전을 대신함으로써 제어의 연속성을 보장하여야 한다.
즉, 감시하는 단계에서는, 마스터 시스템(20a)과 백업 시스템(20b) 각각이 자기진단(self diagnostic) 프로그램을 통하여 자신의 시스템 상태를 진단한다(진단 단계).
마스터 시스템(20a)은 진단된 자신의 시스템 상태를 제1메모리부(18a)의 제2접속부(37)에 연결되는 10 base T의 규격으로 되는 케이블(22a)을 통하여 백업 시스템(20b)의 제2메모리부(18b)로 상태(status) 신호를 출력한다(상태 신호 출력 단계).
또한, 마스터 시스템(20a)은 진단된 자신의 시스템 상태를 1, 2, 3 .. 7 등과 같이, 일련의 증가되는 숫자가 주기적으로 반복하는 카운트(heart beat count) 값을 제1메모리부(18a)의 특정번지에 저장하고, 이중화 기능에 따라서 자동으로 제1접속부(36)의 광케이블(22b)을 통하여 출력함으로써, 백업 시스템(20b)의 제2메모리부(18b)에서 제1메모리부(18a)의 상기 특정번지에 상응하는 번지에 상기 카운트 값이 저장된다(카운트값 출력 단계).
따라서, 자신의 제2메모리부(18b)에 저장된 상기 카운트 값을 감시하는 백업 시스템(20b)은 마스터 시스템(20a)으로부터 인가되는 상기 상태신호와 상기 카운트 값을 동시에 감시함으로써 마스터 시스템(20a)의 상태를 감시한다(감시 단계).
즉, 백업 시스템(20b)은 마스터 시스템(20a)을 감시하여 이상 발생 여부를 판단하여야 하며, 이상시 바로 마스터 시스템(20a)의 역할을 대신하여야 한다. 또한, 마스터 시스템(20a)이 정상적으로 동작함에도 불구하고, 통신 불량시 또는 메모리 정보가 일치되지 않는 경우에, 백업 시스템(20b)이 마스터 시스템(20a)에서 이상운전이 이루어지는 것으로 판단하여, 이를 제어하도록 마스터 시스템으로 동작되는 비정상적인 경우가 발생될 수 있다. 이를 방지하기 위하여 제1접속부(36)와 제2접속부(37)를 통한 이중의 감시에 의한 오동작의 발생을 방지하기 때문에 시스템의 안정성을 높일 수 있다.
또한, 상기에서는 바람직한 일실시예로서 백업 시스템(20b)이 마스터 시스템(20a)을 감시하는 것으로 설명되었지만, 마스터 시스템(20a)도 백업 시스템(20b)을 동일한 방법으로 감시한다.
도 7은 도 2, 도 3의 구성에 의한 제어하는 단계의 상세 흐름도이다.
백업 시스템(20b)은 감시되는 마스터 시스템(20a)이 정상이 아닌 것으로 판단되면, 백업 시스템(20b)이 마스터 시스템으로 전환되어서 상기 컴퓨터 시스템이 동작되도록 제어한다(동작 단계).
따라서, 마스터 시스템으로 전환된 백업 시스템(20b)은 리셋 명령을 통신수단(22)을 통하여 마스터 시스템(20a)으로 출력하고, 이에 따라서 기존의 마스터 시스템(20a)을 리셋시킨다(리셋 단계).
상기 리셋된 기존의 마스터 시스템(20a)은 부팅되어서 백업 시스템으로서 전환되어 동작된다(백업 시스템으로 동작 단계). 그러나, 이때 마스터 시스템(20a)의 비정상 상태가 심각한 것이라면, 기존 마스터 시스템(20a)의 정상적인 부팅은 이루어지지 않을 것이다.
따라서, 본 발명은 마스터 시스템(20a)의 제1메모리부(18a)에서 쓰기 신호에 의하여 정보의 변환이 발생되면, 상기 쓰기 신호를 기준으로 하여 마스터 시스템(20a)의 제1메모리부(18a)와 광케이블(22b)로 직접 연결된 제2메모리부(18b)로 변환된 정보가 복사되어서 이중화를 위한 정보의 일치를 위하여 준비된다. 이때, 광케이블(22b)을 통하여 전송됨으로써 일치되는 정보는 상기 쓰기 신호 주기(period) 내에 수행된다.
또한, 마스터 시스템(20a)의 이상 운전시에는 백업 시스템(20b)이 마스터 시스템으로 변환되어서 동작되고, 이상 운전되는 마스터 시스템(20a)은 그 동작을 금지시켜서 이상 운전에 의한 시스템의 오동작을 방지함으로써, 컴퓨터 시스템에서 처리되는 데이터를 안정적으로 처리시킬 수 있다.
또, 본 발명에서는 바람직한 일실시예로서 마스터 시스템(20a)과 백업 시스템(20b)으로 구분하였는데, 운전중에 발생되는 시스템의 오동작에 의하여 백업 시스템(20b)이 마스터 시스템(20a)으로 전환되는 이중화 시스템으로 운전되기 때문에 실제 컴퓨터 시스템에서는 마스터 시스템과 백업 시스템의 구분을 할 필요가 없다. 즉, 상기에서 기술된 마스터 시스템(20a)의 기능과 백업 시스템(20b)의 기능이 상황에 따라서 서로 전환됨으로써 바뀔 수 있다.
또, 본 발명에서는 일실시예로서 두 개의 시스템만을 설명하였는데, 두 개 이상으로 마스터 또는 백업 시스템을 구비하면, 보다 안전하게 데이터를 처리할 수 있는 이중화 시스템으로 사용할 수 있음은 자명한 것이다.
도면과 명세서에서는 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따르면, 별도의 추가 모듈이나 버스 확장 방식이 아닌 중앙제어부가 메모리 모듈 내에서 쓰기 신호를 기준으로 하여 백업 시스템의 메모리로 마스터 시스템의 메모리와 동일한 정보를 저장하기 때문에, 메모리의 동일성을 유지하기 위하여 전체 메모리를 주기적으로 저장하는 종래 기술에 비하여 시스템의 기능이 증대되어 경쟁력이 향상되는 특징이 있다.
또한, 본 발명은 이중화를 위한 상기 동일한 정보를 상대 시스템에 전송함에 있어서, 시스템과 메모리간의 버스를 사용하지 않고 광통신을 이용하여 상대의 메모리와 직접 통신하기 때문에 시스템의 버스 사용 부하를 크게 저감시킬 수 있는 특징이 있다. 또한, 본 발명은 초고속 광통신을 이용하여 백업 시스템의 메모리로 동일한 정보를 저장하기 때문에 컴퓨터 제어의 이중화 방법에 있어서 마스터 시스템과 백업 시스템의 정보 동일성을 고속으로 유지할 수 있는 특징이 있다.

Claims (15)

  1. 중앙제어부, 메모리 모듈을 포함하는 마스터 시스템과, 중앙제어부, 메모리 모듈을 포함하는 백업 시스템을 포함하며, 상기 마스터 시스템에서 처리되는 정보가 상기 백업 시스템으로 백업되는 컴퓨터 제어의 이중화 방법에 있어서,
    상기 마스터 시스템의 메모리 모듈과 상기 백업 시스템의 메모리 모듈이 정보를 교환하도록 서로 통신수단으로 연결시키는 단계; 및
    상기 마스터 시스템 또는 상기 백업 시스템의 어느 하나의 중앙제어부로부터 쓰기 신호(write cycle)가 발생되고, 이에 따라서 상기 쓰기 신호가 발생되는 중앙제어부에 연결된 메모리 모듈에서 저장된 정보가 변화되면, 상기 변화된 정보를 상기 쓰기 신호를 기준으로 하여 상기 통신수단으로 연결된 상대 시스템의 메모리 모듈로 복사하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 제어의 이중화 방법.
  2. 제1항에 있어서,
    상기 백업 시스템이 초기화되면, 상기 초기화되는 백업 시스템의 메모리 모듈은 상기 통신수단으로 연결된 상기 마스터 시스템의 메모리 모듈에 저장된 정보와 동일한 정보를 갖기 위하여 상기 마스터 시스템의 메모리 모듈로부터 정보를 읽어서 저장하는 단계;
    상기 마스터 시스템과 상기 백업 시스템은 서로 상대 시스템이 정상동작 상태인 지를 감시하는 단계; 및
    감시되는 상기 상대 시스템이 비정상동작 상태이면, 상기 상대 시스템을 리셋시키고, 상기 상대 시스템을 리셋시킨 시스템은 마스터 시스템으로 전환되어 상기 컴퓨터 시스템을 제어하는 단계를 더 포함하는 것을 특징으로 하는 컴퓨터 제어의 이중화 방법.
  3. 제1항에 있어서, 상기 통신수단은,
    상기 각 메모리 모듈을 서로 연결시키고, 상기 메모리 모듈 각각에 저장되는 정보를 고속으로 교환하는 광케이블(optic cable)인 것을 특징으로 하는 컴퓨터 제어의 이중화 방법.
  4. 제1항에 있어서, 상기 메모리 모듈은,
    상대 시스템이 마스터 시스템이든지 또는 백업 시스템이든지에 관계없이, 상대 시스템의 정보가 상기 통신수단을 통하여 전송되어서 저장되는 공유부를 포함하는 것을 특징으로 하는 컴퓨터 제어의 이중화 방법.
  5. 제4항에 있어서, 상기 메모리 모듈은,
    연결된 중앙제어부의 정보만이 저장되는 지역처리부; 및
    상기 백업 시스템에서는, 상기 마스터 시스템으로부터 상기 통신수단을 통하여 전송된 정보는 저장되고, 상기 마스터 시스템에서는, 상기 백업 시스템으로부터 상기 통신수단을 통하여 전송된 정보가 저장되는 것은 방지되는 제한공유부를 더 포함하는 것을 특징으로 하는 컴퓨터 제어의 이중화 방법.
  6. 제2항에 있어서, 상기 저장하는 단계는,
    상기 마스터 시스템의 운전중에 상기 백업 시스템의 전원이 온되어서 상기 백업 시스템이 초기화되는 단계;
    상기 백업 시스템이 상기 마스터 시스템을 감시하여 정상동작 여부를 판단하는 단계;
    상기 마스터 시스템이 정상적으로 동작되지 않는 경우, 상기 백업 시스템이 마스터 시스템으로서 동작하는 단계;
    상기 마스터 시스템이 정상적으로 동작되는 경우, 상기 백업 시스템의 중앙제어부는 정보의 일치를 위하여 원격 읽기 모드를 설정하고, 자신의 메모리 모듈의 정보를 읽으면, 상기 백업 시스템의 메모리 모듈은 상기 마스터 시스템의 메모리 모듈과 통신하여 상기 마스터 시스템의 메모리 모듈의 정보를 상기 백업 시스템의 메모리 모듈에 복사하는 단계; 및
    상기 백업 시스템에 정보의 저장이 종료되면, 상기 백업 시스템의 이중화 준비가 완료되었음을 표시하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 제어의 이중화 방법.
  7. 제6항에 있어서, 상기 복사하는 단계는,
    상기 마스터 시스템의 메모리 모듈에 저장된 모든 정보를 상기 백업 시스템의 메모리 모듈에 복사하기 위하여, 백업 시스템에서 원격 읽기(remote read) 모드를 설정하는 단계.
    상기 원격 읽기 모드가 설정되면, 동시에 백업 시스템에서 읽기 신호(read cycle)가 발생되었는 지를 판단하는 단계;
    상기 원격 읽기 모드 없이 읽기 신호만이 발생된 것으로 판단되면, 상기 백업 시스템은 자신의 메모리 모듈로부터 필요한 정보를 읽어서 처리하는 단계;
    상기 원격 읽기 모드와 상기 읽기 신호가 동시에 발생된 것으로 판단되면, 상기 백업 시스템은 상기 원격 읽기 모드와 대응되는 명령과 어드레스가 조합된 정보를 구성하고, 상기 정보를 상기 마스터 시스템의 메모리 모듈로 송신하는 단계;
    상기 마스터 시스템은 자신의 메모리 모듈로 수신된 정보를 해석하고, 해석된 정보에 대응되는 정보를 쓰기(write) 신호와 함께 상기 백업 시스템의 메모리 모듈로 송신하는 단계; 및
    상기 백업 시스템은 상기 마스터 시스템의 메모리 모듈로부터 송신된 정보를 자신의 메모리 모듈의 해당하는 어드레스에 저장하고, 상기 원격 읽기 모드를 해제하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 제어의 이중화 방법.
  8. 제2항에 있어서, 상기 감시하는 단계는,
    상기 마스터 시스템이 자기진단 프로그램을 통하여 자신의 시스템 상태를 진단하는 단계;
    상기 마스터 시스템은 진단된 자신의 시스템 상태를 상기 백업 시스템의 메모리 모듈에 상태 신호로서 출력하는 단계;
    상기 마스터 시스템은 진단된 자신의 시스템 상태를 나타내는 카운트 값을 상기 백업 시스템으로 출력하는 단계; 및
    상기 백업 시스템은 상기 상태 신호와 상기 카운트 값을 동시에 감시하여 이중으로 상기 마스터 시스템의 상태를 감시하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 제어의 이중화 방법.
  9. 제2항에 있어서, 상기 제어하는 단계는,
    상기 백업 시스템에 의하여 감시되는 마스터 시스템이 정상이 아닌 경우, 상기 백업 시스템이 마스터 시스템으로서 전환되어 상기 컴퓨터 시스템을 제어하는 단계;
    상기 백업 시스템으로부터 발생되는 리셋 명령에 의하여 기존의 마스터 시스템을 리셋시키는 단계; 및
    상기 리셋된 기존의 마스터 시스템이 부팅되어서 백업 시스템으로 전환되는 단계를 포함하는 것을 특징으로 하는 컴퓨터 제어의 이중화 방법.
  10. 자동화 시스템을 제어하는 컴퓨터 시스템에 있어서,
    상기 컴퓨터 시스템의 중앙처리장치인 제1중앙제어부;
    상기 제1중앙제어부에 제1버스로 연결되고, 상기 제1중앙제어부에서 처리되는 정보가 저장되는 제1메모리 모듈;
    상기 컴퓨터 시스템의 다른 중앙처리장치인 제2중앙제어부; 및
    상기 제2중앙제어부에 제2버스로 연결되고, 상기 제2중앙제어부에서 처리되는 정보가 저장되며, 상기 제1메모리 모듈과 통신수단을 통하여 직접 정보를 교환하는 제2메모리 모듈을 포함하는 것을 특징으로 하는 이중화 시스템.
  11. 제10항에 있어서, 상기 제1메모리 모듈과 상기 제2메모리 모듈은 각각은,
    제1버스 또는 제2버스와 내부버스 사이에 접속되어 정보를 교환시키는 버스접속부;
    상기 내부버스에 접속되고, 상기 내부버스를 통하여 정보를 교환하는 메모리부;
    상기 내부버스에 접속되고, 상기 제1메모리 모듈 또는 상기 제2메모리 모듈에서 처리되는 데이터를 제어하는 제어부; 및
    상기 제어부에 의하여 제어되고, 상대 메모리 모듈과 통신수단에 의하여 접속되는 접속부를 포함하는 것을 특징으로 하는 이중화 시스템.
  12. 제11항에 있어서, 상기 접속부는,
    상기 통신수단의 광케이블이 접속되는 제1접속부; 및
    상기 통신수단의 10 base T의 규격으로 되는 케이블이 접속되는 제2접속부를 포함하고,
    상기 제1메모리 모듈과 상기 제2메모리 모듈이 각각의 상기 제1 및 제2접속부에 의하여 서로 연결되는 것을 특징으로 하는 이중화 시스템.
  13. 제11항에 있어서, 상기 제어부는,
    내부버스를 통하여 정보가 입출력되도록 상기 메모리부를 제어하는 메모리 제어부;
    내부버스를 통하여 입력되는 자신의 시스템 상태에 관한 정보를 입력하고, 입력된 정보에 따른 상태 정보를 상기 통신수단의 케이블을 통하여 상대 시스템으로 출력시키거나 또는 상대 시스템으로부터 입력되는 상태 정보를 검출하는 상태제어부; 및
    상기 통신수단의 광케이블을 통하여 입출력되는 정보를 제어하며, 그 정보를 내부버스로 입출력시키는 광제어부를 포함하는 것을 특징으로 하는 이중화 시스템.
  14. 제10항에 있어서, 상기 제1 및 제2메모리 모듈 각각은,
    상기 통신수단에 의하여 연결된 상대 시스템의 중앙제어부가 상기 제1중앙제어부이든지 또는 상기 제2중앙제어부 이든지에 관계없이, 상기 상대 시스템의 중앙제어부에서 처리되는 정보가 상기 통신수단을 통하여 전송되어서 저장되는 공유부를 포함하는 것을 특징으로 하는 이중화 시스템.
  15. 제14항에 있어서, 상기 제1 및 제2메모리 모듈 각각은,
    연결된 중앙제어부의 정보만이 저장되는 지역처리부; 및
    상기 중앙제어부가 백업 시스템으로 동작되는 경우, 마스터 시스템으로부터 상기 통신수단을 통하여 전송된 정보는 저장되고, 상기 중앙제어부가 마스터 시스템으로 동작되는 경우, 상기 백업 시스템으로부터 상기 통신수단을 통하여 전송된 정보가 저장되는 것은 방지되는 제한공유부를 더 포함하는 것을 특징으로 하는 이중화 시스템.
KR1019980039958A 1998-09-25 1998-09-25 컴퓨터 제어의 이중화 방법 및 그 시스템 KR20000021045A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980039958A KR20000021045A (ko) 1998-09-25 1998-09-25 컴퓨터 제어의 이중화 방법 및 그 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980039958A KR20000021045A (ko) 1998-09-25 1998-09-25 컴퓨터 제어의 이중화 방법 및 그 시스템

Publications (1)

Publication Number Publication Date
KR20000021045A true KR20000021045A (ko) 2000-04-15

Family

ID=19551956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980039958A KR20000021045A (ko) 1998-09-25 1998-09-25 컴퓨터 제어의 이중화 방법 및 그 시스템

Country Status (1)

Country Link
KR (1) KR20000021045A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978268B1 (ko) * 2004-07-15 2010-08-26 엘에스산전 주식회사 분산 제어 시스템의 고속 이중화 데이터 복사 보드
KR101485644B1 (ko) * 2012-12-28 2015-01-22 주식회사 포스코아이씨티 이중화 시스템 및 이중화 시스템의 제어 방법
US11321249B2 (en) 2018-03-26 2022-05-03 Samsung Electronics Co., Ltd. Mechanism to autonomously manage SSDS in an array

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978268B1 (ko) * 2004-07-15 2010-08-26 엘에스산전 주식회사 분산 제어 시스템의 고속 이중화 데이터 복사 보드
KR101485644B1 (ko) * 2012-12-28 2015-01-22 주식회사 포스코아이씨티 이중화 시스템 및 이중화 시스템의 제어 방법
US11321249B2 (en) 2018-03-26 2022-05-03 Samsung Electronics Co., Ltd. Mechanism to autonomously manage SSDS in an array
US11775454B2 (en) 2018-03-26 2023-10-03 Samsung Electronics Co., Ltd. Mechanism to autonomously manage SSDs in an array

Similar Documents

Publication Publication Date Title
US6968242B1 (en) Method and apparatus for an active standby control system on a network
JPS61131108A (ja) 電源制御スイツチングシステム
JPH0651802A (ja) バックアップ機能を有するプログラマブル・コントローラ
US5392424A (en) Apparatus for detecting parity errors among asynchronous digital signals
JP3882783B2 (ja) プログラマブルコントローラ及びｃｐｕユニット並びに通信ユニット及び通信ユニットの制御方法
JPH0934809A (ja) 高信頼化コンピュータシステム
JPS59106056A (ja) フエイルセイフ式デ−タ処理システム
JP2006178659A (ja) フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法
JP2007280313A (ja) 冗長化システム
KR20000021045A (ko) 컴퓨터 제어의 이중화 방법 및 그 시스템
JP2001060160A (ja) 制御装置のｃｐｕ二重化システム
CN115328706A (zh) 双cpu冗余架构综合控制方法及系统
WO2001084252A1 (fr) Systeme de commande de multiplexage et procede de multiplexage associe
JPH0683657A (ja) サービスプロセッサの切り換え方式
KR100729930B1 (ko) 이중화 시스템의 절체 회로
JP3298239B2 (ja) 二重化制御システムの等値化方法
KR100333484B1 (ko) 이중화된 데이터 채널을 갖는 동시 쓰기 방식을 적용한결함 허용 제어 시스템
KR20010028123A (ko) 광전송 시스템의 이중화 감시 제어 장치 및 그 방법
JP3363579B2 (ja) 監視装置及び監視システム
JP2002140206A (ja) 待機冗長２重化制御装置及びそのアプリケーションプログラム開発装置
GB2146810A (en) Achieving redundancy in a distributed process control system
US7016995B1 (en) Systems and methods for preventing disruption of one or more system buses
JPH0427239A (ja) Ｌａｎ接続装置の制御方法
JP2003345407A (ja) 二重化ｐｌｃ間のデータ等価方式
JPH06175868A (ja) 二重化計算機故障監視方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application