JP2007280313A - 冗長化システム - Google Patents

冗長化システム Download PDF

Info

Publication number
JP2007280313A
JP2007280313A JP2006109258A JP2006109258A JP2007280313A JP 2007280313 A JP2007280313 A JP 2007280313A JP 2006109258 A JP2006109258 A JP 2006109258A JP 2006109258 A JP2006109258 A JP 2006109258A JP 2007280313 A JP2007280313 A JP 2007280313A
Authority
JP
Japan
Prior art keywords
control
control devices
personal computer
redundant
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006109258A
Other languages
English (en)
Inventor
Kenji Torigoe
研児 鳥越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2006109258A priority Critical patent/JP2007280313A/ja
Publication of JP2007280313A publication Critical patent/JP2007280313A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Abstract

【課題】 密結合の冗長化システムは特殊なハードウエアや専用OSが必要であり、疎結合した制御装置を用いる冗長化システムは制御動作の切り替えを自立的行うことができず、かつ制御の切り替え前後で実行の継続性が維持できなかったという課題を解決する。
【解決手段】 通信路で接続された複数の制御装置を用い、冗長化モニタ処理部で他の制御装置の動作をモニタして、異常が発生すると自身を制御動作に移行させ、かつ等値化部で前記複数の制御装置のデータを等しくするようにした。また、他の制御装置が全て同期待ち状態になってから、データ処理を行うようにした。パソコンなどの汎用装置を用いて、高信頼性でかつ制御の切り替え前後で継続性が保たれる冗長化システムを構築することができる。
【選択図】 図1

Description

本発明は、パソコンなどの汎用プラットフォームを用いて冗長化することができる冗長化システムに関するものである。
図3に、密結合したハードウエアを用いた冗長化システムの構成を示す。図3において、プロセッサモジュール10は制御バスインターフェイス11、照合器14を介して主記憶装置15に接続されたMPU12と13、SENバスインターフェイス16、IOコントローラ17で構成されている。プロセッサモジュール20は制御バスインターフェイス21、照合器24を介して主記憶装置25に接続されたMPU22と23、SENインターフェイス26、IOコントローラ27で構成されている。すなわち、プロセッサモジュール10と20は同じ構成を有している。
制御バスインターフェイス11と21は制御バス31および32に接続され、IOコントローラ17と27はIOバス33および34に接続されている。また、SENバスインターフェイス16と26は相互に接続されている。すなわち、制御バスおよびIOバスは冗長化されている。
このような構成において、プロセッサモジュール10と20はペアアンドスペア方式の冗長化システムを構成しており、専用のバックボードを経由してデータの等値化や同期処理を高速に実行する。そのため、制御側プロセッサモジュールと待機側プロセッサモジュールはプログラムのステップレベルで同期して動作する。制御権の切り替え前後でプログラムはシームレスに継続して実行され、処理の後戻りは発生しない。
図4に他の冗長化システムの構成を示す。図4において、操作監視ステーション41と制御システムコンポーネントが動作するパソコン42、43は制御ネットワーク44で接続され、パソコン42、43と外部デバイス45はバス46で接続されている。パソコン42、43は異なるステーションアドレスを有しており、互いに独立して動作する。パソコン42、43上で動作する制御ステムコンポーネントには、サフィックスのみ異なるタグ、FIC001_A、FIC001_Bが割り振られており、どちらか一方がマスター側、他方がスタンバイ側として動作する。
操作監視ステーション41には冗長化対応特注プログラムが実装されている。このプログラムはパソコン42、43のうちどちらをマスター側にするかを決定し、サフィックスなしのタグ名でアクセスする。図4では、タグFIC001_Aのパソコンがマスターであるとしている。データを参照するときはマスター側のパソコンから読み出し、データを書き込むときは両方のパソコンに書き込む。
特許文献1には、2つのプロセッサ装置を設け、一方のプロセッサ装置が実作業につき、他方のプロセッサ装置が実作業に関与せず待機する二重化プロセッサ装置が記載されている。
特開平6−230995号公報
しかし、このような冗長化システムには、次のような課題があった。図3の冗長化システムは理想的な動作を期待できるが、データ等値化や同期処理を高速で行うことができるハードウエアおよびこのハードウエアに対応したOSが必要である。そのため、複数台のパソコンが制御ネットワークで疎結合しているシステムには適用できないという課題があった。
図4の冗長化システムは疎結合しているパソコンを用いて冗長化システムを構成することができるという利点はあるが、2台のパソコン42、43は同期して動作していないので、マスターが切り替わったときに処理の継続性を保つことができないという課題があった。また、パラメータの設定やアプリケーションのエンジニアリングは両方のパソコンに対して行わなければならず、メッセージなどは両方のパソコンから発信されるので、操作監視ステーション41でフィルタリングしなければならないという課題もあった。さらに、パソコンの故障などによるマスターの切り替えは操作監視ステーション41で行わなければならず、自立的に切り替えることができないという課題もあった。
従って本発明の目的は、疎結合されたパソコンを用いて簡単に冗長化されたシステムを構成することができる冗長化システムを提供することにある。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
通信線で接続され、1台が制御動作、その他が待機動作を行う複数の制御装置と、
前記複数の制御装置に内蔵され、他の制御装置の状態をモニタして、異常を検知すると、自身が属している制御装置を制御動作に移行させる冗長化モニタ処理部と、
前記複数の制御装置に内蔵され、前記通信路で接続された制御装置の対応するデータの少なくとも一部を等しくする等値化部と、
この等値化部で等しくされたデータを用いてデータ処理を行うデータ処理部と、
を具備したものである。汎用制御装置を用いて冗長化システムを構築できる。
請求項2記載の発明は、請求項1記載の発明において、
前記データ処理部は、他の全ての制御装置が同期待ちになったことを確認して、データ処理を行うようにしたものである。全制御装置を同期して動かすことができる。
請求項3記載の発明は、請求項1若しくは請求項2記載の発明において、
前記通信線を冗長化したものである。更に信頼性の高いシステムを構築できる。
請求項4記載の発明は、請求項1乃至請求項3いずれかに記載の発明において、
前記複数の制御装置に同じアドレスを付与するようにしたものである。上位システムからのアクセスが容易になる。
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項1,2、3および4の発明によれば、複数の制御装置を通信路で接続し、冗長化モニタ処理部で他の制御装置の動作をモニタして、異常が発生すると自身を制御動作に移行させ、等値化部で前記複数の制御装置のデータを等しくするようにした。また、他の制御装置が全て同期待ち状態になってから、データ処理を行うようにした。
パソコンなどの汎用制御装置を用いて冗長化システムを構築することができるという効果がある。また、アプリケーションが動作するプラットフォームやOSに依存せず、かつ特殊なハードウエアを必要としないという効果もある。さらに、通信路で接続されていれば、遠隔地に設置された制御装置を用いて冗長化システムが構築できるという効果もある。
また、自立的に制御権の切り替えができ、制御周期毎にデータの等値化を行っているので、信頼性が高く、かつ制御権の切り替え前後でアプリケーションの実行が継続されるという効果もある。
さらに、冗長化された制御装置が一組になるので、操作監視や制御装置のエンジニアリングが容易になり、信頼性、可用性、保守性が大幅に向上するという効果もある。
以下本発明を図面を用いて詳細に説明する。図1は本発明に係る冗長化システムの構成図である。図1において、50は操作、監視を行う操作監視ステーション、51は制御動作を行うフィールドコントロールステーションである。操作監視ステーション50では、後述するパソコン70、80上で動作するプログラムのエンジニアリングも行う。
70は制御装置として動作するパソコンであり、通信インターフェイス71、この通信インターフェイス71に内蔵される相手方ユニットステータスレジスタ72、冗長化モニタ処理部73、AP(アプリケーション)タスク74、このAPタスク74の一機能である等値化部75、データ処理部76で構成されている。冗長化モニタ処理部73およびAPタスク74はパソコン70上で動作するソフトウエアで実現される。また、このパソコン70にはSTNアドレスSTN0101−01が設定されている。
80は制御装置として動作するパソコンであり、パソコン70と同じ構成を有している。すなわち、通信インターフェイス81、相手方ユニットステータスレジスタ82、冗長化モニタ処理部83、APタスク84、等値化部85、データ処理部86で構成されている。また、このパソコン70にはSTNアドレスSTN0101−02が設定されている。パソコン70と80は冗長化された制御装置として動作する。この実施例では、パソコン70が制御側、パソコン80が待機側であるとする。
61、62は冗長化されたバスであり、操作監視ステーション50、フィールドコントロールステーション51、通信インターフェイス71、81が接続されている。操作監視ステーション50、フィールドコントロールステーション51、パソコン70、80はこの冗長化されたバス61、62を介して相互に通信することができる。
パソコン70と80は同じSTNアドレスSTN0101を有するが、通信層では異なる通信局として判断される。操作監視ステーション50、フィールドコントロールステーション51等バス61、62に直接、間接的に接続されている機器はSTNアドレス“STN0101”を用いてアクセスする。すなわち、制御側パソコン70と待機側パソコン80の両方同時にアクセスする。パソコン70、80から送信するときは、制御側パソコン(パソコン70)からのみ送信する。
次に、この実施例の動作を説明する。相手方ユニットステータスレジスタ72、82には、相手方の動作状況が反映される。すなわち、相手方ユニットステータスレジスタ72にはパソコン80の動作状況が、相手方ユニットステータスレジスタ82にはパソコン70の動作状況が反映される。このステータスにはREADY、DCS(制御権の状況),CTL(制御側として動作中),STBY(待機側動作中),APC(全パラメータコピー)等がある。
冗長化モニタ処理部73は一定周期毎に相手方ユニットステータスレジスタ72を参照し、パソコン80の制御権の有無、実行状態等をチェックする生存確認を行う。同様に、冗長化モニタ処理部83は一定周期で相手方ユニットステータスレジスタ82を参照し、パソコン70の生存確認を行う。そして、制御側パソコンの異常を検出した待機側パソコンは、制御権を奪取して自身を制御側に切り替える。
例えば、制御側パソコンのREADYがオフになると、その状態は待機側パソコンの相手方ユニットステータスレジスタに反映される、待機側パソコン内の冗長化モニタ処理部は制御権を奪取し、制御側に移行させる。この際、図示しないロック機構により、両方のパソコンが制御側になることはない。
等値化部75、85は、パソコン70と80に格納されているデータが一致するように等値化処理を行い、その後データ処理部76、86は制御動作やパソコン上で動作するアプリケーションタスク処理であるデータ処理を行う動作を繰り返す。このことを図2フローチャートを用いて説明する。なお、この説明では制御動作を行っているパソコンを制御側パソコン、待機状態にあるパソコンを待機側パソコンと称する。図1実施例では、制御側パソコンはパソコン70、待機側パソコンはパソコン80である。
図2(A)は制御側パソコンの動作を示したフローチャートである。工程(SS−1)で待機側パソコンに等値化要求を出力した後、工程(SS−2)で等値化処理を行う。等値化処理は制御側パソコンと待機側パソコンに格納されているデータを一致させるための処理であり、データを指定されたアドレスに書き込む、あるいは待ち合わせ管理のように両側からの書き込みでブロックが解除されるサービスを用いる、あるいは制御側パソコンからリモートプロシジャーコールのようなシステムコールを起動する等の処理により実現される。
等値化処理が終了すると、制御側パソコンは工程(SS−3)で同期待ち状態に移行し、工程(SS−4)で待機側パソコンが同期待ちになるまで待つ。そして、待機側パソコンが同期待ち状態になるとデータ処理を実行し、工程(SS−1)に戻る。
図2(B)は待機側パソコンの動作を表したフローチャートである。工程(SW−1)で同期待ち状態になり、次に工程(SW−2)で制御側パソコンが同期待ち状態になるのを待つ。制御側パソコンが同期待ち状態になると、工程(SW−3)でデータ処理を実行し、終了後工程(SW−1)に戻る。
このように、この実施例では冗長化モニタ処理部73、83で相手方パソコンの動作をチェックし、異常があると自身を制御側に切り替えるようにした。そのため、上位機器から操作を行わなくても、自立的に制御側と待機側の切り替えを行うことができる。
また、等値化処理を行った後、互いに相手方が同期待ちになっていることを確認してからデータ処理を行う動作を繰り返すようにしたので、制御側パソコンと待機側パソコンの間で常にデータの同一性を保つことができ、かつ両者を同期して動作させることができる。そのため、切り替え時のバックラッシュが少なくなる。
さらに、特定のハードウエアやOSの機能に依存した処理を行う必要がないので、汎用のパソコンを用いることができ、かつこれらパソコンのOSが異なっていてもよい。さらに、データ等値化のパフォーマンスが所定の条件を満たせば、物理的に離れた場所に設置されたパソコンを用いて冗長化システムを構築することもできる。
なお、これらの実施例では待機側パソコンもデータ処理を行うようにしたが、切り替え時のバックラッシュが許容できるなら、データの等値化のみ行い、待機側パソコンはデータ処理を行わないか、一部のみ行うようにしてもよい。
また、この実施例ではパソコン2台で冗長化システムを構成するようにしたが、3台以上で構成することもできる。このときは、1台のパソコンが制御側パソコンになり、他のパソコンは待機側パソコンになる。制御側パソコンの等値化部は等値化処理を行い、待機側パソコンの冗長化モニタ処理部は制御側パソコンの動作を監視して、異常が発生すると自身を制御側パソコンに移行させる。また、冗長化する制御装置の数を随時拡張することもできる。
さらに、この実施例では制御装置をパソコンとしたが、パソコンに限られることはなく、通信機能を有する他の制御装置であってもよい。
本発明の一実施例を示す構成図である。 本発明の一実施例の動作を示すフローチャートである。 従来の冗長化システムの構成図である。 従来の冗長化システムの構成図である。
符号の説明
50 操作監視ステーション
51 フィールドコントロールステーション
61、62 冗長化バス
70、80 パソコン
71、81 通信インターフェイス
72、82 相手方ユニットステータスレジスタ
73、83 冗長化モニタ処理部
74、84 APタスク
75、85 等値化部
76、86 データ処理部

Claims (4)

  1. 通信線で接続され、1台が制御動作、その他が待機動作を行う複数の制御装置と、
    前記複数の制御装置に内蔵され、他の制御装置の状態をモニタして、異常を検知すると、自身が属している制御装置を制御動作に移行させる冗長化モニタ処理部と、
    前記複数の制御装置に内蔵され、前記通信路で接続された制御装置の対応するデータの少なくとも一部を等しくする等値化部と、
    この等値化部で等しくされたデータを用いてデータ処理を行うデータ処理部と、
    を具備したことを特徴とする冗長化システム。
  2. 前記データ処理部は、他の全ての制御装置が同期待ちになったことを確認して、データ処理を行うようにしたことを特徴とする請求項1記載の冗長化システム。
  3. 前記通信線は冗長化されていることを特徴とする請求項1若しくは請求項2記載の冗長化システム。
  4. 前記複数の制御装置に同じアドレスを付与するようにしたことを特徴とする請求項1乃至請求項3いずれかに記載の冗長化システム。
JP2006109258A 2006-04-12 2006-04-12 冗長化システム Pending JP2007280313A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006109258A JP2007280313A (ja) 2006-04-12 2006-04-12 冗長化システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006109258A JP2007280313A (ja) 2006-04-12 2006-04-12 冗長化システム

Publications (1)

Publication Number Publication Date
JP2007280313A true JP2007280313A (ja) 2007-10-25

Family

ID=38681661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006109258A Pending JP2007280313A (ja) 2006-04-12 2006-04-12 冗長化システム

Country Status (1)

Country Link
JP (1) JP2007280313A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003081A (ja) * 2008-06-19 2010-01-07 Hitachi Ltd 演算処理装置多重化制御システム
WO2010100988A1 (ja) * 2009-03-03 2010-09-10 ナブテスコ株式会社 鉄道車両用ドア制御システム
JP2010205261A (ja) * 2009-02-04 2010-09-16 Yokogawa Electric Corp パラメータコピー方法およびパラメータコピー装置
CN101498919B (zh) * 2008-02-02 2010-12-22 北京城市学院 一种便于规约扩展的采集系统的前置冗余架构及方法
JP2013149114A (ja) * 2012-01-20 2013-08-01 Mitsubishi Electric Corp 入出力制御システム
CN112805648A (zh) * 2020-06-12 2021-05-14 百度时代网络技术(北京)有限公司 用于自主驾驶车辆的故障安全处理系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105961A (ja) * 1988-10-14 1990-04-18 Nippon Telegr & Teleph Corp <Ntt> マルチプロセッサ同期方式
JPH04260962A (ja) * 1990-06-14 1992-09-16 Fujitsu Ltd 並列計算機における同期制御方式
JPH06195318A (ja) * 1992-12-24 1994-07-15 Kanebo Ltd 分散処理システム
JPH1021202A (ja) * 1996-07-01 1998-01-23 Meidensha Corp 二重系コンピュータのネットワーク接続方式
JPH11175108A (ja) * 1997-12-16 1999-07-02 Yokogawa Electric Corp 二重化コンピュータ装置
JP2003036101A (ja) * 2001-07-25 2003-02-07 Yokogawa Electric Corp 冗長化コントローラ
JP2003273930A (ja) * 2002-03-19 2003-09-26 Yamatake Corp ネットワーク障害監視方法、通信システムおよび回線切替装置
JP2005352850A (ja) * 2004-06-11 2005-12-22 Mitsubishi Electric Corp 二重系システム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105961A (ja) * 1988-10-14 1990-04-18 Nippon Telegr & Teleph Corp <Ntt> マルチプロセッサ同期方式
JPH04260962A (ja) * 1990-06-14 1992-09-16 Fujitsu Ltd 並列計算機における同期制御方式
JPH06195318A (ja) * 1992-12-24 1994-07-15 Kanebo Ltd 分散処理システム
JPH1021202A (ja) * 1996-07-01 1998-01-23 Meidensha Corp 二重系コンピュータのネットワーク接続方式
JPH11175108A (ja) * 1997-12-16 1999-07-02 Yokogawa Electric Corp 二重化コンピュータ装置
JP2003036101A (ja) * 2001-07-25 2003-02-07 Yokogawa Electric Corp 冗長化コントローラ
JP2003273930A (ja) * 2002-03-19 2003-09-26 Yamatake Corp ネットワーク障害監視方法、通信システムおよび回線切替装置
JP2005352850A (ja) * 2004-06-11 2005-12-22 Mitsubishi Electric Corp 二重系システム

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101498919B (zh) * 2008-02-02 2010-12-22 北京城市学院 一种便于规约扩展的采集系统的前置冗余架构及方法
JP2010003081A (ja) * 2008-06-19 2010-01-07 Hitachi Ltd 演算処理装置多重化制御システム
JP2010205261A (ja) * 2009-02-04 2010-09-16 Yokogawa Electric Corp パラメータコピー方法およびパラメータコピー装置
WO2010100988A1 (ja) * 2009-03-03 2010-09-10 ナブテスコ株式会社 鉄道車両用ドア制御システム
CN102341288A (zh) * 2009-03-03 2012-02-01 纳博特斯克株式会社 铁道车辆用门控制系统
JP2013149114A (ja) * 2012-01-20 2013-08-01 Mitsubishi Electric Corp 入出力制御システム
CN112805648A (zh) * 2020-06-12 2021-05-14 百度时代网络技术(北京)有限公司 用于自主驾驶车辆的故障安全处理系统
WO2021248499A1 (en) * 2020-06-12 2021-12-16 Baidu.Com Times Technology (Beijing) Co., Ltd. A fail-safe handling system for autonomous driving vehicle
US11724708B2 (en) 2020-06-12 2023-08-15 Baidu Usa Llc Fail-safe handling system for autonomous driving vehicle

Similar Documents

Publication Publication Date Title
US9195553B2 (en) Redundant system control method
JP2010233006A (ja) サーバシステム、集合型サーバ装置及びmacアドレス管理方法
JP2007280313A (ja) 冗長化システム
JP2006178659A (ja) フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法
JP4755050B2 (ja) データ処理装置、モード管理装置、及びモード管理方法
JP2007334668A (ja) メモリダンプ方法、クラスタシステム、それを構成するノードおよびプログラム
JPH06259343A (ja) 多重バス制御方式及びそれを用いたシステム
US8639967B2 (en) Controlling apparatus, method for controlling apparatus and information processing apparatus
JP4810488B2 (ja) 二重化制御装置、及びそのトラッキング方法
JP4117685B2 (ja) フォルトトレラント・コンピュータとそのバス選択制御方法
JP2011076528A (ja) Raidカードの冗長化方法及びraidカードの冗長化装置
JP2004062589A (ja) 情報処理装置
JP2005115472A (ja) 運行管理装置
JP5609272B2 (ja) サーバ装置、サーバシステム及びサーバ装置の制御方法
JP4096849B2 (ja) 回線多重化構造を用いた入出力制御システム
JP6345359B1 (ja) ネットワークシステム、通信制御装置およびアドレス設定方法
JP2007323190A (ja) データ通信を行う計算制御システム及びその通信方法
JP2737480B2 (ja) 二重化通信制御装置の切り替え方法及び装置
JP2006058984A (ja) 二重化プロセッサシステム
JP2022172757A (ja) 冗長システム
JP2013186727A (ja) 多重系システム用計算機および多重系制御方法
JP2007206946A (ja) 多重化システム
KR20220069747A (ko) 클러스터링 시스템을 위한 전원 공급 장치
CN114981730A (zh) 控制器及控制器系统
JP2008046731A (ja) 制御装置及び二重化制御プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110526