JP4096849B2 - 回線多重化構造を用いた入出力制御システム - Google Patents

回線多重化構造を用いた入出力制御システム Download PDF

Info

Publication number
JP4096849B2
JP4096849B2 JP2003324698A JP2003324698A JP4096849B2 JP 4096849 B2 JP4096849 B2 JP 4096849B2 JP 2003324698 A JP2003324698 A JP 2003324698A JP 2003324698 A JP2003324698 A JP 2003324698A JP 4096849 B2 JP4096849 B2 JP 4096849B2
Authority
JP
Japan
Prior art keywords
input
transmission
output
line
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003324698A
Other languages
English (en)
Other versions
JP2005094328A (ja
Inventor
規明 河原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2003324698A priority Critical patent/JP4096849B2/ja
Publication of JP2005094328A publication Critical patent/JP2005094328A/ja
Application granted granted Critical
Publication of JP4096849B2 publication Critical patent/JP4096849B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Description

本発明は、FA用等の制御装置と、当該制御装置によって制御される入出力装置とのデータ伝送経路である回線を多重化した構造によって、データを高信頼に伝送するための回線多重化構造を用いた入出力制御システムに関する。
図8に、従来の回線多重化構造の一例として回線二重化構造を用いた入出力制御システムの構成図を示す。この入出力制御システムは、コントローラ(制御装置)10と、このコントローラ10に、各々がA系及びB系による二重の回線で接続された2つの入出力装置12,14とを備えて構成されている。但し、回線とは、コントローラ10と各入出力装置12,14とを接続する伝送線路のみならず、コントローラ10及び各入出力装置12,14内のデータの伝送経路並びに処理経路を含めていう。
このような回線二重化構造においては、通常、回線毎に稼動系と待機系とが決められている。ここでは、A系が稼動系の時、B系は待機系となっており、例えば、×印で示すように、コントローラ10と入出力装置14とを接続するA系回線に、入出力装置14との通信がタイムアウトとなる等の不具合が生じたとする。
この場合、コントローラ10は、A系により入出力装置14とのプロセスデータの遣り取りが出来なくなったことを検知すると、系単位で切り換えて、B系を稼動系、A系を待機系として、運転状態をバックアップするようになっている。
このような系の切り換えやプロセスデータの伝送を制御するコントローラ10は、図9に示すような構成となっており、上位システムや支援ツール等に接続されるコネクタ15と、外部インターフェース部16と、プログラムメモリ部18と、制御側ローカルメモリ部20と、制御側CPU22と、デュアルポートメモリ部24と、通信側CPU26と、通信側ローカルメモリ部28と、A系のLAN(Local Area Network)コントローラ30、バッファメモリ部32、物理層チップ部34及びコネクタ36と、B系のLANコントローラ38、バッファメモリ部40、物理層チップ部42及びコネクタ44とを備えている。
更に、外部インターフェース部16と、プログラムメモリ部18と、制御側ローカルメモリ部20と、制御側CPU22と、デュアルポートメモリ部24とが、制御側内部バス46によって接続されている。また、デュアルポートメモリ部24と、通信側CPU26と、通信側ローカルメモリ部28と、A系及びB系のLANコントローラ30,38とが、通信側内部バス48によって接続されている。また、A系のコネクタ36には入出力装置12及び14が、B系のコネクタ44にも入出力装置12及び14が接続されている。
このような構成のコントローラ10が、各入出力装置12,14との間でプロセスデータの伝送を行なう場合、次のように行う。
コントローラ10から各入出力装置12,14へ出力される出力プロセスデータは、制御側CPU22がデュアルポートメモリ部24に記憶したプロセスデータを、通信側CPU26が出力プロセスデータとして読み出し、これを、現在稼動系となっているA系(又はB系)のLANコントローラ30(又は38)及び物理層チップ部34(又は42)を介して、入出力装置14(又は12)へ送信する。
一方、各入出力装置12,14からコントローラ10へ入力される入力プロセスデータは、通信側CPU26が、A系(又はB系)を用いて入出力装置14(又は12)から取得する。この取得したプロセスデータは、デュアルポートメモリ部24へ格納して制御側CPU22へ渡す。
コントローラ10が、上記の出力プロセスデータの送信と入力プロセスデータの取得との双方の伝送を、全ての入出力装置12,14に対して1回ずつ行って終了するまでの1サイクルを、1伝送単位としている。通信側CPU26は、その1伝送単位ごとにA系、B系の何れを使用するかを決定し、1伝送単位での伝送が終わるまでは決定した系を用いて全ての入出力装置12,14と伝送を行う。
また、コントローラ10が、1伝送単位内で全ての入出力装置12,14と所定のプロセスデータの伝送を行うのは次の理由による。各入出力装置12,14は、図示せぬ複数のIO(入出力)モジュールを備えており、入出力装置12,14毎に何れかのIOモジュールを選択し、この選択されたIOモジュールが組み合わさって、ある1つの機能を成す様になっている。
コントローラ10は、その1つの機能を1伝送単位内でのプロセスデータの伝送によって実現する。このプロセスデータの伝送処理を、図10に示すフローチャートを参照して説明する。
まず、ステップS1において、通信側CPU26は、通信側ローカルメモリ部28に記憶されたA系異常フラグがONか否かを判断する。この結果、ONでない、即ちOFFの正常状態であれば、ステップS2において、全ての入出力装置12,14の中から伝送対象の入出力装置を決定する。ここでは、入出力装置12に決定されたとする。
次に、ステップS3において、通信側CPU26はA系にて、先に決定した入出力装置12に対して所定のプロセスデータを伝送する。この伝送は、LANコントローラ30によって伝送プロセスデータがバッファメモリ部32に一旦保持されながら、更に物理層チップ部34での通信制御によってコネクタ36を介して実行される。
ステップS4において、通信側CPU26は、その伝送が全ての入出力装置12,14に対して終了したか否かを判断する。終了していなければ、ステップS2に戻って上記同様の処理を行う。一方、終了していれば、ステップS5において、全ての入出力装置12,14に対してプロセスデータの伝送が全て正常に完了したか否かを判断する。
全て正常に終了していればステップS1に戻る。全て正常に終了していなければステップS6において、A系異常フラグをONとしてステップS1に戻る。
一方、ステップS1での判断の結果、A系異常フラグがONとなっている場合は、ステップS7において、通信側CPU26は、全ての入出力装置12,14の中から伝送対象の入出力装置12を決定し、ステップS8において、通信側CPU26はB系にて、先に決定した入出力装置12に対して所定のプロセスデータを伝送する。
そして、ステップS9において、その伝送が全ての入出力装置12,14に対して終了したか否かを判断する。終了していなければステップS7に戻り、終了していればステップS1に戻る。
このように、コントローラ10は、A系又はB系の不具合に対応しながら、1伝送単位内で全ての入出力装置12,14との間でプロセスデータの伝送を行うことができる。
この種の従来の装置として、例えば特許文献1に記載のものがある。
特開平11−119802号公報
ところで、従来の回線多重化構造を用いた入出力制御システムにおいて、図8に×印で示したように一方の入出力装置14が接続されたA系回線に不具合が生じた後に、更に△印で示すように他方の入出力装置12が接続されたB系回線に不具合が生じた場合、コントローラ10は、A系、B系の何れを使用するかを決定し、1伝送単位が終わるまでは決定した何れか一方の系を用いて全ての入出力装置12,14と伝送を行う。
しかし、A系、B系何れの系で伝送を行っても、双方の入出力装置12,14において互いに異なる系の回線に不具合が生じているので、1伝送単位内に、一方の入出力装置12又は14とプロセスデータの伝送を行うことができない。言い換えれば、1伝送単位内に全ての入出力装置とプロセスデータの伝送を行うことができないという問題がある。
即ち、A系で運転すれば入出力装置14と伝送不可となり、B系で運転すれば入出力装置12と伝送不可となる。
本発明は、このような課題に鑑みてなされたものであり、1つのコントローラに多重化された回線にて各々が接続された複数の入出力装置において、互いに異なる系の回線に不具合が生じた場合でも、コントローラが1伝送単位内に全ての入出力装置との間で適正にデータを伝送することができる回線多重化構造を用いた入出力制御システムを提供することを目的としている。
上記目的を達成するために、本発明の請求項1による回線多重化構造を用いた入出力制御システムは、制御装置と、複数のモジュール及び内部バスをそれぞれ具備し、且つ前記制御装置によりそれぞれ制御される複数の入出力装置とのデータ伝送経路である回線を多重化し、前記制御装置がその多重化された回線のうち何れかを用いて、前記複数の入出力装置との間でデータ伝送を行う回線多重化構造を用いた入出力制御システムにおいて、前記制御装置に、前記多重化された回線のうち何れの回線で、且つ前記複数の入出力装置のうち何れの入出力装置との間で、データ伝送可能か否かを示す伝送可能情報テーブルを記憶した記憶手段と、前記伝送可能情報テーブルを参照して、何れの回線で何れの入出力装置との間でデータ伝送可能か否かを確認する確認手段と、前記入出力装置自体の故障によって回線によるデータ伝送に不具合が生じたことが検出された際に、その故障原因となったモジュール又は内部バスを特定し、特定されたモジュール又は内部バスに応じて重み付けを行った故障情報を、前記伝送可能情報テーブルに書き込んで更新する重み付け手段を備え、前記制御装置は、前記複数の入出力装置と個々にデータ伝送を行う都度、前記確認手段によって前記伝送可能情報テーブルを参照し、この参照の際にデータ伝送を行う該当回線が正常であると判断された場合及び、該当回線の故障情報が、正常機能が残ることを示す故障の程度の低い重み付けが行われ、且つ他の回線よりも重み付けの程度が低い情報である場合に、該当回線にて該当入出力装置へデータ伝送を行うことを特徴としている。
この構成によれば、制御装置が、1伝送単位内において全ての入出力装置との間で個々にデータ伝送を行う際に、伝送の都度、伝送可能情報テーブルを参照しながら伝送可能な回線にてデータ伝送を行うので、各入出力装置において互いに異なる系の回線に不具合が生じた場合でも、制御装置が1伝送単位内に全ての入出力装置との間で適正にデータを伝送することができる。言い換えれば、同一の入出力装置に接続された全ての回線が不具合とならない限り、1伝送単位内に全ての入出力装置との間で適正にデータを伝送することができる。
また、本発明の請求項2による回線多重化構造を用いた入出力制御システムは、請求項1において、前記制御装置に、前記多重化された回線のうち不具合が生じた回線に接続された入出力装置へのデータ伝送が不可能であることを示す情報を、前記伝送可能情報テーブルに書き込んで更新する更新手段を備えたことを特徴としている。
以上説明したように本発明は、制御装置が、1伝送単位内において全ての入出力装置との間で個々にデータ伝送を行う際に、伝送の都度、伝送可能情報テーブルを参照しながら多重化された回線のうち、伝送可能な回線にてデータ伝送を行うようにしたので、各入出力装置において互いに異なる系の回線に不具合が生じた場合でも、制御装置が1伝送単位内に全ての入出力装置との間で適正にデータを伝送することができる。
従って、1つのコントローラに多重化された回線にて各々が接続された複数の入出力装置において、互いに異なる系の回線に不具合が生じた場合でも、コントローラが1伝送単位内に全ての入出力装置との間で適正にデータを伝送することができるという効果がある。
以下、本発明の実施の形態を、図面を参照して説明する。
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る回線多重化構造の一例として回線二重化構造を用いた入出力制御システム及びコントローラの構成を示すブロック図である。但し、図1に示す第1の実施の形態において、図9に示した従来例のコントローラの各部に対応する部分には同一符号を付し、その説明を省略する。
第1の実施の形態の入出力制御システムが、従来の入出力制御システムと異なる点は、コントローラの構成にある。即ち、図1に示すコントローラ50が、図9に示した従来のコントローラ10と異なる点は、通信側ローカルメモリ部28に、伝送可能情報テーブル28aを記憶し、また、通信側CPU26に、作成部26a、確認部26b及び更新部26cを設けたことにある。
伝送可能情報テーブル28aは、A系、B系の各々にてコントローラ50と各入出力装置12,14とが、プロセスデータを、伝送可能か否かを表す情報をテーブル化したものである。例えば、図2の(b)、(d)、(f)に示すように、「可能」又は「不可能」の情報にて伝送の可否が表される。
作成部26aは、入出力制御システムの初期化時に、A系、B系の各々にて、各入出力装置12,14がプロセスデータを伝送可能か否かを確認し、この確認結果を、伝送可能情報テーブル28aに書き込んで当該伝送可能情報テーブル28aを作成するものである。
なお、図2に示す伝送可能情報テーブル28aの例では、本発明を判り易くするために伝送可否状態を「可能」又は「不可能」にて表記しているが、通信側CPU26が判別することから可能を0、不可能を1などの数値で表現するのが実用的である。
確認部26bは、入出力制御システムの初期化終了以降の運転開始後に、これからデータ伝送を行う稼動系の入出力装置が伝送可能か否かを、伝送可能情報テーブル28aを参照して確認するものである。この際、待機系ではプロセスデータの伝送は行なわないが、各入出力装置12,14と伝送が出来るか否か、また、各入出力装置12,14が異常になっていないか否かの確認用の伝送を行なっている。
更新部26cは、A系、B系の各々の回線において断線や、入出力装置12,14との通信がタイムアウトとなる等の不具合が生じた際に、その不具合によって伝送不可能となったことを、伝送可能情報テーブル28aの該当欄に上書きして更新を行うものである。
次に、このような構成の入出力制御システムにおけるプロセスデータの伝送処理を、図2及び、図3に示すフローチャートを参照して説明する。
まず、入出力制御システムの初期化時に、通信側CPU26の作成部26aによって、図2(a)に示すA系、B系の各々にて、各入出力装置12,14がプロセスデータを伝送可能か否かが確認され、この確認結果が、図2(b)に示すように、伝送可能情報テーブル28aに書き込まれて当該伝送可能情報テーブル28aが作成されたとする。
この後、図3のステップS11において、全ての入出力装置12,14の中から伝送対象の入出力装置(例えば14)が決定される。この決定後、ステップS12において、確認部26bにより伝送可能情報テーブル28aが確認されることによって、先に決定された入出力装置14に対してA系、B系の少なくとも何れかでプロセスデータが、伝送可能か否かが判断される。
この判断結果、伝送不可能であれば、ステップS11に戻って他の伝送対象の入出力装置が決定される。一方、伝送可能であれば、ステップS13において、更に確認部26bによってA系で伝送可能か否かが判断される。この結果、伝送可能であれば、ステップS14において、通信側CPU26の伝送制御によって、A系にて伝送対象の入出力装置14へプロセスデータが伝送される。
この伝送後、ステップS15において、通信側CPU26で、伝送対象の入出力装置14へのプロセスデータ伝送が正常に完了したか否かが判断される。この結果、正常に完了していないと判断されたとする。この場合、図2(c)に×印で示すように、入出力装置14に接続されたA系の回線に何らかの不具合が生じていることが考えられる。
そこで、ステップS16において、通信側CPU26の更新部26cによって、その不具合となったことが、図2(d)に示すように、伝送可能情報テーブル28aの該当欄に「不可能」と上書きされて更新される。
この後、ステップS17において、確認部26bによって、伝送対象の入出力装置14との伝送がB系で可能か否かが確認される。この場合は図2(d)の伝送可能情報テーブル28aに表されているように、「可能」と確認され、ステップS11に戻る。
そして、ステップS11,S12の処理を経て、ステップS13において、A系で伝送可能か否かが判断される。この場合は、入出力装置14に対するA系での伝送は不可能なので、ステップS18へ進む。
ステップS18において、通信側CPU26の伝送制御によって、B系にて伝送対象の入出力装置14へプロセスデータが伝送される。
この伝送後、ステップS19において、通信側CPU26で、伝送対象の入出力装置14へのプロセスデータ伝送が正常に完了したか否かが判断される。この場合、正常に完了したと判断され、ステップS21において、確認部26bによって、次の伝送対象の入出力装置12との伝送がA系で可能か否かが確認される。この場合は図2(d)の伝送可能情報テーブル28aに表されているように、「可能」と確認され、ステップS11に戻って上述したように処理が行われる。
このようなA系、B系の切り換えによって、プロセスデータを各入出力装置12,14に伝送すると、次のような場合に対応可能となる。
図2(c)に×印で示したように、入出力装置14に接続されたA系回線に不具合が生じている場合に、図2(e)に△印で示すように、入出力装置12に接続されたB系回線に不具合が生じたとする。この場合、伝送可能情報テーブル28aは、更新部26cによって、図2(f)に示すように、B系の入出力装置12の欄に「不可能」が上書きされて更新される。
このケースの場合でも、上述で説明したように、従来例で説明済みの1伝送単位内において、コントローラ50が図2(f)に示す伝送可能情報テーブル28aを参照しながら、まずはB系で入出力装置14とのプロセスデータ伝送を行い、次に、A系に切り換えて入出力装置12との伝送を行うことができる。
従って、1つのコントローラ50に二重化された回線にて各々が接続された複数の入出力装置12,14において、互いに異なる系の回線に不具合が生じた場合でも、コントローラ50が1伝送単位内に全ての入出力装置12,14との間で適正にプロセスデータを伝送することができる。
(第2の実施の形態)
図4は、本発明の第2の実施の形態に係る回線多重化構造の一例として回線二重化構造を用いた入出力制御システム及びコントローラの構成を示すブロック図である。但し、図4に示す第2の実施の形態において、図1に示した第1の実施の形態のコントローラの各部に対応する部分には同一符号を付し、その説明を省略する。
第2の実施の形態の入出力制御システムが、第1の実施の形態の入出力制御システムと異なる点は、コントローラ50の通信側CPU26に、重み付け部26dを更に追加して設けたことにある。
重み付け部26dは、A系、B系の回線に生じた不具合が入出力装置自体に故障が生じたためであることを検出した際に、その故障の程度に応じて重み付けを行った故障情報を、伝送可能情報テーブル28aの該当欄に上書きして更新するものである。
ここで、故障情報は、例えば、図5の(d)、(f)に示すように、「軽故障」及び「重故障」であるとする。これらの「軽故障」及び「重故障」の情報は、確認部26bによって確認されるようになっている。
また、「軽故障」及び「重故障」の例を、図6を参照して説明する。
図6に示すように、各入出力装置12,14が、例えばA系及びB系のIFモジュール60a,60bに、内部バス62,63によってIOモジュール65,66,67を接続した二重化の集合型であるとする。
この構成において、B系のIFモジュール60bが、×印で表すように故障になると、内部バス63を介した各IOモジュール65〜67とのデータ伝送そのものができなくなるので、この状態の場合、B系は「重故障」となる。
また、IOモジュール67の一方の内部バス62が、×印で表すように故障になった場合、IOモジュール67の一方の内部バス62のみの故障であり、他のIOモジュール65,66は、内部バス62,63を介してIFモジュール60a,60bとデータ伝送が可能であり、更にIOモジュール67も他方の内部バス63を介してIFモジュール60bとはデータ伝送可能なので、この状態の場合、A系が「軽故障」となる。
このことから、確認部26bで「重故障」が確認された場合は、通信側CPU26は、その系では伝送を行わないが、「軽故障」が確認された場合は、その系で伝送を行うようになっている。つまり、「軽故障」では、入出力装置の一部の機能が故障となった状態なので、他の正常な機能を運用することを行っている。
次に、このような構成の入出力制御システムにおけるプロセスデータの伝送処理を、図5及び、図7に示すフローチャートを参照して説明する。
まず、入出力制御システムの初期化時に、通信側CPU26の作成部26aによって、図5(a)に示すA系、B系の各々にて、各入出力装置12,14がプロセスデータを伝送可能か否かが確認され、この確認結果が、図5(b)に示すように、伝送可能情報テーブル28aに書き込まれて当該伝送可能情報テーブル28aが作成されたとする。
この後、図7のステップS21において、全ての入出力装置12,14の中から伝送対象の入出力装置(例えば14)が決定される。この決定後、ステップS22において、確認部26bにより伝送可能情報テーブル28aが確認されることによって、先に決定された入出力装置14に対してA系、B系の少なくとも何れかでプロセスデータが、伝送可能か否かが判断される。
この判断結果、伝送不可能であれば、ステップS21に戻って他の伝送対象の入出力装置が決定される。一方、伝送可能であれば、ステップS23において、更に確認部26bによってA系で伝送可能、又はA系の故障情報の方が故障の程度が低いか、否かが判断される。現時点では、伝送可能なので、ステップS24において、通信側CPU26の伝送制御によって、A系にて伝送対象の入出力装置14へプロセスデータが伝送される。
この伝送後、ステップS25において、通信側CPU26で、伝送対象の入出力装置14へのプロセスデータ伝送が正常に完了したか否かが判断される。この結果、正常に完了していないと判断されたとする。
この場合、入出力装置14のA系の回線に何らかの不具合が生じていることが考えられるが、更に、図5(c)に△印で示すように、入出力装置14内のA系の機能に「軽故障」が生じたことが検出されたとする。この場合、重み付け部26dによって、図5(d)に示すように、伝送可能情報テーブル28aの該当欄に「軽故障」と上書きされて更新される。
この後、ステップS27において、確認部26bによって、伝送対象の入出力装置14との伝送がB系で可能か否かが確認される。この場合は図5(d)の伝送可能情報テーブル28aに表されているように、「可能」と確認され、ステップS21に戻る。
そして、ステップS21,S22の処理を経て、ステップS23において、A系で伝送可能、又はA系の故障情報の方が故障の程度が低いか、否かが判断される。この場合は、入出力装置14に対するA系の状態が「軽故障」、B系の状態が「可能」なので、ステップS28へ進む。
ステップS28において、通信側CPU26の伝送制御によって、B系にて伝送対象の入出力装置14へプロセスデータが伝送される。
この伝送後、ステップS29において、通信側CPU26で、伝送対象の入出力装置14へのプロセスデータ伝送が正常に完了したか否かが判断される。この結果、正常に完了していないと判断されたとする。この場合、入出力装置14のB系の回線に何らかの不具合が生じていることが考えられるが、更に、図5(e)に×印で示すように、入出力装置14内のB系の機能に「重故障」が生じたことが検出されたとする。
この場合、ステップS30において、重み付け部26dによって、図5(f)に示すように、伝送可能情報テーブル28aの該当欄に「重故障」と上書きされて更新される。そして、ステップS31において、確認部26bによって、次の伝送対象の入出力装置12との伝送がA系で可能か否かが確認される。この場合は図5(f)の伝送可能情報テーブル28aに表されているように、「可能」と確認され、ステップS21に戻って上述したように処理が行われる。
また、伝送可能情報テーブル28aが図5(f)の状態の場合に、ステップS21において、伝送対象の入出力装置14が決定され、ステップS22の処理を経て、ステップS23において、確認部26bによってA系で伝送可能、又はA系の故障情報の方が故障の程度が低いか、否かが判断されたとする。この場合は、A系が「軽故障」、B系が「重故障」なので、ステップS24へ進み、通信側CPU26の伝送制御によって、A系にて伝送対象の入出力装置14へプロセスデータが伝送される。以降、上記同様の処理が行われる。
このように、A系、B系の回線が不具合となった場合に、その不具合が入出力装置内の故障である場合に、その故障に重み付けを行った故障情報を、伝送可能情報テーブル28aの該当欄に上書きし、当該入出力装置へのA系又はB系によるデータ伝送時に、確認部26bで「重故障」が確認された場合は、通信側CPU26は、その系では伝送を行わないが、「軽故障」が確認された場合は、その系で伝送を行う。
従って、入出力装置の一部の機能が故障となった状態では、他の正常な機能を有効に運用して出来る限り多くのプロセスデータを伝送することが可能となる。
以上説明した第1及び第2の実施の形態においては、回線二重化構造の場合を例にとって説明したが、多重化が三重以上でも、系切り替え時の判断係数が増加するだけで、二重化の場合と同様の処理が可能であって、同様の効果を得ることができる。
本発明の第1の実施の形態に係る回線多重化構造の一例として回線二重化構造を用いた入出力制御システム及びコントローラの構成を示すブロック図である。 第1の実施の形態に係る入出力制御システムにおける回線の不具合箇所及び、その不具合に応じた伝送可能情報を記載した伝送可能情報テーブルの例を示す図である。 第1の実施の形態に係る入出力制御システムにおけるプロセスデータの伝送処理を説明するためのフローチャートである。 本発明の第2の実施の形態に係る回線多重化構造の一例として回線二重化構造を用いた入出力制御システム及びコントローラの構成を示すブロック図である。 第2の実施の形態に係る入出力制御システムにおける入出力装置の故障箇所及び、その故障の程度に応じて重み付けを行った故障情報を記載した伝送可能情報テーブルの例を示す図である。 第2の実施の形態に係る入出力制御システムの入出力装置の内部バス構成を示す図である。 第2の実施の形態に係る入出力制御システムにおけるプロセスデータの伝送処理を説明するためのフローチャートである。 従来の回線多重化構造の一例として回線二重化構造を用いた入出力制御システムの構成図である。 従来の入出力制御システムにおけるコントローラの構成を示すブロック図である。 従来の入出力制御システムにおけるプロセスデータの伝送処理を説明するためのフローチャートである。
符号の説明
12,14 入出力装置
15,36,44 コネクタ
16 外部インターフェース部
18 プログラムメモリ部
20 制御側ローカルメモリ部
22 制御側CPU
24 デュアルポートメモリ部
26 通信側CPU
26a 作成部
26b 確認部
26c 更新部
26d 重み付け部
28 通信側ローカルメモリ部
30,38 LANコントローラ
32,40 バッファメモリ部
34,42 物理層チップ部
46 制御側内部バス
48 通信側内部バス
50 コントローラ

Claims (2)

  1. 制御装置と、複数のモジュール及び内部バスをそれぞれ具備し、且つ前記制御装置によりそれぞれ制御される複数の入出力装置とのデータ伝送経路である回線を多重化し、前記制御装置がその多重化された回線のうち何れかを用いて、前記複数の入出力装置との間でデータ伝送を行う回線多重化構造を用いた入出力制御システムにおいて、
    前記制御装置に、
    前記多重化された回線のうち何れの回線で、且つ前記複数の入出力装置のうち何れの入出力装置との間で、データ伝送可能か否かを示す伝送可能情報テーブルを記憶した記憶手段と、
    前記伝送可能情報テーブルを参照して、何れの回線で何れの入出力装置との間でデータ伝送可能か否かを確認する確認手段と、
    前記入出力装置自体の故障によって回線によるデータ伝送に不具合が生じたことが検出された際に、その故障原因となったモジュール又は内部バスを特定し、特定されたモジュール又は内部バスに応じて重み付けを行った故障情報を、前記伝送可能情報テーブルに書き込んで更新する重み付け手段を備え、
    前記制御装置は、
    前記複数の入出力装置と個々にデータ伝送を行う都度、前記確認手段によって前記伝送可能情報テーブルを参照し、この参照の際にデータ伝送を行う該当回線が正常であると判断された場合及び、該当回線の故障情報が、正常機能が残ることを示す故障の程度の低い重み付けが行われ、且つ他の回線よりも重み付けの程度が低い情報である場合に、該当回線にて該当入出力装置へデータ伝送を行う
    ことを特徴とする回線多重化構造を用いた入出力制御システム。
  2. 前記制御装置に、
    前記多重化された回線のうち不具合が生じた回線に接続された入出力装置へのデータ伝送が不可能であることを示す情報を、前記伝送可能情報テーブルに書き込んで更新する更新手段を備えた
    ことを特徴とする請求項1記載の回線多重化構造を用いた入出力制御システム。
JP2003324698A 2003-09-17 2003-09-17 回線多重化構造を用いた入出力制御システム Expired - Fee Related JP4096849B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003324698A JP4096849B2 (ja) 2003-09-17 2003-09-17 回線多重化構造を用いた入出力制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003324698A JP4096849B2 (ja) 2003-09-17 2003-09-17 回線多重化構造を用いた入出力制御システム

Publications (2)

Publication Number Publication Date
JP2005094328A JP2005094328A (ja) 2005-04-07
JP4096849B2 true JP4096849B2 (ja) 2008-06-04

Family

ID=34455380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003324698A Expired - Fee Related JP4096849B2 (ja) 2003-09-17 2003-09-17 回線多重化構造を用いた入出力制御システム

Country Status (1)

Country Link
JP (1) JP4096849B2 (ja)

Also Published As

Publication number Publication date
JP2005094328A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
US8032793B2 (en) Method of controlling information processing system, information processing system, direct memory access control device and program
US7844852B2 (en) Data mirror cluster system, method and computer program for synchronizing data in data mirror cluster system
JP4054509B2 (ja) フィールド機器制御システムおよびコンピュータが読取り可能な記憶媒体
CN100520724C (zh) 用于实现故障切换恢复的网络系统及方法
JP2011253408A (ja) サーバシステム及びそのbios復旧方法
KR100936203B1 (ko) 데이터 처리 장치, 모드 관리 장치 및 모드 관리 방법
JP2016100843A (ja) 中継装置
JP2007280313A (ja) 冗長化システム
JPH11249814A (ja) スイッチ機構およびこれを有するディスクアレイ装置およびコンピュータシステム
JP4395766B2 (ja) 障害解析システム及び方法並びにプログラム
JP4096849B2 (ja) 回線多重化構造を用いた入出力制御システム
JP5176914B2 (ja) 伝送装置及び冗長構成部の系切替え方法
JP2007334668A (ja) メモリダンプ方法、クラスタシステム、それを構成するノードおよびプログラム
JP4511455B2 (ja) ファイバーチャネルスイッチおよびそれを用いたコンピュータシステム
JP6394727B1 (ja) 制御装置、制御方法、及び、フォールトトレラント装置
CN102081579A (zh) 双控制器存储设备的缓存镜像系统及方法
CN112667428A (zh) Bmc故障处理电路、方法、装置、电子设备及存储介质
JP5145860B2 (ja) メモリ二重化システム及び情報処理装置
JP4566531B2 (ja) シリアル通信二重系制御装置
JP7211173B2 (ja) 通信制御装置、電子機器装置、通信制御方法、及び通信制御プログラム
JP4593135B2 (ja) コンピュータシステムおよび周辺装置並びに周辺装置の試験方法
US20090210610A1 (en) Computer system, data relay device and control method for computer system
KR19980067077A (ko) 이중화 제어 시스템 및 그 제어방법
JPH0756763A (ja) 二重化制御システムの切替え方法
KR101273875B1 (ko) 데이터전송 제어방법 및 그 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080303

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees