JP4096849B2 - 回線多重化構造を用いた入出力制御システム - Google Patents
回線多重化構造を用いた入出力制御システム Download PDFInfo
- Publication number
- JP4096849B2 JP4096849B2 JP2003324698A JP2003324698A JP4096849B2 JP 4096849 B2 JP4096849 B2 JP 4096849B2 JP 2003324698 A JP2003324698 A JP 2003324698A JP 2003324698 A JP2003324698 A JP 2003324698A JP 4096849 B2 JP4096849 B2 JP 4096849B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- transmission
- output
- line
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Description
この場合、コントローラ10は、A系により入出力装置14とのプロセスデータの遣り取りが出来なくなったことを検知すると、系単位で切り換えて、B系を稼動系、A系を待機系として、運転状態をバックアップするようになっている。
コントローラ10から各入出力装置12,14へ出力される出力プロセスデータは、制御側CPU22がデュアルポートメモリ部24に記憶したプロセスデータを、通信側CPU26が出力プロセスデータとして読み出し、これを、現在稼動系となっているA系(又はB系)のLANコントローラ30(又は38)及び物理層チップ部34(又は42)を介して、入出力装置14(又は12)へ送信する。
コントローラ10が、上記の出力プロセスデータの送信と入力プロセスデータの取得との双方の伝送を、全ての入出力装置12,14に対して1回ずつ行って終了するまでの1サイクルを、1伝送単位としている。通信側CPU26は、その1伝送単位ごとにA系、B系の何れを使用するかを決定し、1伝送単位での伝送が終わるまでは決定した系を用いて全ての入出力装置12,14と伝送を行う。
まず、ステップS1において、通信側CPU26は、通信側ローカルメモリ部28に記憶されたA系異常フラグがONか否かを判断する。この結果、ONでない、即ちOFFの正常状態であれば、ステップS2において、全ての入出力装置12,14の中から伝送対象の入出力装置を決定する。ここでは、入出力装置12に決定されたとする。
ステップS4において、通信側CPU26は、その伝送が全ての入出力装置12,14に対して終了したか否かを判断する。終了していなければ、ステップS2に戻って上記同様の処理を行う。一方、終了していれば、ステップS5において、全ての入出力装置12,14に対してプロセスデータの伝送が全て正常に完了したか否かを判断する。
一方、ステップS1での判断の結果、A系異常フラグがONとなっている場合は、ステップS7において、通信側CPU26は、全ての入出力装置12,14の中から伝送対象の入出力装置12を決定し、ステップS8において、通信側CPU26はB系にて、先に決定した入出力装置12に対して所定のプロセスデータを伝送する。
このように、コントローラ10は、A系又はB系の不具合に対応しながら、1伝送単位内で全ての入出力装置12,14との間でプロセスデータの伝送を行うことができる。
この種の従来の装置として、例えば特許文献1に記載のものがある。
即ち、A系で運転すれば入出力装置14と伝送不可となり、B系で運転すれば入出力装置12と伝送不可となる。
本発明は、このような課題に鑑みてなされたものであり、1つのコントローラに多重化された回線にて各々が接続された複数の入出力装置において、互いに異なる系の回線に不具合が生じた場合でも、コントローラが1伝送単位内に全ての入出力装置との間で適正にデータを伝送することができる回線多重化構造を用いた入出力制御システムを提供することを目的としている。
従って、1つのコントローラに多重化された回線にて各々が接続された複数の入出力装置において、互いに異なる系の回線に不具合が生じた場合でも、コントローラが1伝送単位内に全ての入出力装置との間で適正にデータを伝送することができるという効果がある。
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る回線多重化構造の一例として回線二重化構造を用いた入出力制御システム及びコントローラの構成を示すブロック図である。但し、図1に示す第1の実施の形態において、図9に示した従来例のコントローラの各部に対応する部分には同一符号を付し、その説明を省略する。
第1の実施の形態の入出力制御システムが、従来の入出力制御システムと異なる点は、コントローラの構成にある。即ち、図1に示すコントローラ50が、図9に示した従来のコントローラ10と異なる点は、通信側ローカルメモリ部28に、伝送可能情報テーブル28aを記憶し、また、通信側CPU26に、作成部26a、確認部26b及び更新部26cを設けたことにある。
作成部26aは、入出力制御システムの初期化時に、A系、B系の各々にて、各入出力装置12,14がプロセスデータを伝送可能か否かを確認し、この確認結果を、伝送可能情報テーブル28aに書き込んで当該伝送可能情報テーブル28aを作成するものである。
確認部26bは、入出力制御システムの初期化終了以降の運転開始後に、これからデータ伝送を行う稼動系の入出力装置が伝送可能か否かを、伝送可能情報テーブル28aを参照して確認するものである。この際、待機系ではプロセスデータの伝送は行なわないが、各入出力装置12,14と伝送が出来るか否か、また、各入出力装置12,14が異常になっていないか否かの確認用の伝送を行なっている。
次に、このような構成の入出力制御システムにおけるプロセスデータの伝送処理を、図2及び、図3に示すフローチャートを参照して説明する。
まず、入出力制御システムの初期化時に、通信側CPU26の作成部26aによって、図2(a)に示すA系、B系の各々にて、各入出力装置12,14がプロセスデータを伝送可能か否かが確認され、この確認結果が、図2(b)に示すように、伝送可能情報テーブル28aに書き込まれて当該伝送可能情報テーブル28aが作成されたとする。
この判断結果、伝送不可能であれば、ステップS11に戻って他の伝送対象の入出力装置が決定される。一方、伝送可能であれば、ステップS13において、更に確認部26bによってA系で伝送可能か否かが判断される。この結果、伝送可能であれば、ステップS14において、通信側CPU26の伝送制御によって、A系にて伝送対象の入出力装置14へプロセスデータが伝送される。
そこで、ステップS16において、通信側CPU26の更新部26cによって、その不具合となったことが、図2(d)に示すように、伝送可能情報テーブル28aの該当欄に「不可能」と上書きされて更新される。
そして、ステップS11,S12の処理を経て、ステップS13において、A系で伝送可能か否かが判断される。この場合は、入出力装置14に対するA系での伝送は不可能なので、ステップS18へ進む。
この伝送後、ステップS19において、通信側CPU26で、伝送対象の入出力装置14へのプロセスデータ伝送が正常に完了したか否かが判断される。この場合、正常に完了したと判断され、ステップS21において、確認部26bによって、次の伝送対象の入出力装置12との伝送がA系で可能か否かが確認される。この場合は図2(d)の伝送可能情報テーブル28aに表されているように、「可能」と確認され、ステップS11に戻って上述したように処理が行われる。
図2(c)に×印で示したように、入出力装置14に接続されたA系回線に不具合が生じている場合に、図2(e)に△印で示すように、入出力装置12に接続されたB系回線に不具合が生じたとする。この場合、伝送可能情報テーブル28aは、更新部26cによって、図2(f)に示すように、B系の入出力装置12の欄に「不可能」が上書きされて更新される。
従って、1つのコントローラ50に二重化された回線にて各々が接続された複数の入出力装置12,14において、互いに異なる系の回線に不具合が生じた場合でも、コントローラ50が1伝送単位内に全ての入出力装置12,14との間で適正にプロセスデータを伝送することができる。
図4は、本発明の第2の実施の形態に係る回線多重化構造の一例として回線二重化構造を用いた入出力制御システム及びコントローラの構成を示すブロック図である。但し、図4に示す第2の実施の形態において、図1に示した第1の実施の形態のコントローラの各部に対応する部分には同一符号を付し、その説明を省略する。
第2の実施の形態の入出力制御システムが、第1の実施の形態の入出力制御システムと異なる点は、コントローラ50の通信側CPU26に、重み付け部26dを更に追加して設けたことにある。
重み付け部26dは、A系、B系の回線に生じた不具合が入出力装置自体に故障が生じたためであることを検出した際に、その故障の程度に応じて重み付けを行った故障情報を、伝送可能情報テーブル28aの該当欄に上書きして更新するものである。
また、「軽故障」及び「重故障」の例を、図6を参照して説明する。
図6に示すように、各入出力装置12,14が、例えばA系及びB系のIFモジュール60a,60bに、内部バス62,63によってIOモジュール65,66,67を接続した二重化の集合型であるとする。
また、IOモジュール67の一方の内部バス62が、×印で表すように故障になった場合、IOモジュール67の一方の内部バス62のみの故障であり、他のIOモジュール65,66は、内部バス62,63を介してIFモジュール60a,60bとデータ伝送が可能であり、更にIOモジュール67も他方の内部バス63を介してIFモジュール60bとはデータ伝送可能なので、この状態の場合、A系が「軽故障」となる。
次に、このような構成の入出力制御システムにおけるプロセスデータの伝送処理を、図5及び、図7に示すフローチャートを参照して説明する。
この後、図7のステップS21において、全ての入出力装置12,14の中から伝送対象の入出力装置(例えば14)が決定される。この決定後、ステップS22において、確認部26bにより伝送可能情報テーブル28aが確認されることによって、先に決定された入出力装置14に対してA系、B系の少なくとも何れかでプロセスデータが、伝送可能か否かが判断される。
この場合、入出力装置14のA系の回線に何らかの不具合が生じていることが考えられるが、更に、図5(c)に△印で示すように、入出力装置14内のA系の機能に「軽故障」が生じたことが検出されたとする。この場合、重み付け部26dによって、図5(d)に示すように、伝送可能情報テーブル28aの該当欄に「軽故障」と上書きされて更新される。
そして、ステップS21,S22の処理を経て、ステップS23において、A系で伝送可能、又はA系の故障情報の方が故障の程度が低いか、否かが判断される。この場合は、入出力装置14に対するA系の状態が「軽故障」、B系の状態が「可能」なので、ステップS28へ進む。
この伝送後、ステップS29において、通信側CPU26で、伝送対象の入出力装置14へのプロセスデータ伝送が正常に完了したか否かが判断される。この結果、正常に完了していないと判断されたとする。この場合、入出力装置14のB系の回線に何らかの不具合が生じていることが考えられるが、更に、図5(e)に×印で示すように、入出力装置14内のB系の機能に「重故障」が生じたことが検出されたとする。
以上説明した第1及び第2の実施の形態においては、回線二重化構造の場合を例にとって説明したが、多重化が三重以上でも、系切り替え時の判断係数が増加するだけで、二重化の場合と同様の処理が可能であって、同様の効果を得ることができる。
15,36,44 コネクタ
16 外部インターフェース部
18 プログラムメモリ部
20 制御側ローカルメモリ部
22 制御側CPU
24 デュアルポートメモリ部
26 通信側CPU
26a 作成部
26b 確認部
26c 更新部
26d 重み付け部
28 通信側ローカルメモリ部
30,38 LANコントローラ
32,40 バッファメモリ部
34,42 物理層チップ部
46 制御側内部バス
48 通信側内部バス
50 コントローラ
Claims (2)
- 制御装置と、複数のモジュール及び内部バスをそれぞれ具備し、且つ前記制御装置によりそれぞれ制御される複数の入出力装置とのデータ伝送経路である回線を多重化し、前記制御装置がその多重化された回線のうち何れかを用いて、前記複数の入出力装置との間でデータ伝送を行う回線多重化構造を用いた入出力制御システムにおいて、
前記制御装置に、
前記多重化された回線のうち何れの回線で、且つ前記複数の入出力装置のうち何れの入出力装置との間で、データ伝送可能か否かを示す伝送可能情報テーブルを記憶した記憶手段と、
前記伝送可能情報テーブルを参照して、何れの回線で何れの入出力装置との間でデータが伝送可能か否かを確認する確認手段と、
前記入出力装置自体の故障によって回線によるデータ伝送に不具合が生じたことが検出された際に、その故障原因となったモジュール又は内部バスを特定し、特定されたモジュール又は内部バスに応じて重み付けを行った故障情報を、前記伝送可能情報テーブルに書き込んで更新する重み付け手段を備え、
前記制御装置は、
前記複数の入出力装置と個々にデータ伝送を行う都度、前記確認手段によって前記伝送可能情報テーブルを参照し、この参照の際にデータ伝送を行う該当回線が正常であると判断された場合及び、該当回線の故障情報が、正常機能が残ることを示す故障の程度の低い重み付けが行われ、且つ他の回線よりも重み付けの程度が低い情報である場合に、該当回線にて該当入出力装置へデータ伝送を行う
ことを特徴とする回線多重化構造を用いた入出力制御システム。 - 前記制御装置に、
前記多重化された回線のうち不具合が生じた回線に接続された入出力装置へのデータ伝送が不可能であることを示す情報を、前記伝送可能情報テーブルに書き込んで更新する更新手段を備えた
ことを特徴とする請求項1記載の回線多重化構造を用いた入出力制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003324698A JP4096849B2 (ja) | 2003-09-17 | 2003-09-17 | 回線多重化構造を用いた入出力制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003324698A JP4096849B2 (ja) | 2003-09-17 | 2003-09-17 | 回線多重化構造を用いた入出力制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005094328A JP2005094328A (ja) | 2005-04-07 |
JP4096849B2 true JP4096849B2 (ja) | 2008-06-04 |
Family
ID=34455380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003324698A Expired - Fee Related JP4096849B2 (ja) | 2003-09-17 | 2003-09-17 | 回線多重化構造を用いた入出力制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4096849B2 (ja) |
-
2003
- 2003-09-17 JP JP2003324698A patent/JP4096849B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005094328A (ja) | 2005-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8032793B2 (en) | Method of controlling information processing system, information processing system, direct memory access control device and program | |
US7844852B2 (en) | Data mirror cluster system, method and computer program for synchronizing data in data mirror cluster system | |
JP4054509B2 (ja) | フィールド機器制御システムおよびコンピュータが読取り可能な記憶媒体 | |
CN100520724C (zh) | 用于实现故障切换恢复的网络系统及方法 | |
JP2011253408A (ja) | サーバシステム及びそのbios復旧方法 | |
KR100936203B1 (ko) | 데이터 처리 장치, 모드 관리 장치 및 모드 관리 방법 | |
JP2016100843A (ja) | 中継装置 | |
JP2007280313A (ja) | 冗長化システム | |
JPH11249814A (ja) | スイッチ機構およびこれを有するディスクアレイ装置およびコンピュータシステム | |
JP4395766B2 (ja) | 障害解析システム及び方法並びにプログラム | |
JP4096849B2 (ja) | 回線多重化構造を用いた入出力制御システム | |
JP5176914B2 (ja) | 伝送装置及び冗長構成部の系切替え方法 | |
JP2007334668A (ja) | メモリダンプ方法、クラスタシステム、それを構成するノードおよびプログラム | |
JP4511455B2 (ja) | ファイバーチャネルスイッチおよびそれを用いたコンピュータシステム | |
JP6394727B1 (ja) | 制御装置、制御方法、及び、フォールトトレラント装置 | |
CN102081579A (zh) | 双控制器存储设备的缓存镜像系统及方法 | |
CN112667428A (zh) | Bmc故障处理电路、方法、装置、电子设备及存储介质 | |
JP5145860B2 (ja) | メモリ二重化システム及び情報処理装置 | |
JP4566531B2 (ja) | シリアル通信二重系制御装置 | |
JP7211173B2 (ja) | 通信制御装置、電子機器装置、通信制御方法、及び通信制御プログラム | |
JP4593135B2 (ja) | コンピュータシステムおよび周辺装置並びに周辺装置の試験方法 | |
US20090210610A1 (en) | Computer system, data relay device and control method for computer system | |
KR19980067077A (ko) | 이중화 제어 시스템 및 그 제어방법 | |
JPH0756763A (ja) | 二重化制御システムの切替え方法 | |
KR101273875B1 (ko) | 데이터전송 제어방법 및 그 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |