JP2002140206A

JP2002140206A - 待機冗長２重化制御装置及びそのアプリケーションプログラム開発装置

Info

Publication number: JP2002140206A
Application number: JP2000332549A
Authority: JP
Inventors: Akihito Watanabe; 哲仁渡辺
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2000-10-31
Filing date: 2000-10-31
Publication date: 2002-05-17

Abstract

(57)【要約】【課題】本発明は、安価でコンパクトな待機冗長２重
化制御装置を提供することを課題とする。【解決手段】ＩＯモジュールに対する共有・競合制御
機能を備えた２台のＣＰＵモジュール１２−１，１２−
２と各ＩＯモジュール３２−１〜３２−ｎをシステムバ
ス２によって直接接続する。またＣＰＵ局番の利用によ
り専用の稼動／待機設定用ＳＷを不要とする。更に各変
数のイニシャル初期化動作モードの設定を等値化対象設
定へ流用する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プログラマブルコ
ントローラ等の産業用制御装置に関し、更に詳しくは２
重化した産業制御装置の制御データの等値化に対する技
術に関する。

【０００２】

【従来の技術】現在、プラント、工場などでは、機械や
装置のシーケンス制御に多くのプログラマブルコントロ
ーラ等の産業制御装置を用い、ＦＡ（ファクトリーオー
トメーション）化を実現している。

【０００３】この産業制御装置には、システムの信頼性
を向上させるためＣＰＵを待機冗長の２重化構成にする
場合がある。待機冗長の冗長２重化構成は、２つのＣＰ
Ｕを１組とし、片方を稼動ＣＰＵもう片方を待機ＣＰＵ
とし、稼動ＣＰＵを待機ＣＰＵが監視して、稼動ＣＰＵ
に障害が生じたならば待機ＣＰＵが稼動ＣＰＵに切り替
る構成である。

【０００４】図１３に、待機冗長２重化制御装置の構成
例を示す。同図において、１つの待機冗長２重化制御装
置は、１組のＣＰＵ制御部１００とリモートＩＯ２００
を備えており、ＣＰＵ制御部１００とリモートＩＯ２０
０との間をリモートＩＯリンク３０１で、また２つのＣ
ＰＵ制御部１００−１，１００−２間を等値化専用リン
クによって接続し、リモートＩＯリンクの先のリモート
ＩＯ２００を稼動側のＣＰＵ制御部１００が制御する構
成となっている。尚同図の構成は１組のＣＰＵ制御部１
００と１つのリモートＩＯ２００を持つものであるが、
待機冗長２重化制御装置には複数組のＣＰＵ制御部１０
０を備えたり、複数のリモートＩＯ２００を持つ構成の
ものもある。

【０００５】ＣＰＵ制御部１００は、電源１０１、ＣＰ
Ｕモジュール１０２、リモートＩＯマスタモジュール１
０３、制御ＬＡＮ３０３と接続する通信モジュール１０
４及び等値化制御モジュール１０５から構成されてい
る。またリモートＩＯ２００は、電源２０１、リモート
ＩＯスレーブモジュール２０２、複数のＩＯモジュール
（ＰＩＯ）２０３から構成されている。

【０００６】２つのＣＰＵ制御部１００のうち、ＣＰＵ
制御部１００−１が稼動ＣＰＵ側、１００−２が待機Ｃ
ＰＵ側となり、稼動側のＣＰＵ制御部１００−１がリモ
ートＩＯ２００を直接制御し、待機ＣＰＵ側は、稼動Ｃ
ＰＵ側が正常に動作しているかどうかを監視している。

【０００７】ＣＰＵ制御部１００では、等値化制御モジ
ュール１０５により、稼動側のＣＰＵ制御部１００−１
のアプリケーションプログラムの実行の切れ目のタイミ
ング（スキャンエンドのタイミング）で、稼動ＣＰＵ制
御部１００−１の制御データが待機ＣＰＵ制御部１００
−２に等値化される。

【０００８】待機ＣＰＵ制御部１００−２は稼動ＣＰＵ
制御部１００−１を監視しており、稼動ＣＰＵ制御部１
００−１に異常が生じると、待機ＣＰＵ制御部１００−
２は稼動状態に切り替り、直前に等値化した制御データ
を用いてＣＰＵ制御部１００−１の処理を引きついでリ
モートＩＯ２００を制御する。

【０００９】この様な待機冗長２重化制御装置では、２
つのＣＰＵ制御部１００のうち先に電源が投入された方
が稼動ＣＰＵとなり、後から電源投入した方が待機ＣＰ
Ｕとなる。

【００１０】また電源が同時に投入された場合は、各Ｃ
ＰＵモジュール１０２に設けられたハードウエアスイッ
チによってデフォルトとして設定された稼動／待機設定
に基づいてそれぞれ稼動ＣＰＵ及び待機ＣＰＵとして動
作する。あるいはハードウエアスイッチの代わりに、プ
ログラム上のシステム定義に設定されたデフォルト稼動
／待機設定に従ってそれぞれ稼動ＣＰＵ及び待機ＣＰＵ
として動作する構成となっているものもある。

【００１１】図１４に従来の待機冗長２重化制御装置の
等値化対象データの指定方法を示す。図１４に示すよう
に、ＣＰＵモジュール１０２のユーザメモリは、ＩＯデ
ータ領域、ビットデータメモリ領域、１６ビット整数デ
ータメモリ領域や３２ビット整数データメモリ領域など
の制御データのデータ型や属性などにより絶対番地によ
って指定される複数の領域に区分されている。

【００１２】プログラマは、アプリケーションプログラ
ムのプログラミングの段階において、ユーザメモリの所
定のデータ型の領域の所定の番地のＮ箇所のブロックを
等値化対象とするというように、等値化対象とするデー
タのユーザメモリ上のアドレスを絶対番地で意識してプ
ログラミングする。そして、その等値化対象とするブロ
ックの先頭アドレスとブロックデータサイズを等値化デ
ータ指定システム定義として登録しアプリケーションプ
ログラムと一緒にＣＰＵモジュール１０２に格納してお
く。

【００１３】同図において例えば、ユーザメモリは保持
するデータの属性に基づき、ＩＯデータ領域、ビットデ
ータメモリ領域、１６ビット整数データメモリ領域、３
２ビット整数データメモリ領域及び単精度浮動少数点デ
ータメモリ領域等に分かれており、等値化対象となるデ
ータは各領域に分散している。等値化対象とするデータ
を指定する等値化データ指定システム定義では、この等
値化対象データをブロック単位でその先頭アドレスとブ
ロックサイズにより指定している。

【００１４】稼動側及び待機側のＣＰＵ制御部１００で
は、ＣＰＵモジュール１０２のシステム処理のイニシャ
ル処理時に等値化データ指定システム定義を解釈して等
値化対象とするデータのアドレス、サイズ等の各種設定
を等値化制御モジュール１０５に通知しておき、稼動Ｃ
ＰＵ側のユーザプログラムのスキャンエンドのタイミン
グで等値化制御モジュールを起動し、稼動ＣＰＵ側で収
集された等値化ブロックのデータが専用の等値化バスを
使用して待機ＣＰＵ側に送信され、稼動ＣＰＵではこれ
をユーザメモリに分配して制御データを等値化する。

【００１５】

【発明が解決しようとする課題】図１３に示したような
従来の待機冗長２重化制御装置は、２組のＣＰＵ制御部
１００を備えて、リモートＩＯ２００を待機冗長２重化
制御しているため、ＣＰＵモジュール１０２だけでな
く、通信部モジュール１０４等も含めて２重化されてい
る為、かなり高価なシステム構成となっている。また、
データの等値化の為に、等値化制御モジュール１０５と
専用のバスとして等値化専用リンク３０２を必要とし、
更に高価なシステムとなってしまう。

【００１６】また、図１３に記載していないが、２重化
制御装置では、ＣＰＵモジュール１０２に直結した直結
ＩＯモジュールを備える構成となることがある。この場
合、この直結ＩＯモジュールに対しては、待機側ＣＰＵ
と稼動側ＣＰＵの両方が同一の直結ＩＯモジュールに直
結する構成とはならないので、この直結ＩＯモジュール
に対しては待機冗長２重化制御を行うことができない。

【００１７】これらの問題点に対し、１つの中、小制御
規模のシステムにおいて、等値化制御モジュール１０５
や等値化専用の等値化専用リンク３０２を必要としな
い、ＣＰＵのみを冗長化し、また直結ＩＯモジュールに
対しても冗長化ＣＰＵから制御可能で、安価かつコンパ
クトな待機冗長２重化制御装置が望まれている。

【００１８】また、２台のＣＰＵ制御部１００での、同
時電源投入時の稼動／待機ＣＰＵの決定論理には以下の
問題点がある。ハードウエアスイッチを専用のハードウ
エアスイッチによる構成の場合、余分なスイッチが必要
となる。また、ハードウエアスイッチの設定は人為的に
行われるので、誤って両系とも稼動または待機と設定し
てしまう可能性がある。またプログラム上のシステム定
義設定を用いて稼動／待機を指定する場合は、システム
定義も含めると両系のプログラムを全く同一には出来な
い。

【００１９】また、等値化データの指定方法において
は、ユーザがプログラミングの段階で、全変数を絶対番
地で管理し、データ型毎に分けられた複数のメモリ領域
に対して等値化対象とするデータかどうかを意識してプ
ログラミングする必要がある。またＰＩＯデータも等値
化ブロック指定が必要となる。ユーザメモリはデータ型
及び属性毎に複数の領域に分かれているために、この等
値化ブロックは５０〜１００個位の数になり、プログラ
ミングが複雑になる。

【００２０】更に等値化処理には等値化制御モジュール
１０５を必要とするが、イニシャル時の各種等値化設定
情報の受け渡し、等値化タイミング通知などにＣＰＵモ
ジュール１０２と等値化制御モジュール１０５間でハン
ドシェイクが必要になるので処理や構成が複雑になる。

【００２１】本発明は上記問題点を解決する待機冗長２
重化制御装置を提供することを課題とする。

【００２２】

【課題を解決するための手段】上記問題点を解決するも
のとして、本発明による待機冗長２重化制御装置は、１
乃至複数組のＣＰＵモジュールを備え、待機冗長２重化
を行っているものを前提とし、ＩＯモジュール、第１の
ＣＰＵモジュール、第２のＣＰＵモジュール及びシステ
ムバスを備える。

【００２３】第１のＣＰＵモジュールは、稼動状態にあ
り、上記ＩＯモジュールへの出力データに対し他のＣＰ
Ｕモジュールとの共有・競合制御を行って出力する。第
２のＣＰＵモジュールは、上記第１のＣＰＵモジュール
に対する待機状態にあり、上記ＩＯモジュールに対する
出力データの送出を禁止し、第１のＣＰＵモジュールが
送出した出力データをＩＯモジュールから参照入力する
機能を備える。

【００２４】稼動状態にある第１のＣＰＵモジュールと
待機状態にある第２のＣＰＵモジュールでは、上記ＩＯ
モジュールからの入力データに対して、同じデータを共
有・競合を行って入力する。

【００２５】システムバスは、上記ＩＯモジュール、第
１のＣＰＵモジュール及び第２のＣＰＵモジュールを直
接接続する。この構成により、本発明による待機冗長２
重化制御装置は、ＩＯモジュールと第１のＣＰＵモジュ
ールと、該第１のＣＰＵモジュールに対する待機状態に
ある第２のＣＰＵモジュールの両方がシステムバスによ
り、直接接続されており、また上記第１のＣＰＵモジュ
ール及び第２のＣＰＵモジュールはＩＯモジュールに対
する、データの入出力処理において共有・競合制御を行
っているので、ＩＯモジュールに対する２重化を実現し
ている。

【００２６】また上記システムバス上で各ＣＰＵモジュ
ールを識別する識別子を用いて、上記第１のＣＰＵモジ
ュール及び第２のＣＰＵモジュールは、電源投入時に稼
動状態になるか待機状態になるかを決定する構成とする
ことにより、特別なハードウエア設定機構やシステム定
義などによるソフトウェア手段を不要とする。

【００２７】更に上記第１のＣＰＵモジュールは、アプ
リケーションプログラムが用いる変数のうち、ユーザメ
モリにイニシャル時にデータをクリアするイニシャルク
リア領域とイニシャル時にデータをクリアしないイニシ
ャル保持領域を備え、(1) 該イニシャルクリア領域及び
イニシャル保持領域内の予めデータの等値化の為に定め
られた特定の領域内のデータを上記第２のＣＰＵモジュ
ールに対して等値化する機能を備える。又は(2) ユーザ
メモリのうちの上記イニシャルクリア領域は等値化しな
いで、イニシャル保持属性が設定された変数のイニシャ
ル保持領域内データを、全て上記第２のＣＰＵモジュー
ルに対して等値化する機能を備える。ことにより、ユー
ザは通常のプログラムにおいて、容易な設定により等値
化を行える。

【００２８】更に上記(1) 又は(2) のどちらかを備えた
ＣＰＵモジュールにおいて、複数の変数を扱うユーザ関
数において、イニシャルクリア属性及びイニシャル保持
属性の変数を持っており、イニシャル保持属性の変数の
みを等値化する機能を備え、システム関数においても、
予め決められた変数を等値化する機能を備えることによ
り、ユーザの等値化の為のプログラミングを容易に出来
る。

【００２９】また等値化においては、システム処理で実
行され、システムの作業領域の範囲内で処理する必要が
あり、システム処理のイニシャル処理でアプリケーショ
ンプログラムで指定する全等値化データサイズをチェッ
クするデータサイズチェック手段を備え、規定値以上で
ある時は重故障停止し、ユーザにサイズ異常を通知する
と共にシステムの誤動作を未然に防止する。

【００３０】更にアプリケーションプログラムの開発装
置において、プログラム開発時のコンパイル処理時に、
等値化データサイズチェック手段とサイズ異常時のコン
パイルエラーによる通知を行うユーザ通知手段を備える
ことにより、ユーザはプログラム開発時に容易にデータ
サイズ異常が認識できる。

【００３１】また上記データ等値化にはアプリケーショ
ンプログラムの実行の切れ目でシステム処理によって行
われ、等値化データはシステム作業領域のサイズにより
限界がきたり、また、アプリケーションプログラムのス
キャン瞬間増加による制約を受ける。そこで上記システ
ム処理の等値化機能に更にアプリケーションプログラム
で専用の等値化命令を備えることにより、その命令実行
で直接複数ワードの変数データを待機ＣＰＵに格納が可
能になり、等値化データサイズの拡張及びスキャン実行
時間の削減が可能になる。

【００３２】

【発明の実施の形態】図１は、本実施形態による待機冗
長２重化制御装置のシステム構成例を示す。図１の構成
は、１つのシステムバス２上に２重化したＣＰＵ制御部
１−１，１−２と直結ＰＩＯ及び各種通信モジュール群
３を配している。このうちＣＰＵ制御部１−１が稼動Ｃ
ＰＵ、ＣＰＵ制御部１−２が待機ＣＰＵとして稼動する
ものとする。

【００３３】ＣＰＵ制御部１は、電源１１とＣＰＵモジ
ュール１２を備えており、ＣＰＵモジュール１２は、シ
ステムバス２と接続されている。直結ＰＩＯ及び各種通
信モジュール群３は、２つの電源３１−１，３１−２
（電源３１−１は電源１１−１と、また電源３１−２は
電源１１−２と同一系統として構成）、複数の直結ＩＯ
モジュール（ＰＩＯ）３２、制御ＬＡＮ５と接続された
通信モジュール３３及びリモートＩＯリンク６と接続さ
れたリモートＩＯマスタ３４を備える。これらの構成の
うち通信モジュール３３、リモートＩＯマスタ３４、制
御ＬＡＮ５及びリモートＩＯリンク６は、図１３の通信
モジュール１０４、リモートＩＯマスタ１０３、制御Ｌ
ＡＮ３０３及びリモートＩＯリンク３０１と同一のもの
である。

【００３４】本実施形態による図１に示す待機冗長２重
化制御装置は、図１３の構成に比して、等値化制御モジ
ュールや等値化専用リンクを必要とせず、またＣＰＵモ
ジュールのみを２重化しているので安価かつコンパクト
な待機冗長２重化制御装置を実現できる。

【００３５】また図１の構成では、全直結ＰＩＯ３２−
１〜３２−ｎが２つのＣＰＵモジュール１２−１，１２
−２とシステムバス２によって直結されている。よっ
て、本構成の待機冗長２重化制御装置では、全ての直結
ＩＯモジュールに対して待機冗長２重化制御を行うこと
が出来る。

【００３６】ここで、ＣＰＵ制御部１−１及びＣＰＵ制
御部１−２は内部に全く同一のプログラム及び各種シス
テムを制御するための定義情報を持ち、特にＰＩＯに対
する共有マスクも全く同一の情報を備えている。

【００３７】またこのＣＰＵ制御部１は、本出願と同一
出願人による特願平１１−３３５５２５号「プログラマ
ブルコントローラ」（以下先の出願という）に開示した
各種直結ＩＯモジュールに対する共有・競合制御を備え
ている。本実施形態ではこの先の先願の方式を用いて各
種ＩＯモジュール及びその他各種通信モジュールを稼動
ＣＰＵが直接制御する。

【００３８】以下に先の先願での複数のＣＰＵモジュー
ルによる直結ＩＯモジュールに対する共有・競合制御の
概要を説明する。図２は、先の出願による共有・競合制
御の説明図である。同図に示す制御装置がＣＰＵモジュ
ール４２−１〜４２−３の３つのＣＰＵモジュールが１
つのＩＯモジュール４３を共有しているものとする。

【００３９】ＩＯモジュール４３は、シリアルリンクバ
ス（システムバス）４１を介して各ＣＰＵモジュール４
２から送信されてきた出力データを受信すると、共有及
び競合制御回路４４により、その受信データに基づいて
出力点からの出力状態を変化させると共に、参照出力と
して各ＣＰＵモジュール４２に現在の出力状態を示すデ
ータを送信する。

【００４０】ＣＰＵモジュール４２は、ＩＯモジュール
４３に対する出力データと共にＩＯモジュール４３の持
つ出力点の出力状態を変更したい（すなわち自己の出力
データを有効にして出力状態に反映させたい）出力点に
対応するビットに“１”を変更を行わない（すなわち自
己の出力データを出力状態に反映させない）出力点に対
応するビットに“０”を設定した共有マスクデータを送
信する。

【００４１】各ＣＰＵモジュール４２から出力データ及
び共有マスクを受信したＩＯモジュール４３は、共有及
び競合制御回路４４を用いて、各ＣＰＵモジュール４２
からの共有マスクデータ及び出力データと、自己の現在
の出力状態との論理結果から新出力を求める。そして新
出力を通知する参照出力を各ＣＰＵモジュール４２へ送
信し、ＣＰＵモジュール４２はこの参照出力と共有マス
クデータからＩＯモジュール４３の出力状態を認識す
る。

【００４２】この様にＣＰＵモジュールが出力データと
共に共有マスクをＩＯモジュールに送信することによっ
て、各ＣＰＵモジュールによる出力データの共有及び競
合制御を行うことが出来る。

【００４３】図３は、本実施形態の待機冗長２重化制御
装置のシステム基本動作を示す図である。同図（ａ）
は、待機冗長２重化制御装置の通常動作の状態を示して
いる。

【００４４】同図において、ＣＰＵ０が稼働ＣＰＵモジ
ュール、ＣＰＵ１がその待機ＣＰＵモジュールで、ＣＰ
Ｕ０はアプリケーションプログラムを実行中であるもの
とする。

【００４５】稼動ＣＰＵであるＣＰＵ０は、システム制
御機能としてＰＩＯへのＩＯデータ入出力制御、各種通
信モジュールの制御、システムの全モジュールのＲＡＳ
監視制御などを実行する機能を備えている。

【００４６】ＩＯデータ出力に対しては、稼動ＣＰＵに
ＩＯモジュールへのフレーム送信を許可し、自己の出力
データを有効にする共有マスク情報を出力データと共に
各ＰＩＯへ送信させている。

【００４７】また待機ＣＰＵであるＣＰＵ１は、自モジ
ュールのハードウエア初期化を完了した状態から、アプ
リケーションプログラムを実行しないで待機状態となっ
ている。この待機状態では、システム制御機能のうちの
ＰＩＯモジュールへのＩＯデータの入出力制御、各種通
信モジュールの制御、システムの全モジュールのＲＡＳ
監視制御等の機能は停止し、代わりに稼働ＣＰＵモジュ
ールに対するＲＡＳ監視制御を行ってＣＰＵ０の状態を
監視している。

【００４８】また待機ＣＰＵのＩＯデータ出力動作は、
フレーム送信を禁止設定にしており、ＩＯモジュールへ
の出力データと出力データの有効を示す共有マスクをＰ
ＩＯモジュールに送出しないようにしている。その結
果、ＰＩＯモジュールは稼動ＣＰＵ（ＣＰＵ０）からの
共有マスク情報とＩＯモジュールへの出力データにより
出力制御されることになる。

【００４９】この時、同時に稼動ＣＰＵ（ＣＰＵ０）上
で稼動しているアプリケーションプログラムのスキャン
エンドのタイミングで、システムバス２を介して稼動Ｃ
ＰＵ０から待機ＣＰＵ１に等値化データを含むフレーム
が転送され、制御データの等値化が行われる。

【００５０】次に、図３（ｂ）に示す稼動ＣＰＵ０に異
常が発生した場合の動作を示す。稼働ＣＰＵだったＣＰ
Ｕ０は、何等かの理由で重故障状態になると待機状態に
切替える。そしてアプリケーションプログラムの実行を
停止し、またシステム制御機能を停止する。

【００５１】この時待機状態となったＣＰＵ０は、ＰＩ
Ｏモジュールに対するフレーム送信を禁止し、有効な共
有マスク情報とＩＯの出力データを送出しないようにし
てＩＯ制御を完全停止する。

【００５２】待機ＣＰＵだったＣＰＵ１は、稼動ＣＰＵ
であるＣＰＵ０に対するＲＡＳ監視が稼動しており、Ｃ
ＰＵ０の異常を検出すると自己を待機状態から稼働状態
に切替える。そしてアプリケーションプログラムを起動
し、またシステム制御機能としてＩＯモジュールへのＩ
Ｏデータ入出力制御、各種通信モジュールの制御、シス
テムの全モジュールのＲＡＳ監視制御などを実行を開始
する。特にＩＯデータ出力動作は、ＩＯモジュールへの
フレーム送信を許可設定にすることにより、有効な共有
マスク情報とＩＯの出力データの送出を開始する。尚待
機ＣＰＵとなっているＣＰＵ０は重故障状態にあるの
で、稼動ＣＰＵに切り替ったＣＰＵ１はＣＰＵ０に対し
て制御データの等値化処理は行わない。

【００５３】この様な処理を行うことによりＣＰＵ０の
重故障によりＣＰＵ０とＣＰＵ１で稼動／待機状態の切
替が発生しても、アプリケーションプログラムの実行、
ＩＯモジュールなどの制御対象への制御データの入出力
処理及びその他の各種システム制御処理を継続すること
ができる。

【００５４】次に、重故障状態にあるＣＰＵ０を交換し
た場合の動作を図３（ｃ）に示す。ＣＰＵ０のベース電
源をＯＦＦし、故障したＣＰＵモジュールを良品と交換
した後にベース電源を再投入すると、ＣＰＵ０は自モジ
ュールのハードウエアの初期化処理を行い、これが完了
すると新たに待機ＣＰＵとして動作する。この待機ＣＰ
Ｕとしての動作は、図３（ａ）に示した待機ＣＰＵ１と
全く同じものとなる。

【００５５】稼動ＣＰＵとなっているＣＰＵ１は、ＣＰ
Ｕ０が正常な待機ＣＰＵとして立上ったことを認識する
と、ＣＰＵ１上で動作しているアプリケーションプログ
ラムのスキャンエンドのタイミングで、待機ＣＰＵ（Ｃ
ＰＵ０）に対する制御データの等値化処理を開始する。
これにより、図３（ｃ）の状態は、同図（ａ）の状態と
等価になる。

【００５６】次に、図３の動作で説明した、ＣＰＵ０が
稼動ＣＰＵになっている場合のシリアルシステムバス上
のフレーム、及びＣＰＵ１が稼動になっている場合のシ
リアルシステムバス上のフレームについて図４を用いて
説明する。

【００５７】図４は、動作中のシステムバス２上を流れ
る制御データフレームの例を示す図である。図４（ａ）
及び図４（ｂ）のトータルフレームは、直結ＩＯモジュ
ールからＣＰＵモジュールに出力される各種ＩＯモジュ
ールのデータ入力、及びシリアルシステムバス上のシス
テムを構築している全モジュールのステータス情報であ
る。また、メッセージフレームは、ＣＰＵモジュールと
通信モジュールとの間で行われるメッセージ通信や、Ｃ
ＰＵモジュール間でのメッセージ通信に用いられるフー
レムである。図３に示す本実施形態では、システムイニ
シャル時の各種ＩＯモジュールの初期化設定や、後述す
る稼動ＣＰＵでの等値化メッセージ命令の実行により待
機ＣＰＵに送信される等値化データの送信等システム制
御動作に用いられる。

【００５８】図４（ａ）は、２つのＣＰＵモジュール、
ＣＰＵ０とＣＰＵ１が２重化されておらず、通常のマル
チＣＰＵとしてそれぞれのＩＯモジュールを制御する場
合のシステムバス上のフレームを示すものである。

【００５９】同図の場合２つのＣＰＵモジュールは、そ
れぞれ共有マスクと出力ＩＯデータをＣＰＵ０出力フレ
ーム、ＣＰＵ１出力フレームとして、システムバスに送
出して、出力ＩＯを制御する。また２つのＣＰＵモジュ
ールは２重化されていないので、等値化データを送信す
るフレームはシステムバス上に流れていない。尚メッセ
ージについては後述する（図１１（ｂ）の説明参照）。

【００６０】図４（ｂ）は、ＣＰＵ０とＣＰＵ１が待機
冗長２重化構成の場合のシステムバス上のフレームを示
すものである。同図の場合、稼動ＣＰＵと待機ＣＰＵと
の間でデータの等値化処理が必要なので、稼動ＣＰＵ上
のアプリケーションプログラムのスキャンエンドのタイ
ミングで、ＣＰＵ間で等値化データを送信する。

【００６１】また待機冗長２重化構成の場合、待機ＣＰ
Ｕは稼動ＣＰＵの予備として働くのものなので、両者は
全く同じプログラム及びシステム定義をもっている。従
って稼動ＣＰＵと待機ＣＰＵはＩＯモジュールに対する
共有マスクも全く同じものを持っている。

【００６２】そして本実施形態の待機冗長２重化構成の
場合、稼動ＣＰＵのみＩＯ出力フレームの送信が許可さ
れており、待機ＣＰＵは送信禁止となっているので、Ｃ
ＰＵ０が稼動ＣＰＵの場合は、ＣＰＵ０の出力フレーム
のみ送出して、ＣＰＵ１の出力フレームは送出されな
い。またＣＰＵ１が稼動ＣＰＵの場合は、ＣＰＵ１の出
力フレームのみ送出され、ＣＰＵ０の出力フレームは送
出されない。この様に制御することにより、稼動ＣＰＵ
の出力ＩＯ制御を実現している。

【００６３】図５は、本実施形態による待機冗長２重化
制御装置のＩＯデータの入出処理によって等値化動作を
行う場合の動作例を示す図である。これまでの説明で
は、等値化処理は、稼動ＣＰＵが収集した等値化データ
を待機ＣＰＵに送信して行っていた。

【００６４】本実施形態における待機冗長２重化制御装
置は、この様な等値化処理方法の他に、待機ＣＰＵがＩ
Ｏモジュールに直接参照する方法によってＩＯデータの
等値化を行うことも出来る。

【００６５】本実施形態による待機冗長２重化制御装置
は、通常動作時には図３に示した様に待機ＣＰＵはＩＯ
モジュールに対するＩＯデータの入出力動作を停止して
いた。それに対して図５に示す等値化処理動作では、待
機ＣＰＵがＩＯモジュールに対してＩＯデータの入力及
び出力ＩＯデータの参照入力を行うことにより、ＩＯデ
ータの等値化を行っている。

【００６６】図５（ａ）は、ＣＰＵ０が稼動ＣＰＵ、Ｃ
ＰＵ１が待機ＣＰＵの場合の例であり、ＣＰＵ０及びＣ
ＰＵ１共に全く同じシステム定義に基づいた入力ＩＯ定
義及び出力ＩＯ定義を備えているものとする。

【００６７】稼動ＣＰＵであるＣＰＵ０の動作を以下に
示す。入力ＩＯ定義に設定されている入力ＩＯモジュールか
ら入力ＩＯデータ入力し、これをユーザメモリ内のＩＯ
データ領域に入力ＩＯデータとして取込む。出力ＩＯ定義に設定されている出力ＩＯモジュール
に、ＩＯデータ領域の出力データを出力する。出力ＩＯ定義に設定されている出力ＩＯモジュールか
らの参照入力は禁止（停止）する。

【００６８】待機ＣＰＵであるＣＰＵ１の動作を以下に
示す。入力ＩＯ定義に設定されている入力ＩＯモジュールか
ら入力した入力ＩＯデータをＩＯデータ領域に取込む。出力ＩＯ定義に設定されている出力ＩＯモジュールへ
の出力ＩＯデータメモリの出力データの出力は禁止（停
止）する。出力ＩＯ定義に設定されている出力ＩＯモジュールか
ら、稼動ＣＰＵ（ＣＰＵ０）がこの出力ＩＯモジュール
に出力した出力データを参照入力し、ＩＯデータ領域に
取込む。

【００６９】以上の動作を行うことにより、待機ＣＰＵ
はＩＯデータ領域の入力ＩＯデータと出力ＩＯデータ
を、稼動ＣＰＵのＩＯデータ領域のデータと等値化する
ことが出来る。このデータの等値化方法はデータの等値
化を、システムバスによるＩＯデータの入出力制御を利
用して実現している。その為ユーザは、等値化の為に特
別なシステム定義を行う必要が無く、ユーザは容易にＩ
Ｏデータの等値化が実現できる。

【００７０】図５（ｂ）は、ＣＰＵ１が稼動ＣＰＵ、Ｃ
ＰＵ０が待機ＣＰＵの場合の例を示したものである。こ
の場合の稼動ＣＰＵ及び待機ＣＰＵの動作は、同図
（ａ）の例で示したものと同じになるので、説明は省略
する。

【００７１】また稼動ＣＰＵ時が、重故障等の機能障害
によってではなく特殊デバッグ機能等により待機状態に
切替える時は、正常状態のままで待機状態に遷移するこ
とになる。この場合、速やかに出力ＩＯ定義に設定され
た自ＣＰＵが制御しているＩＯモジュールへの出力動作
を停止すると共に、出力ＩＯ定義に設定されている本来
自ＣＰＵが出力制御していたＩＯモジュールに対する稼
動ＣＰＵの出力データを参照入力するようにダイナミッ
クにデータ入出力制御を切替える。また待機ＣＰＵから
稼動ＣＰＵに切替える場合には、逆に出力ＩＯ定義に本
来自ＣＰＵが参照入力する制御を行うよう設定されてい
たＩＯモジュールに対して、ＩＯデータを出力する制御
にダイナミックに切替える動作を行う。この時ＣＰＵモ
ジュールは稼動／待機状態の切替時に、同じ出力ＩＯ定
義を用いて制御を切替える。

【００７２】次に本実施形態における電源投入時の稼動
／待機状態の決定の仕方について説明する。図６は、本
実施形態による待機冗長２重化制御装置における電源投
入時の稼動／待機決定論理を示す図である。同図の例で
は、物理的には８台のＣＰＵを待機冗長２重化方式によ
って構成したマルチＣＰＵ装置であり、論理的には４ペ
アの待機冗長２重化制御装置となっている。

【００７３】待機冗長２重化制御装置ではＣＰＵモジュ
ール間でデータのやり取りが行われるが、このＣＰＵモ
ジュール間の各種アクセスのために各ＣＰＵモジュール
を物理的に識別するＣＰＵ局番がハードウエアスイッチ
などによって各ＣＰＵモジュールには設定されている。
同図の場合局番０のＣＰＵをＣＰＵ０、局番１のＣＰＵ
をＣＰＵ１、・・局番７のＣＰＵをＣＰＵ７としてい
る。

【００７４】本実施形態ではＣＰＵの冗長化ペアの組み
合わせの決定にこのＣＰＵ局番を利用する。このＣＰＵ
局番を用いてＣＰＵ０とＣＰＵ１、ＣＰＵ２とＣＰＵ
３、ＣＰＵ４とＣＰＵ５及びＣＰＵ６とＣＰＵ７の局番
の数字が連番のものがペアとなることを固定的に定義す
る。また、どちらが稼動状態／待機状態になるかを同時
電源投入時の決定する際において、本実施形態では、上
記ペアの組合せにおいて偶数番号側をデフォルトで稼動
ＣＰＵ、奇数番号側をデフォルトで待機ＣＰＵと定義し
ている。これにより個別ベース搭載時及び稼動／待機ベ
ース搭載時のそれぞれにおいて、同時電源投入時にＣＰ
Ｕ０、ＣＰＵ２、ＣＰＵ４及びＣＰＵ６が稼動ＣＰＵと
なり、ＣＰＵ１、ＣＰＵ３、ＣＰＵ５及びＣＰＵ７が待
機ＣＰＵと決定される。

【００７５】図６（ａ）は、各ＣＰＵモジュールを個別
のベースに搭載した構成例を、同図（ｂ）は各ＣＰＵモ
ジュールをデフォルト設定での稼動側と待機側で分けて
ＣＰＵモジュールをベースに搭載した構成例を示す。

【００７６】この様に稼動／待機のデフォルト設定を行
うことにより、起動時の稼動／待機のデフォルト設定の
ための専用のハードウエアスイッチが不要となる。また
この稼動／待機の設定は、ＣＰＵ局番を用いて行われる
のでハードウエアスイッチを操作して設定する場合の様
な両系稼動及び両系待機などの人為的な誤操作が防止で
きる。更に特別な稼動／待機設定のためのシステム定義
が不要となるので、稼動側と待機側のプログラムを同一
にすることができる。尚ＣＰＵ局番の設定そのものを誤
設定した場合、この稼動／待機のデフォルト設定も誤っ
て設定される可能性があるが、この場合は待機冗長２重
化制御装置全体が誤動作することになるので、この点は
問題にならない。ここで、ＣＰＵ局番を重複して設定し
た場合及び予め格納されているシステム全体の構成定義
における存在すべきＣＰＵ局番と異なる局番のＣＰＵが
存在した場合は、システムの立上げ処理において異常監
視を行い、重故障停止状態として所定の異常情報をシス
テム領域に格納してユーザに通知する。

【００７７】次に本実施形態における等値化対象データ
の指定方法について説明する。制御装置上で稼動するア
プリケーションプログラムには、通常のユーザプログラ
ム、ユーザが独自に開発登録できるユーザ関数、システ
ムに予め登録されているシステム関数などがある。

【００７８】制御装置で稼動するプログラムで使用され
る変数が格納されるユーザメモリは、図１４で示した様
にＩＯ領域、ビットデータメモリ領域、１６ビットデー
タメモリ領域等の様にデータの属性により細かな領域に
区分されている。

【００７９】従来ユーザは、プログラミングにおいて、・ＩＯ領域：ＩＯ００、ＩＯ０１、ＩＯ０２、ＩＯ０３、 ――、ＩＯｎｍ・ビットメモリ領域：Ｂ００、Ｂ０１、Ｂ０２、Ｂ０３、 ――、Ｂａｂ・１６ビット整数データ領域：ＳＩ００、ＳＩ０１、ＳＩ０２、――、ＳＩｃｄなどの様に各領域に対して識別子を定義し、ユーザメモ
リの各領域にアクセスを行う場合、この識別子によって
絶対番地によるアクセスを行う。下記に識別子を用いた
プログラム例を示す。＜プログラム例＞ＬＤＩＯ００：ＩＯ００のデータを内部アキュームレータ（ＡＣＣ）に読み込む。

【００８０】ＡＤＤＢ０５：ＡＣＣ＋Ｂ０５の演算結果をＡＣＣに書込む。ＳＴＩＯ０３：ＡＣＣ内の値をＩＯ０３に書込む。プログラミングを行うユーザは、等値化対象とするデー
タを指定する場合は、まず各領域毎に等値化対象とする
データを格納する範囲をシステム定義に設定する。そし
てユーザは、プログラミング中に、その変数を等値化対
象とする場合はシステム定義に設定した範囲内に格納
し、また等値化対象としない変数はそれ以外の範囲に格
納するよう、各領域毎に絶対番地を意識しながらプログ
ラミングする必要があった。

【００８１】図７は、本実施形態における等値化対象デ
ータの第１の指定方式を説明する図である。本実施形態
では、図７に示すように、ユーザメモリを、イニシャル
時に保持データをクリアする標準メモリとイニシャル時
にクリアを行わないでデータを保持するリテインメモリ
の２つのメモリ領域を持つ構成とする。

【００８２】そしてプログラム中で変数は“ＳＥＴＴＥ
Ｉ”（設定）、“ＳＩＲＥＩ”（指令）などの変数名で
記述し、各変数に対しては変数定義としてデータ型（ビ
ット、１６ビット整数等）とイニシャル初期化動作モー
ドを指定する。このイニシャル初期化動作モードには、
イニシャルクリアとイニシャル保持があり、これらのう
ちイニシャルクリアは、イニシャル時に変数の内容をク
リアするモードで、変数は標準メモリ上に置かれる。ま
たイニシャル保持は、イニシャル時に内容をクリアせず
イニシャル前の変数内のデータを引き継ぐもので、変数
はリテインメモリ上に置かれる。尚イニシャル初期化動
作モードの指定を省略するとイニシャルクリアモードに
設定される。

【００８３】プログラム開発装置（以下、ローダとい
う）によるプログラムのコンパイル時に、各変数は指定
されたイニシャル初期化動作モードに基づいて、標準メ
モリ若しくはリテインメモリ上に置かれる。このときの
アドレスは変数の出現順に自動的に生成して割り振られ
るものとする。＜プログラム例＞ＬＤＳＥＴＴＥＩ１：ＳＴＳＩＲＥＩ１：ＬＤＳＥＴＴＥＩ２：ＳＴＳＩＲＥＩ２：＜変数定義＞ＳＥＴＴＥＩ１，ＳＥＴＴＥＩ２：リテイン（イニ
シャル保持）、１６ビット整数ＳＩＲＥＩ１，ＳＩＲＥＩ２：通常（イニシャ
ルクリア）、１６ビット整数上記プログラム例の場合、ローダによるコンパイル時に
各変数にはＳＥＴＴＥＩ１――＞ＲＭ００（リテインメモリの０ワード目）ＳＥＴＴＥＩ２――＞ＲＭ０１（リテインメモリの１ワード目）ＳＩＲＥＩ１――＞Ｍ００（標準メモリの０ワード目）ＳＩＲＥＩ２――＞Ｍ０１（標準メモリの１ワード目）などのようにユーザメモリ上の物理番地が割り当てられ
る。

【００８４】第１の指定方式では、プログラムを行うユ
ーザは等値化対象とするデータに対しイニシャル初期化
動作モードとして、制御装置の初期化時にクリアを行わ
ずにイニシャル前の制御データを保持したままで新たな
制御動作を再開できるリテイン変数の指定を行うものと
する。

【００８５】稼動ＣＰＵでは、アプリケーションプログ
ラムのスキャンエンドのタイミングで、等値化処理とし
てリテインメモリ内のデータを等値化対象のデータとし
て収集し、待機ＣＰＵに送信する。待機ＣＰＵは、等値
化処理によりリテイン変数のデータを稼動ＣＰＵから等
値化されているので、待機状態から稼動状態に切り替わ
っても、それまでの稼動ＣＰＵが制御していた制御デー
タを保持したままで新たな制御動作を開始することが出
来、待機冗長２重化制御装置全体としての動作を引き継
ぐことが出来る。

【００８６】この様に第１の指定方式では、各変数に対
するイニシャル初期化動作モードの設定を等値化データ
指定にそのまま流用する。これにより等値化データ指定
の為のシステム定義設定が不要となる。よってプログラ
ミングを行うユーザは、等値化対象データの指定を通常
のプログラミングにおいて各変数に対するイニシャル初
期化動作モードの定義をするのみで行うことが出来る。

【００８７】図８は、本実施形態における等値化対象デ
ータの第２の指定方式を説明する図である。第２の指定
方式では、標準メモリとリテインメモリの２つのメモリ
領域に等値化対象とするデータを格納する等値化領域を
設ける。この等値化領域は、標準メモリとリテインメモ
リの先頭部分に設けられ、システム定義により各領域の
先頭からの大きさで等値化指定１（標準メモリ）と等値
化指定２（リテインメモリ）として設定される。

【００８８】この第２の指定方式の場合、従来の待機冗
長２重化制御装置の場合と同じように、プログラミング
の時にユーザが、標準メモリの領域（Ｍ領域）とリテイ
ンメモリの領域（ＲＭ領域）のそれぞれに対し、絶対番
地を意識して等値化領域かどうかを判断する必要がある
が、従来例の様に多数の領域が有るわけではなく、基本
的にメモリ領域は標準メモリ領域とリテインメモリ領域
の２つのみなので、その意識はかなりシンプルになる。

【００８９】ここで、プログラミングにおける絶対番地
指定を有効にするために、図８の標準メモリ及びリテイ
ンメモリにおいて、各領域の先頭からの絶対番地指定可
能領域（ＡＴ指定領域）を定義している。プログラム中
でユーザは、このＡＴ指定範囲内の領域に対してのみ絶
対番地での直接アドレス指定を使用する。尚この範囲を
超えて絶対番地指定を行った場合は、ローダによるコン
パイル時にエラーとなる。

【００９０】ここで、ローダによるコンパイルにおい
て、各変数の実アドレスは以下のルールによって決定さ
れる。・変数にＡＴ指定領域内の絶対番地を割り当てた場合：
その番地を直接実行コードに落とす。・変数にＡＴ指定による絶対番地を割り当てたなかった
場合：その変数の属性のメモリのＡＴ指定領域外のメモ
リ領域において、変数の出現順に応じてアドレスを自動
割当てして実行コードに落とす。また、各標準メモリ領
域及びリテインメモリ領域内の等値化指定領域の大きさ
はＡＴ指定サイズ以下で、等値化指定領域はＡＴ指定領
域内に収まる必要がある。等値化指定領域がＡＴ指定領
域を超えて指定されていた場合は、コンパイル時にシス
テム定義異常としてユーザに通知される。

【００９１】このように、第２の指定方式では、ユーザ
は、プログラミング時に等値化対象とする変数を各標準
メモリ領域及びリテインメモリ領域中に設けた等値化領
域内に割当てておく。稼動ＣＰＵでは、予め登録された
システム定義の等値化指定１及び等値化指定２の設定を
システム初期化処理で展開しておき、アプリケーション
プログラムのスキャンエンドのタイミングでその指定領
域内のデータを等値化対象として収集して待機ＣＰＵに
転送する。

【００９２】この第２の設定方式は第１の設定方式とは
共存できない。次に、等値化対象データの第３の指定方
式について説明する。この第３の指定方式は、アプリケ
ーションプログラムにおけるユーザ関数のローカル変数
領域のデータの指定に用いるものである。

【００９３】図９は、本実施形態における等値化データ
の第３の指定方式を説明する図である。ユーザ関数に対
しローカル変数領域（以下インスタンス領域という）を
個別に割り当てて管理するローカル変数方式は、関数実
行後も変数データが保持され、各種状態遷移制御などが
容易に可能となり、また他の関数による変数破壊から保
護できるので有効な関数処理方式である。

【００９４】このローカル変数方式において、図９にＦ
Ｂ１、ＦＢ２、・・と示される個々のユーザ関数に割り
当てられる１つのインスタンス領域は、その関数で使用
する入力変数、出力変数、内部変数などの格納に用いら
れている。インスタンス領域内の各種変数には、変数定
義で示したようにビット、１６ビット整数などのデータ
型やイニシャルクリア、リテインのイニシャル初期化動
作モードなどが定義される。

【００９５】各ＣＰＵでは、直接インスタンス領域を実
行管理するのに必要なインスタンス内の各変数について
のデータ型や初期化動作定義は、システム定義（インス
タンス変数定義）としてあらかじめ登録しておく。そし
て、システム初期化処理においてこのインスタンス変数
定義を展開し、特にイニシャル時のメモリ初期化におい
ては、インスタンス変数定義を参照して、各変数に対す
るイニシャル初期化動作モードの設定を見ながら、また
データ型に基づいてメモリの絶対番地を計算しながら、
所定のメモリに対してはデータをクリアし、他のメモリ
に対してはデータ保持する制御を行う。

【００９６】また、実際のユーザ関数実行時の各種変数
の引数アクセス時のアドレスは、ローダでのコンパイル
処理により、インスタンス領域の先頭番地からの相対ア
ドレスが設定される。ＣＰＵでの命令実行時には、イン
スタンス領域の先頭番地とその相対アドレスをダイナミ
ック加算することにより実アドレスを生成する。

【００９７】ここで、第３の指定方式では、インスタン
ス領域内の変数に対する等値化指定方法としては、イニ
シャル初期化動作モードとしてイニシャル保持モードが
設定された変数を無条件で等値化するものとする。

【００９８】この第３の指定方式でも稼動ＣＰＵでの等
値化処理は、稼動ＣＰＵで稼動しているアプリケーショ
ンプログラムのスキャンエンドのタイミングで行われ、
メモリ初期化のための準備としてシステムイニシャルで
展開したインスタンス変数定義のデータ型（ビット、１
６ビット整数など）及びイニシャル初期化動作モード定
義（イニシャルクリア、イニシャル保持）を利用して、
各種ユーザ関数のインスタンス領域のイニシャル保持モ
ードが指定されている変数を抽出して等値化を行う。

【００９９】この第３の設定方式を用いることによりユ
ーザ関数内の変数に対しても、ユーザは等値化対象を指
定するために特殊な設定が不要になる。第３の設定方式
は、第１の設定方式及び第２の設定方式との共存が可能
である。

【０１００】次に、本実施形態における等値化対象デー
タの第４の指定方式について説明する。この第４の指定
方式は、システム関数のローカル変数領域のデータの指
定に用いるものである。

【０１０１】図１０は、本実施形態における等値化デー
タの第４の指定方式を説明する図である。システム関数
のインスタンスとインスタンス内のローカル変数に対す
る考え方は、ユーザ関数のインスタンスとローカル変数
に対するものと全く同様であるが、システム関数は予め
制御装置内にシステム的に組込まれているものであり、
ユーザはただその関数を使用するものなので、各システ
ム関数はユーザが自由に定義するユーザ関数と異なり、
固定的に決まりきったものとなる。

【０１０２】ＣＰＵでは、各種システム関数を制御する
上で、各システム命令の変数毎に、例えばイニシャル時
に変数をクリアするかどうか（イニシャルクリア／イニ
シャル保持）は予め決まっている。従って、システム関
数のインスタンス制御において、特別にイニシャルクリ
ア／保持を制御する必要のある関数のインスタンスはユ
ーザメモリ上に固めて配置する。またシステム関数のイ
ンスタンスの個数を予めシステム定義のシステムインス
タンス変数定義に登録しておき、システムのイニシャル
処理でこのシステムインスタンス変数定義を参照して初
期化制御を行っている。

【０１０３】第４の設定方式では、インスタンス領域内
のデータのうちどれを等値化対象データとするかをシス
テム関数毎に予め決定しておき、システム関数インスタ
ンス専用の固定的等値化ルールを決めておく。

【０１０４】図１０（ａ）は、その決定例である。同図
に各システム関数の等値化対象とする変数を示すが、各
関数の等値化データのサイズは、処理の都合（インスタ
ンス内の変数の割付により決まる）により、以下の値で
定義している。・微分リレー命令：前回入力変数（２ワード）・カウンタ命令：カウンタ現在値、前回入力（２ワード）・タイマ命令：タイマ現在値、前回入力、計時中フラグ（４ワード）システムインスタンス変数定義には、各システム関数に
対してそれぞれいくつインスタンスを生成しているかが
記録されており、例えば図１０（ｂ）の場合には、微分
リレー命令の関数のインスタンスの数としてＸ、カウン
タ命令関数のインスタンスの数としてＹ、タイマ命令の
インスタンスの数としてＺが記録されている。

【０１０５】第４の設定方式では、システム関数のイン
スタンスの等値化制御においてもこのシステムインスタ
ンス変数定義に設定されているシステム関数のインスタ
ンスの個数設定を流用する。

【０１０６】図１０（ａ）に示した変数を等値化対象と
した時、稼動ＣＰＵはアプリケーションプログラムのス
キャンエンドのタイミングで、システムインスタンス変
数定義内の各関数インスタンスの個数設定を参照し、各
命令の所定の位置の等値化対象変数を等値化する。図１
０（ｂ）の場合、各微分リレー命令、カウンタ命令及び
タイマ命令の各システム関数に対して予め決定されてい
る変数のデータが、Ｘ，Ｙ，Ｚ組等値化データとして収
集され、待機ＣＰＵに送信される。

【０１０７】次に、図１１は、本実施形態における変数
直接書き込みメッセージ命令による等値化動作の例を示
す。図１１（ａ）に、通常のマルチＣＰＵ間でグローバ
ル変数をアクセスするための変数直接書き込みメッセー
ジ命令を示す。

【０１０８】同図は、通常のマルチＣＰＵで動作するア
プリケーションプログラム内で使用する、変数直接書き
込みメッセージ命令をファンクションブロックダイアグ
ラム表現で表したものである。

【０１０９】同図の命令は、書込み元データ（自ＣＰＵ
内変数）の格納アドレスＳＡで示される位置のデータを
書込み先アドレス（相手側ＣＰＵ内の変数）ＤＡに、書
込みメッセージ命令起動入力ＲＥＱが０から１に変化し
た時、メッセージ送信する。この時、変数ＤＡ、ＳＡで
示される位置の領域のデータ型は一致している必要があ
り、その変数のデータサイズは、変数ＳＩＺＥで指定さ
れる。メッセージ送信が完了すると、ＤＯＮＥ出力端子
が“１”になり、送信の終了を通知する。更に、送信異
常終了時は、ＳＴＡＴＵＳ変数に詳細エラーコードを出
力すると共に、ＥＲＲ出力端子が、“１”になる。

【０１１０】図１１（ｂ）に同図（ａ）の変数直接書込
みメッセージ命令による通常マルチＣＰＵ動作時のＣＰ
Ｕ間のメッセージ動作を説明する。ＣＰＵ０のアプリケ
ーションプログラム内で同図（ａ）に示すメッセージ命
令を実行すると、書込みメッセージ命令起動入力ＲＥＱ
が１になるのを認識した時に、ＣＰＵ０のシステムＯＳ
のメッセージクライアント処理により、ＣＰＵ０のユー
ザメモリの変数ＳＡで指定されたアドレスＡＡＡのデー
タ（ＳＩＺＥ＝４０Ｗ）が、システムバス上の図４に示
したメッセージフレームによって中継され、ＣＰＵ１の
システムＯＳのメッセージサーバ処理を介して、変数Ｄ
Ａで指定されたアドレスＢＢＢのユーザ領域に書込まれ
る。

【０１１１】図１１（ｃ）は、同図（ａ）の変数直接書
き込みメッセージ命令をアプリケーションプログラムに
組み込み、アプリケーションプログラムから等値化処理
を行った時の動作の説明図である。同図を用いて、以下
にＯＳのメッセージクライアント処理の中に、冗長化制
御機能を組込む具体的な動作を示す。

【０１１２】図１１（ｃ）の場合、図１１（ｂ）の場合
と同様、ＣＰＵ０のアプリケーションプログラム内で変
数直接書き込みメッセージ命令の書込み先アドレスＤＡ
を指定するが、この時自ＣＰＵの局番のＳＡアドレスと
同一のアドレス、即ちＳＡのアドレスＡＡＡに対し、Ｄ
ＡのアドレスをＣＰＵ０．ＡＡＡとする。これにより、
システムＯＳのメッセージクライアント処理の中で、冗
長化動作モード時で、かつ書込み先アドレスＤＡがデフ
ォルトの稼動ＣＰＵのアドレス（同図では、ＣＰＵ０の
アドレス）になっている場合は、待機ＣＰＵになってい
るＣＰＵ（同図では、ＣＰＵ１）の物理局番の同一変数
領域にアドレス変換する。

【０１１３】この結果、書込み先論理アドレス“ＣＰＵ
０．ＡＡＡ”は、物理アドレス“ＣＰＵ１．ＡＡＡ”に
変換されて、ＣＰＵ０のアドレスＡＡＡのデータは待機
ＣＰＵ１にメッセージ送信される。待機ＣＰＵ１は、ア
プリケーションプログラムの実行が停止していても、シ
ステムＯＳのメッセージサーバ処理により送信されたデ
ータを変数領域ＡＡＡに書込む。

【０１１４】以上の処理により、稼動ＣＰＵ０の領域Ａ
ＡＡのデータ（４０Ｗ）は、待機ＣＰＵ１の領域ＡＡＡ
（４０Ｗ）に等値化される。尚この変数直接書き込みメ
ッセージ命令の変数に配列データや構造体データを用い
ることにより、１メッセージ命令で複数のデータを等値
化することが可能となる。

【０１１５】このアプリケーションプログラムに変数直
接書き込みメッセージ命令を組込む等値化方法は、メッ
セージフレームにより等値化データを転送するので、ア
プリケーションのプログラム実行動作とは非同期とな
る。しかし。アプリケーションプログラムからの適宜な
トリガ条件の設定により、データ等値化が実行される。
また、アプリケーションプログラムのスキャンエンドの
タイミングで行う自動等値化実行では、システムの等値
化のためのバッファ領域のサイズ制約による等値化サイ
ズ制約があり、またスキャンエンド毎に等値化を実行す
るため等値化データ増によりアプリケーションのスキャ
ン時間が増加する。しかし、このメッセージフレームに
よる等値化方法を併用することで、等値化データサイズ
の拡張及びスキャン実行時間の削減が可能になる。特
に、プラント制御のチューニングにより得られた設定デ
ータは運転中可変することがなく、一度等値化されれば
十分なので、このメッセージによる等値化方法を用いれ
ば、スキャンエンド等値化のデータサイズ削減やスキャ
ン実行時間の削減等に大きな効果が得られる。

【０１１６】図１２は、本実施形態による等値化データ
サイズの制約チェック例を示す図である。システムＯＳ
で自動実行される等値化データの具体的な受渡し処理
は、アプリケーションプログラムの実行と同期して行わ
れる。即ち、アプリケーションプログラム実行のスキャ
ンエンドのタイミングで、稼動ＣＰＵのデータ収集−＞
システムバス上転送−＞待機ＣＰＵのデータ分配という
一連の動作で等値化が完了し、次のアプリケーション処
理に移行する。

【０１１７】図１２に示す例では、同図（ａ）でアプリ
ケーションプログラム内で使用する変数メモリ（標準メ
モリとリテインメモリ）、同図（ｂ）でユーザ関数（Ｆ
Ｂ）インスタンスメモリ、同図（ｃ）でシステム関数
（ＦＢ）インスタンスメモリ内の等値化対象のデータを
示しており、同図（ｄ）において稼動ＣＰＵ０はそれら
のデータを収集し、等値化用のシステム転送ワークメモ
リに格納している。

【０１１８】従って、システム転送ワークメモリの容量
をＴ（Ｗ）とすると、同図（ａ）〜（ｃ）に示す各メモ
リからの等値化データの総和は、このＴ（Ｗ）のサイズ
以下である必要がある。

【０１１９】各メモリの等値化データサイズは、・アプリケーションプログラム内の変数の等値化データサイズ（図１２（ａ））ＳＰＧ＝標準メモリ内の等値化データサイズ＋リテインメモリ内の等値化データサイズ・ユーザ関数（ＦＢ）インスタンスメモリの等値化サイズ（図１２（ｂ））ＳＵＦＢ＝ビットイニシャル保持変数の数＋ワードイニシャル保持変数の数＋ダブルワードイニシャル保持変数の数×２・システム関数（ＦＢ）インスタンスメモリの等値化サイズ（図１２（ｃ））ＳＳＦＢ＝微分リレー命令数×２＋カウンタ命令数×２＋タイマー命令数×４で求まる。

【０１２０】ＳＰＧ＋ＳＵＦＢ＋ＳＳＦＢ≦等値化用シ
ステム転送ワークメモリサイズＴ（Ｗ）の制約条件を守
る必要があるので、ＯＳイニシャル処理において、ＣＰ
Ｕモジュールは各種等値化システム定義を展開する時に
上記等値化サイズ制約を超えたかどうかのチェックを行
い、サイズオーバを検出した場合には冗長化設定異常を
ＲＡＳデータ（コントローラの異常検出ステータス情
報）としてユーザに通知する。尚この時ＣＰＵモジュー
ル自身は、ユーザの冗長化設定による重故障停止の状態
になる。その為、誤ってシステム領域を破壊するなどの
異常状態を未然に防止することができる。

【０１２１】また、ローダ上に上記した等値化データサ
イズの制約チェック機能を組込むことにより、ユーザに
よるプログラム開発時において、プログラムコンパイル
処理時に、ローダがアプリケーションプログラム及び各
種システム定義を参照して、各種プログラム、ユーザ関
数、システム関数内の等値化データサイズを算出し、こ
の値とＣＰＵモジュールの等値化用システム転送ワーク
メモリサイズＴ（Ｗ）とを自動比較させて等値化データ
サイズの異常の検出をさせるが出来る。この様な構成に
すれば、ＣＰＵモジュールとオンライン接続することな
く、ユーザはコンパイル時に等値化データサイズ異常を
検出することができる。そしてサイズ制約のチェックの
結果、正常であればユーザは、作成したプログラムとシ
ステム定義をＣＰＵモジュールにダウンロードして、Ｃ
ＰＵモジュール上でのオンライン運転試験に移ることが
できる。また、サイズ制約のチェックの結果異常が検出
されれば、コンパイルエラーとしてローダはエラーリス
トを生成し、各変数の等値化サイズ一覧（標準メモリ等
値化サイズ、リテインメモリ等値化サイズ、各ユーザ関
数毎の等値化データサイズ、各システム関数毎の等値化
データサイズ）を表示する。ユーザはこれを等値化デー
タサイズ圧縮のための検討資料とすることが出来、プロ
グラム変更の手助けとすることができる。

【０１２２】

【発明の効果】本発明によれば、安価でコンパクトな、
待機冗長ＣＰＵ２重化制御装置を構築することができ
る。

【０１２３】また、待機ＣＰＵはＩＯモジュールへ稼動
ＣＰＵが出力した出力データの参照入力処理と、ＩＯモ
ジュールから稼動ＣＰＵへの入力データの入力処理を行
うことにより、ＩＯデータの等値化を行うことが出来
る。この場合、ユーザは等値化対象に対するシステム定
義を必要としないので、ユーザにとって容易にＩＯデー
タの等値化が実現できる。

【０１２４】更にシステムバス上での識別に用いるＣＰ
Ｕ局番を利用して、冗長化の相手や同時電源投入時にど
ちらが稼動状態になるかのデフォルト設定を決定するこ
とにより、特別なハードウエア設定機構やシステム定義
などによるソフトウェア手段を不要とすることが出来
る。また稼動ＣＰＵと待機ＣＰＵとでプログラムを全く
同じに出来、更に、両系とも稼動／稼動及び、待機／待
機と設定してしまうような誤設定が防止できる。

【０１２５】またユーザは、プログラミング時に、等値
化対象とするデータの指定を、絶対番地を全く若しくは
ほとんど意識しないで行うことが出来るので、ユーザは
等値化データの指定を容易に行える。

【０１２６】更にユーザ関数及びシステム関数のローカ
ル変数に対するユーザの等値化のための設定を不要にで
きる。またアプリケーションプログラムに組込んだ変数
直接書き込みメッセージ命令によって等値化処理を行う
ことにより、アプリケーションプログラムの実行動作と
は非同期な等値化データの転送を行うことが出来る。こ
の方法を併合することによりスキャンエンド等値化のデ
ータサイズ削減及びスキャン実行時間の削減を行うこと
が出来る。

【０１２７】更にコントローラのイニシャル処理におい
て、等値化のためのシステム的準備処理を行う時に、各
種等値化対象のデータサイズの合計サイズのチェックを
行える。また上記サイズに異常がある場合、ユーザに通
知すると共に待機冗長２重化制御装置を重故障停止する
ことが出来るので、システム制御領域破壊によるシステ
ムの誤動作を未然に防止すると共にユーザが容易に等値
化情報のサイズ異常を認識できる。

【０１２８】またローダ上に冗長化時の等値化データチ
ェック機能を組込むことにより、プログラムコンパイル
処理時に、上記等値化対象データの合計サイズをチェッ
クできるので、ＣＰＵモジュールとオンライン接続する
ことなく、ユーザは等値化データサイズ異常を検出する
ことができる。

【０１２９】更にチェックの結果、異常であればコンパ
イルエラーとしてエラーリストを生成することにより、
ユーザに等値化データサイズ圧縮のための検討資料を提
示し、プログラム変更の手助けとすることができる。

【図面の簡単な説明】

【図１】本実施形態による待機冗長２重化制御装置のシ
ステム構成例を示す。

【図２】先の出願による共有・競合制御の説明図であ
る。

【図３】本実施形態の待機冗長２重化制御装置のシステ
ム基本動作を示す図である。

【図４】システムバス上の制御データフレームの例を示
す図である。

【図５】本実施形態による待機冗長２重化制御装置のＩ
Ｏデータの入出処理によって等値化動作を行う場合の動
作例を示す図である。

【図６】稼動／待機決定論理を示す図である。

【図７】等値化データの第１の指定方式を説明する図で
ある。

【図８】等値化データの第２の指定方式を説明する図で
ある。

【図９】等値化データの第３の指定方式を説明する図で
ある。

【図１０】等値化データの第４の指定方式を説明する図
である。

【図１１】変数直接書き込みメッセージ命令による等値
化動作の例を示す図である。

【図１２】等値化データサイズの制約チェック例を示す
図である。

【図１３】待機冗長２重化制御装置の構成例を示す図で
ある。

【図１４】従来の待機冗長２重化制御装置の等値化対象
データの指定方法を示す図である。

【符号の説明】

１、１００ＣＰＵ制御部２システムバス３直結ＰＩＯ及び各種モジュール群５、３０３制御ＬＡＮ６、３０１リモートＩＯリンク１１、３１、１０１、２０１電源１２、１０２ＣＰＵモジュール３２直結ＩＯモジュール３３、１０４通信モジュール３４、１０３リモートＩＯマスタ１０５等値化制御モジュール２００リモートＩＯ２０２リモートＩＯスレーブ２０３リモートＩＯモジュール３０２等値化専用リンク

Claims

【特許請求の範囲】

【請求項１】１乃至複数組のＣＰＵモジュールを備
え、待機冗長２重化を行っている待機冗長２重化制御装
置において、ＩＯモジュールと、前記ＩＯモジュールへの出力データに対し他のＣＰＵモ
ジュールとの共有・競合制御を行って出力し、稼動状態
にある第１のＣＰＵモジュールと、前記ＩＯモジュールに対する出力データを他のＣＰＵモ
ジュールとの共有・競合制御を行って出力し、前記第１
のＣＰＵモジュールに対する待機状態にある第２のＣＰ
Ｕモジュールと、前記ＩＯモジュール、第１のＣＰＵモジュール及び第２
のＣＰＵモジュールを直接接続するシステムバスとを備
えることを特徴とする待機冗長２重化制御装置。
【請求項２】前記第１のＣＰＵモジュール及び第２の
ＣＰＵモジュールは、前記出力モジュールに対する出力
データを有効にするどうかを指示する共有マスクを該出
力データと共に前記ＩＯモジュールに対し送信する送信
手段を備え、前記第１のＣＰＵモジュールは、前記共有
マスクを有効にして送信することを特徴とする請求項１
に記載の待機冗長２重化制御装置。
【請求項３】前記第２のＣＰＵモジュールは、前記第１
のＣＰＵモジュールが前記ＩＯモジュールに出力した出
力データを参照入力する出力データ参照入力手段と、前
記ＩＯモジュールが前記第１のＣＰＵモジュールに入力
した入力データを入力する入力データ入力手段とを備え
ることを特徴とする請求項１又は２に記載の待機冗長２
重化制御装置。
【請求項４】前記第２のＣＰＵモジュールは、前記第
１のＣＰＵモジュールを監視する監視手段を更に備え、
該監視手段が前記第１のＣＰＵの異常を検出すると、前
記出力データ参照入力手段が参照入力した出力データと
前記入力データ入力手段が入力した入力データを用いて
稼動状態となることを特徴とする請求項３に記載の待機
冗長２重化制御装置。
【請求項５】前記システムバス上で各ＣＰＵモジュー
ルを識別する識別子を用いて、前記第１のＣＰＵモジュ
ール及び第２のＣＰＵモジュールは、電源投入時に稼動
状態になるか待機状態になるかを決定することを特徴と
する請求項１乃至４のいずれか１に記載の待機冗長２重
化制御装置。
【請求項６】前記第１のＣＰＵモジュールは、ユーザ
メモリにイニシャル時にデータをクリアするイニシャル
クリア領域とイニシャル時にデータをクリアしないイニ
シャル保持領域を備え、該イニシャルクリア領域及びイ
ニシャル保持領域内の予めデータの等値化の為に定めら
れた特定の領域内のデータを前記第２のＣＰＵモジュー
ルに対して等値化することを特徴とする請求項１乃至５
のいずれか１に記載の待機冗長２重化制御装置。
【請求項７】前記第１のＣＰＵモジュールは、自己で
稼動しているアプリケーションプログラムが用いる変数
のうち、イニシャル時にデータをクリアするイニシャル
クリア領域は等値化しないで、イニシャル時にデータを
クリアしないイニシャル保持属性が設定された変数のイ
ニシャル保持領域内データを、前記第２のＣＰＵモジュ
ールに対して等値化することを特徴とする請求項１乃至
５のいずれか１に記載の待機冗長２重化制御装置。
【請求項８】前記第１のＣＰＵモジュールは、自己で
使用されているユーザ関数で用いる変数のうち、イニシ
ャル時にデータをクリアしないイニシャル保持属性が設
定された変数のデータを、前記第２のＣＰＵモジュール
に対して等値化することを特徴とする請求項１乃至７の
いずれか１に記載の待機冗長２重化制御装置。
【請求項９】前記第１のＣＰＵモジュールは、システ
ム関数で用いる変数のうち、該システム関数毎に予め決
められている変数を前記第２のＣＰＵモジュールに対し
て等値化することを特徴とする請求項１乃至８のいずれ
か１に記載の待機冗長２重化制御装置。
【請求項１０】前記第１のＣＰＵ及び第２のＣＰＵ
は、イニシャル処理時に、等値化対象となっているデー
タの合計サイズをチェックする等値化データサイズチェ
ック手段を更に備えることを特徴とする請求項１乃至９
のいずれか１に記載の待機冗長２重化制御装置。
【請求項１１】前記等値化データサイズチェック手段
によるチェック結果、前記合計サイズが規定値以上であ
る時、重故障停止状態になることを特徴とする請求項１
０に記載の待機冗長２重化制御装置。
【請求項１２】前記第１のＣＰＵモジュールは、自己
で稼動しているアプリケーションプログラムの実行の切
れ目のタイミングでシステム処理によりデータの等値化
処理を実行することを特徴とする請求項１乃至１１に記
載の待機冗長２重化制御装置。
【請求項１３】稼動ＣＰＵから待機ＣＰＵへ直接にデ
ータの等値化をする為の専用命令を備え、前記第１のＣ
ＰＵモジュールで稼動するアプリケーションプログラム
は、第１のＣＰＵモジュール内のユーザメモリの変数領
域から前記第２のＣＰＵモジュールのユーザメモリの同
じ変数領域にデータを直接に等値化転送し、また前記第
１のＣＰＵモジュールと第２のＣＰＵモジュールには同
一のアプリケーションプログラム格納されており、該第
２のＣＰＵモジュールが稼動状態で第１のＣＰＵモジュ
ールが待機状態の時は、第２のＣＰＵモジュールで稼動
するアプリケーションプログラムは、該第２のＣＰＵモ
ジュール内のユーザメモリの変数領域から、第１のＣＰ
Ｕモジュールのユーザメモリの同じ変数領域にデータを
直接等値化転送することを特徴とする請求項１乃至１２
に記載の待機冗長２重化制御装置。
【請求項１４】１乃至複数組のＣＰＵモジュールを備
え、待機冗長２重化を行っている待機冗長２重化制御装
置で稼動するアプリケーションプログラムを開発するア
プリケーションプログラム開発装置であって、アプリケーションプログラムのコンパイル処理時に、該
アプリケーションが等値化対象としているデータの合計
サイズを調べる等値化データサイズチェック手段と、前記等値化データサイズチェック手段が調べた合計サイ
ズが規定値以上である時、ユーザに通知する通知手段と
を備えたアプリケーションプログラム開発装置。