JPH052571A - プロセス制御システムにおいて一次データベースと二次データベースの両端相互検証を実行する方法 - Google Patents
プロセス制御システムにおいて一次データベースと二次データベースの両端相互検証を実行する方法Info
- Publication number
- JPH052571A JPH052571A JP3273610A JP27361091A JPH052571A JP H052571 A JPH052571 A JP H052571A JP 3273610 A JP3273610 A JP 3273610A JP 27361091 A JP27361091 A JP 27361091A JP H052571 A JPH052571 A JP H052571A
- Authority
- JP
- Japan
- Prior art keywords
- iop
- controller
- database
- message
- primary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
- G06F11/1683—Temporal synchronisation or re-synchronisation of redundant processing components at instruction level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
- G06F11/1687—Temporal synchronisation or re-synchronisation of redundant processing components at event level, e.g. by interrupt or result of polling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2097—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements maintaining the standby controller/processing unit updated
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/31—From computer integrated manufacturing till monitoring
- G05B2219/31324—Distributed real time knowledge, database
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 通常の動作継続中にプロセッサとその冗長プ
ロセッサとのデータベースの内容が等しいことを検証す
る。 【構成】 一次及び二次スレーブ入出力プロセッサ（Ｉ
ＯＰ）である第１ＩＯＰと、第２ＩＯＰのデータベース
を同期させ、マスターコントローラによる通信を第１Ｉ
ＯＰに対してのみ実行する。第１データベースと第２デ
ータベースの同期状態の検証は、第１ＩＯＰへ同期検証
型メッセージを送信し第２ＩＯＰはその通信を傍受し、
メッセージが対応する一次スレーブＩＯＰへアドレッシ
ングされたことを認識すると、受信する。各ＩＯＰは、
データベース情報を表わす番号を発生する。第１ＩＯＰ
の番号に対して、状態要求型メッセージを発行し、第２
ＩＯＰに対し、同じメッセージを発行する。マスターコ
ントローラがそれらの番号を受信すると、第１ＩＯＰの
発生番号の値を第２ＩＯＰの発生番号の値と比較するこ
とにより、第１データベースと、第２データベースの情
報とが同一であると判定する。
ロセッサとのデータベースの内容が等しいことを検証す
る。 【構成】 一次及び二次スレーブ入出力プロセッサ（Ｉ
ＯＰ）である第１ＩＯＰと、第２ＩＯＰのデータベース
を同期させ、マスターコントローラによる通信を第１Ｉ
ＯＰに対してのみ実行する。第１データベースと第２デ
ータベースの同期状態の検証は、第１ＩＯＰへ同期検証
型メッセージを送信し第２ＩＯＰはその通信を傍受し、
メッセージが対応する一次スレーブＩＯＰへアドレッシ
ングされたことを認識すると、受信する。各ＩＯＰは、
データベース情報を表わす番号を発生する。第１ＩＯＰ
の番号に対して、状態要求型メッセージを発行し、第２
ＩＯＰに対し、同じメッセージを発行する。マスターコ
ントローラがそれらの番号を受信すると、第１ＩＯＰの
発生番号の値を第２ＩＯＰの発生番号の値と比較するこ
とにより、第１データベースと、第２データベースの情
報とが同一であると判定する。
Description
【０００１】
【産業上の利用分野】本発明は、冗長プロセッサのデー
タベース情報を検証する方法に関し、特に、一次プロセ
ッサと二次プロセッサを同期（ロック−ステップ）方式
で動作させておく必要なく一次プロセッサのデータベー
スと、二次プロセッサのデータベースとが同一であるこ
とを検証する方法に関する。
タベース情報を検証する方法に関し、特に、一次プロセ
ッサと二次プロセッサを同期（ロック−ステップ）方式
で動作させておく必要なく一次プロセッサのデータベー
スと、二次プロセッサのデータベースとが同一であるこ
とを検証する方法に関する。
【０００２】
【従来の技術】１９７９年１月２日にＪ．Ａ．Ｈｏｇａ
ｎに対し発行された米国特許第４，１３３，０２７号及
び１９７９年２月２０日にＹ．Ｋｅｉｌｅｓに対し発行
された米国特許第４，１４１，０６６号に記載され且つ
特許請求されているようなバックアッププロセスコント
ローラを有するプロセス制御システムは、専用ランダム
アクセスメモリ（ＲＡＭ）と、専用読取り専用メモリ
（ＲＯＭ）とを有するバックアップコントローラを含
む。バックアップコントローラは本質的にはアイドル状
態であるか、又は何らかのバックグラウンドタスクを実
行していることができるが、プロセス制御機能に直接関
連するタスクを実行しない。一次プロセスコントローラ
の１つの故障が検出されたときには、故障したコントロ
ーラのＲＡＭに記憶されているデータをバックアップコ
ントローラのＲＡＭへ転送して、一次コントローラの動
作を実行させなければならない。このようなシステムは
１：Ｎ冗長システムである。
ｎに対し発行された米国特許第４，１３３，０２７号及
び１９７９年２月２０日にＹ．Ｋｅｉｌｅｓに対し発行
された米国特許第４，１４１，０６６号に記載され且つ
特許請求されているようなバックアッププロセスコント
ローラを有するプロセス制御システムは、専用ランダム
アクセスメモリ（ＲＡＭ）と、専用読取り専用メモリ
（ＲＯＭ）とを有するバックアップコントローラを含
む。バックアップコントローラは本質的にはアイドル状
態であるか、又は何らかのバックグラウンドタスクを実
行していることができるが、プロセス制御機能に直接関
連するタスクを実行しない。一次プロセスコントローラ
の１つの故障が検出されたときには、故障したコントロ
ーラのＲＡＭに記憶されているデータをバックアップコ
ントローラのＲＡＭへ転送して、一次コントローラの動
作を実行させなければならない。このようなシステムは
１：Ｎ冗長システムである。
【０００３】１９８９年１月２３日に出願され、本出願
の譲受人でもあるＨｏｎｅｙｗｅｌｌ Ｉｎｃ．に譲渡
されている米国特許出願第０７／２９９，５８９号に記
載のシステムのような既存のシステムは１：１冗長シス
テムを構成し、この場合、二次装置（すなわち、二次又
はバックアップコントローラ）の更新プロセスが、一次
機能に全て知らされ、ＣＰＵ又はプロセッサの性能と結
びつかない（すなわち、それに不利に働かない）ように
すると共に、更新に要する時間をできる限り短くするよ
うに、二次装置のデータベースを周期的に更新する。故
障状態が起こると、一次コントローラとシステムのその
他の部分との通信を実行できない（すなわち、故障停
止）時間が現れる。さらに、一次コントローラと二次コ
ントローラはあらかじめ規定された場所にあり、この冗
長機能を実現するために利用されるソフトウェア（すな
わち、冗長ソフトウェア）は、冗長ソフトウェアの上位
に位置する他のソフトウェア層には不明である。たとえ
ば、プラント制御ネットワークの汎用ステーションがプ
ロセス制御システムのプロセスコントローラのコントロ
ーラ（二次コントローラは問合わせ不可能であるので、
一次コントローラ）にある値を求めて問合わせしようと
した場合、故障中はコントローラは応答することができ
ず、汎用ステーションは表示装置に疑問符を出力して、
オペレータに指示する。
の譲受人でもあるＨｏｎｅｙｗｅｌｌ Ｉｎｃ．に譲渡
されている米国特許出願第０７／２９９，５８９号に記
載のシステムのような既存のシステムは１：１冗長シス
テムを構成し、この場合、二次装置（すなわち、二次又
はバックアップコントローラ）の更新プロセスが、一次
機能に全て知らされ、ＣＰＵ又はプロセッサの性能と結
びつかない（すなわち、それに不利に働かない）ように
すると共に、更新に要する時間をできる限り短くするよ
うに、二次装置のデータベースを周期的に更新する。故
障状態が起こると、一次コントローラとシステムのその
他の部分との通信を実行できない（すなわち、故障停
止）時間が現れる。さらに、一次コントローラと二次コ
ントローラはあらかじめ規定された場所にあり、この冗
長機能を実現するために利用されるソフトウェア（すな
わち、冗長ソフトウェア）は、冗長ソフトウェアの上位
に位置する他のソフトウェア層には不明である。たとえ
ば、プラント制御ネットワークの汎用ステーションがプ
ロセス制御システムのプロセスコントローラのコントロ
ーラ（二次コントローラは問合わせ不可能であるので、
一次コントローラ）にある値を求めて問合わせしようと
した場合、故障中はコントローラは応答することができ
ず、汎用ステーションは表示装置に疑問符を出力して、
オペレータに指示する。
【０００４】本発明は、１対の冗長プロセッサについて
データベース情報の同期が維持されていることを検証し
且つ保証する方法を提供する。本発明の方法はデータベ
ースの初期ローディング（すなわち、初期同期）時と、
プロセッサの通常動作中のオンライン動作時に共に利用
される。本発明の方法は冗長プロセッサを同期（すなわ
ち、ロック−ステップ）方式で動作させることを要求し
ない。
データベース情報の同期が維持されていることを検証し
且つ保証する方法を提供する。本発明の方法はデータベ
ースの初期ローディング（すなわち、初期同期）時と、
プロセッサの通常動作中のオンライン動作時に共に利用
される。本発明の方法は冗長プロセッサを同期（すなわ
ち、ロック−ステップ）方式で動作させることを要求し
ない。
【０００５】
【発明が解決しようとする課題】従って、本発明の目的
は、冗長プロセッサのデータベースを検証する方法を提
供することである。本発明の別の目的は、冗長プロセッ
サがその通常機能を実行している間に冗長プロセッサの
データベースを検証する方法を提供することである。本
発明のさらに別の目的は、冗長プロセッサが非同期方式
でその通常機能を実行している間に冗長プロセッサのデ
ータベースを検証する方法を提供することである。
は、冗長プロセッサのデータベースを検証する方法を提
供することである。本発明の別の目的は、冗長プロセッ
サがその通常機能を実行している間に冗長プロセッサの
データベースを検証する方法を提供することである。本
発明のさらに別の目的は、冗長プロセッサが非同期方式
でその通常機能を実行している間に冗長プロセッサのデ
ータベースを検証する方法を提供することである。
【０００６】
【課題を解決するための手段】本発明によれば、冗長プ
ロセッサが非同期方式でその通常機能を実行している間
に、冗長プロセッサのデータベースが全て同一のままで
あることを検証する方法が提供される。マスターコント
ローラと、少なくとも１対のスレーブ入出力プロセッサ
（ＩＯＰ）とを有するプロセス制御システムにおいて、
そのうち第１のＩＯＰは一次スレーブＩＯＰであり、対
のうち第２のＩＯＰは二次スレーブＩＯＰである。第１
のＩＯＰは第１のデータベースを有し、第２のＩＯＰは
第２のデータベースを有する。第１のＩＯＰと第２のＩ
ＯＰは、第１のクロッキングシステムと、第２のクロッ
キングシステムをそれぞれ利用して、同一のタスクを実
行する。第１のＩＯＰと第２のＩＯＰのデータベースは
同期され、マスターコントローラによる通信は、第１の
データベースを変更する通信を含めて、第１のＩＯＰに
対してのみ実行される。各ＩＯＰのデータベースが同期
状態のままであることを周期的に検証する方法は、第１
のＩＯＰへ同期検証型メッセージを送信する過程を含
む。第２のＩＯＰはその通信を傍受し、メッセージが対
応する一次スレーブＩＯＰにアドレッシングされている
ことを認めると、二次ＩＯＰはそのメッセージを受け入
れる。各ＩＯＰにより、メッセージが同期検証型である
ことを検出すると、各ＩＯＰによる動作は延期される。
各ＩＯＰは、自身のデータベースに記憶されている情報
の内容を表わすデータベース番号を発生する。マスター
コントローラは、第１のＩＯＰが発生した番号を求め
て、第１のＩＯＰへ状態要求型メッセージを発行すると
共に、第２のＩＯＰが発生した番号を求めて、第２のＩ
ＯＰへ状態要求型メッセージを発行する。マスターコン
トローラが番号を受信すると、第１のＩＯＰが発生した
番号の値を第２のＩＯＰが発生した番号の値と比較し、
それにより、番号が一致したときには、第１のデータベ
ースと、第２のデータベースに記憶されている情報が同
一であると判定する。
ロセッサが非同期方式でその通常機能を実行している間
に、冗長プロセッサのデータベースが全て同一のままで
あることを検証する方法が提供される。マスターコント
ローラと、少なくとも１対のスレーブ入出力プロセッサ
（ＩＯＰ）とを有するプロセス制御システムにおいて、
そのうち第１のＩＯＰは一次スレーブＩＯＰであり、対
のうち第２のＩＯＰは二次スレーブＩＯＰである。第１
のＩＯＰは第１のデータベースを有し、第２のＩＯＰは
第２のデータベースを有する。第１のＩＯＰと第２のＩ
ＯＰは、第１のクロッキングシステムと、第２のクロッ
キングシステムをそれぞれ利用して、同一のタスクを実
行する。第１のＩＯＰと第２のＩＯＰのデータベースは
同期され、マスターコントローラによる通信は、第１の
データベースを変更する通信を含めて、第１のＩＯＰに
対してのみ実行される。各ＩＯＰのデータベースが同期
状態のままであることを周期的に検証する方法は、第１
のＩＯＰへ同期検証型メッセージを送信する過程を含
む。第２のＩＯＰはその通信を傍受し、メッセージが対
応する一次スレーブＩＯＰにアドレッシングされている
ことを認めると、二次ＩＯＰはそのメッセージを受け入
れる。各ＩＯＰにより、メッセージが同期検証型である
ことを検出すると、各ＩＯＰによる動作は延期される。
各ＩＯＰは、自身のデータベースに記憶されている情報
の内容を表わすデータベース番号を発生する。マスター
コントローラは、第１のＩＯＰが発生した番号を求め
て、第１のＩＯＰへ状態要求型メッセージを発行すると
共に、第２のＩＯＰが発生した番号を求めて、第２のＩ
ＯＰへ状態要求型メッセージを発行する。マスターコン
トローラが番号を受信すると、第１のＩＯＰが発生した
番号の値を第２のＩＯＰが発生した番号の値と比較し、
それにより、番号が一致したときには、第１のデータベ
ースと、第２のデータベースに記憶されている情報が同
一であると判定する。
【０００７】本発明の前記の目的及びその他の目的は、
以下の説明及び添付の図面と関連させたときにさらに明
白になるであろう。図面中、同じ図中符号は同じ部分を
指す。また、図面は本出願の一部を形成している。
以下の説明及び添付の図面と関連させたときにさらに明
白になるであろう。図面中、同じ図中符号は同じ部分を
指す。また、図面は本出願の一部を形成している。
【０００８】
【実施例】本発明の方法を説明する前に、本発明を利用
できるシステム環境を理解しておくと有用であろう。図
１を参照すると、図１には、本発明を見出すことのでき
るプロセス制御システム１０のブロック線図が示されて
いる。プロセス制御システム１０はプラント制御ネット
ワーク１１を含み、そのネットワークにおいてプロセス
コントローラ２０は汎用制御ネットワーク（ＵＣＮ）１
４からネットワークインタフェースモジュール（ＮＩ
Ｍ）６０２を介してプラント制御ネットワーク１１に動
作接続している。プロセス制御システム１０の好ましい
実施例では、追加のプロセスコントローラ２０を対応す
るＵＣＮ１４と、対応するＮＩＭ６０２とを介してプラ
ント制御ネットワーク１１に動作接続することができ
る。プロセスコントローラ２０は、弁、圧力スイッチ、
圧力計、熱電対などを含む多様な現場装置（図示せず）
からプロセス制御システム１０へアナログ入力信号及び
アナログ出力信号と、デジタル入力信号及びデジタル出
力信号（それぞれ、Ａ／Ｉ，Ａ／Ｏ，Ｄ／Ｉ及びＤ／
Ｏ）とをインタフェースする。
できるシステム環境を理解しておくと有用であろう。図
１を参照すると、図１には、本発明を見出すことのでき
るプロセス制御システム１０のブロック線図が示されて
いる。プロセス制御システム１０はプラント制御ネット
ワーク１１を含み、そのネットワークにおいてプロセス
コントローラ２０は汎用制御ネットワーク（ＵＣＮ）１
４からネットワークインタフェースモジュール（ＮＩ
Ｍ）６０２を介してプラント制御ネットワーク１１に動
作接続している。プロセス制御システム１０の好ましい
実施例では、追加のプロセスコントローラ２０を対応す
るＵＣＮ１４と、対応するＮＩＭ６０２とを介してプラ
ント制御ネットワーク１１に動作接続することができ
る。プロセスコントローラ２０は、弁、圧力スイッチ、
圧力計、熱電対などを含む多様な現場装置（図示せず）
からプロセス制御システム１０へアナログ入力信号及び
アナログ出力信号と、デジタル入力信号及びデジタル出
力信号（それぞれ、Ａ／Ｉ，Ａ／Ｏ，Ｄ／Ｉ及びＤ／
Ｏ）とをインタフェースする。
【０００９】プラント制御ネットワーク１１はプラント
操作者の操作と併せて、制御対象プロセスの総合監視を
実行し、監視機能を実行するために必要な全ての情報を
得る。そこで、このネットワークは操作者との間のイン
タフェースを含む。プラント制御ネットワーク１１は、
汎用オペレータステーション（ＵＳ）１２２と、アプリ
ケーションモジュール（ＡＭ）１２４と、ヒストリーモ
ジュール（ＨＭ）１２６と、コンピユータモジュール
（ＣＭ）１２８と、必要に応じて制御すべきプロセスの
所要の制御／監視機能を実行するためのこれらのモジュ
ールの複製（及びその他の型のモジュール（図示せ
ず））とを含む複数の物理モジュールを備えている。そ
れらの物理モジュールは、各モジュールを必要に応じて
互いに通信させる局所制御ネットワーク（ＬＣＮ）１２
０にそれぞれ動作接続している。ＮＩＭ６０２はＬＣＮ
１２０とＵＣＮ１４との間のインタフェースを構成す
る。プラント制御ネットワーク１１及び物理モジュール
のさらに詳細な説明については、米国特許第４，６０
７，２５６号を参照。
操作者の操作と併せて、制御対象プロセスの総合監視を
実行し、監視機能を実行するために必要な全ての情報を
得る。そこで、このネットワークは操作者との間のイン
タフェースを含む。プラント制御ネットワーク１１は、
汎用オペレータステーション（ＵＳ）１２２と、アプリ
ケーションモジュール（ＡＭ）１２４と、ヒストリーモ
ジュール（ＨＭ）１２６と、コンピユータモジュール
（ＣＭ）１２８と、必要に応じて制御すべきプロセスの
所要の制御／監視機能を実行するためのこれらのモジュ
ールの複製（及びその他の型のモジュール（図示せ
ず））とを含む複数の物理モジュールを備えている。そ
れらの物理モジュールは、各モジュールを必要に応じて
互いに通信させる局所制御ネットワーク（ＬＣＮ）１２
０にそれぞれ動作接続している。ＮＩＭ６０２はＬＣＮ
１２０とＵＣＮ１４との間のインタフェースを構成す
る。プラント制御ネットワーク１１及び物理モジュール
のさらに詳細な説明については、米国特許第４，６０
７，２５６号を参照。
【００１０】次に、プロセスコントローラ２０のブロッ
ク線図を示す図２を説明する。プロセス制御システム１
０の好ましい実施例におけるプロセスコントローラ２０
は、コントローラＡ３０と、コントローラＢ４０とを含
み、これらのコントローラは一次コントローラ（又はマ
スターコントローラ）及び二次コントローラとして有効
に動作する。コントローラＡ３０と、コントローラＢ４
０はＵＣＮ１４に接続しているが、好ましい実施例で
は、ＵＣＮ１４は、通信の冗長性を得るために、ＵＣＮ
（Ａ）１４Ａと、ＵＣＮ（Ｂ）１４Ｂとを含む。入出力
プロセッサ（ＩＯＰ）（ここでは、入出力（Ｉ／Ｏ）モ
ジュールともいう）２１は、様々な弁、圧力スイッチ、
圧力計、熱電対などの現場装置にインタフェースしてい
る。入力と出力はアナログ入力（Ａ／Ｉ）、アナログ出
力（Ａ／Ｏ）、デジタル入力（Ｄ／Ｉ）、デジタル出力
（Ｄ／Ｏ）のいずれであっても良い。コントローラＡ３
０は、バスＡ２２を介して各Ｉ／Ｏモジュール２１とイ
ンタフェースし、コントローラＢ４０はバスＢ２３を介
して各Ｉ／Ｏモジュール２１とインタフェースする。さ
らに、同様に通信の冗長性を得るために、コントローラ
Ａ３０はバスＢ２３にも接続し、コントローラＢ４０は
バスＡ２２にも接続している。
ク線図を示す図２を説明する。プロセス制御システム１
０の好ましい実施例におけるプロセスコントローラ２０
は、コントローラＡ３０と、コントローラＢ４０とを含
み、これらのコントローラは一次コントローラ（又はマ
スターコントローラ）及び二次コントローラとして有効
に動作する。コントローラＡ３０と、コントローラＢ４
０はＵＣＮ１４に接続しているが、好ましい実施例で
は、ＵＣＮ１４は、通信の冗長性を得るために、ＵＣＮ
（Ａ）１４Ａと、ＵＣＮ（Ｂ）１４Ｂとを含む。入出力
プロセッサ（ＩＯＰ）（ここでは、入出力（Ｉ／Ｏ）モ
ジュールともいう）２１は、様々な弁、圧力スイッチ、
圧力計、熱電対などの現場装置にインタフェースしてい
る。入力と出力はアナログ入力（Ａ／Ｉ）、アナログ出
力（Ａ／Ｏ）、デジタル入力（Ｄ／Ｉ）、デジタル出力
（Ｄ／Ｏ）のいずれであっても良い。コントローラＡ３
０は、バスＡ２２を介して各Ｉ／Ｏモジュール２１とイ
ンタフェースし、コントローラＢ４０はバスＢ２３を介
して各Ｉ／Ｏモジュール２１とインタフェースする。さ
らに、同様に通信の冗長性を得るために、コントローラ
Ａ３０はバスＢ２３にも接続し、コントローラＢ４０は
バスＡ２２にも接続している。
【００１１】コントローラＡ３０とコントローラＢ４０
は、ＵＣＮ１４と、コントローラ間のリンク１３と、バ
スＡ２２及びバスＢ２３という３つの媒体を介して互い
に通信することができる。好ましい実施例のバスＡとバ
スＢは直列Ｉ／Ｏリンクである。一方のコントローラ
（コントローラＡ３０又はコントローラＢ４０）は一次
コントローラ（又はマスターコントローラ）として動作
し、他方のコントローラは二次コントローラ（コントロ
ーラＡ３０の故障が万一起こった場合には、コントロー
ラＢが実質的に始動又は初期設定の時間を要さずに制御
機能をいつでも引き継げるという点では、バックアップ
というより、予約モードの意味合いが強い）として動作
する。所定のタイミングで、一次コントローラとして指
定したコントローラは点処理を実行し、Ｉ／Ｏモジュー
ル２１と通信する。さらに、一次コントローラとして動
作するコントローラはプラント制御ネットワーク１１と
通信し、状態、履歴を報告すると共に、オペレータから
汎用オペレータステーション１２２を介して入力される
指令などの入力をプラント制御ネットワークを受信す
る。また、一次コントローラにより維持されるデータベ
ースはリンク１３を介して二次コントローラと通信す
る。先に述べた通り、一方のコントローラは二次コント
ローラとして動作するのであるが、プロセスコントロー
ラ２０にとっては二次コントローラは不要であることは
当業者には理解されるであろう。
は、ＵＣＮ１４と、コントローラ間のリンク１３と、バ
スＡ２２及びバスＢ２３という３つの媒体を介して互い
に通信することができる。好ましい実施例のバスＡとバ
スＢは直列Ｉ／Ｏリンクである。一方のコントローラ
（コントローラＡ３０又はコントローラＢ４０）は一次
コントローラ（又はマスターコントローラ）として動作
し、他方のコントローラは二次コントローラ（コントロ
ーラＡ３０の故障が万一起こった場合には、コントロー
ラＢが実質的に始動又は初期設定の時間を要さずに制御
機能をいつでも引き継げるという点では、バックアップ
というより、予約モードの意味合いが強い）として動作
する。所定のタイミングで、一次コントローラとして指
定したコントローラは点処理を実行し、Ｉ／Ｏモジュー
ル２１と通信する。さらに、一次コントローラとして動
作するコントローラはプラント制御ネットワーク１１と
通信し、状態、履歴を報告すると共に、オペレータから
汎用オペレータステーション１２２を介して入力される
指令などの入力をプラント制御ネットワークを受信す
る。また、一次コントローラにより維持されるデータベ
ースはリンク１３を介して二次コントローラと通信す
る。先に述べた通り、一方のコントローラは二次コント
ローラとして動作するのであるが、プロセスコントロー
ラ２０にとっては二次コントローラは不要であることは
当業者には理解されるであろう。
【００１２】次に、図３に関して説明する。図３は、コ
ントローラ３０，４０を示すブロック線図である。ＵＣ
Ｎ１４に接続しているモデム５０は２つの入力端子を有
し、その一方はＵＣＮ１４Ａに接続し、他方はＵＣＮ１
４Ｂに接続している。モデル５０は通信装置（ＣＯＭ
Ｍ）６０とインタフェースし、その通信装置６０は大域
バス７２を介して大域メモリ７０，Ｉ／Ｏインタフェー
ス装置８０及び制御装置９０とインタフェースする。通
信装置６０は、好ましい実施例ではトークンバスコント
ローラ（ＴＢＣ）、Ｍｏｔｏｒｏｌａ６８８２４型であ
る通信制御装置６１を含み、これは局所バス６２に接続
している。プロセッサＡ６３（実質的に通信機能を実行
する）は局所バス６２と、局所メモリＡ６４とに接続
し、局所メモリＡ６４も同様に局所バス６２に接続して
いる。プロセッサＡ６３はモデム５０及びＴＢＣ６１を
介してプラント制御ネットワーク１１と通信する。局所
メモリＡ６４は、プロセッサＡ６３及びＴＢＣ６１によ
って使用するためにプラント制御ネットワーク１１から
ダウンロードされて来るパーソナリティイメージを含む
情報を記憶する。大域メモリ７０は、プロセッサＡ６３
とプロセッサＢ９１の双方に共通する情報を記憶すると
共に、バスＡ２２及びバスＢから受信したデータを全て
記憶する。大域メモリ７０はプロセッサＡ６３と、プロ
セッサＢ９１との間のプロセッサ間通信用ビークルとし
ても作用する。制御装置９０はプロセッサＢ９１と、局
所メモリＢ９２とを含み、それらは共に局所バス９３に
接続している。プロセッサＢ９１は、現場装置に関連す
る制御機能（すなわち、制御処理）を実行する。これ
は、本質的には、点処理を実行することと、局所メモリ
Ｂ９２及び大域メモリ７０を更新することとを含む。制
御装置９０の局所バス９３にさらに結合しているトラッ
ク装置（図示せず）は、プロセスコントローラ２０の他
方のコントローラ３０，４０へのリンク１３を介するデ
ータベース転送を実現するために利用される。トラック
装置のさらに詳細な説明については、下記の特許出願を
参照のこと：
ントローラ３０，４０を示すブロック線図である。ＵＣ
Ｎ１４に接続しているモデム５０は２つの入力端子を有
し、その一方はＵＣＮ１４Ａに接続し、他方はＵＣＮ１
４Ｂに接続している。モデル５０は通信装置（ＣＯＭ
Ｍ）６０とインタフェースし、その通信装置６０は大域
バス７２を介して大域メモリ７０，Ｉ／Ｏインタフェー
ス装置８０及び制御装置９０とインタフェースする。通
信装置６０は、好ましい実施例ではトークンバスコント
ローラ（ＴＢＣ）、Ｍｏｔｏｒｏｌａ６８８２４型であ
る通信制御装置６１を含み、これは局所バス６２に接続
している。プロセッサＡ６３（実質的に通信機能を実行
する）は局所バス６２と、局所メモリＡ６４とに接続
し、局所メモリＡ６４も同様に局所バス６２に接続して
いる。プロセッサＡ６３はモデム５０及びＴＢＣ６１を
介してプラント制御ネットワーク１１と通信する。局所
メモリＡ６４は、プロセッサＡ６３及びＴＢＣ６１によ
って使用するためにプラント制御ネットワーク１１から
ダウンロードされて来るパーソナリティイメージを含む
情報を記憶する。大域メモリ７０は、プロセッサＡ６３
とプロセッサＢ９１の双方に共通する情報を記憶すると
共に、バスＡ２２及びバスＢから受信したデータを全て
記憶する。大域メモリ７０はプロセッサＡ６３と、プロ
セッサＢ９１との間のプロセッサ間通信用ビークルとし
ても作用する。制御装置９０はプロセッサＢ９１と、局
所メモリＢ９２とを含み、それらは共に局所バス９３に
接続している。プロセッサＢ９１は、現場装置に関連す
る制御機能（すなわち、制御処理）を実行する。これ
は、本質的には、点処理を実行することと、局所メモリ
Ｂ９２及び大域メモリ７０を更新することとを含む。制
御装置９０の局所バス９３にさらに結合しているトラッ
ク装置（図示せず）は、プロセスコントローラ２０の他
方のコントローラ３０，４０へのリンク１３を介するデ
ータベース転送を実現するために利用される。トラック
装置のさらに詳細な説明については、下記の特許出願を
参照のこと：
【００１３】（ａ）米国特許出願第０７／２９９，８５
７号：名称「ＡＰＰＡＲＡＴＵＳＦＯＲ ＴＲＡＣＫＩ
ＮＧ ＰＲＥＤＥＴＥＲＭＩＮＥＤ ＤＡＴＡ ＦＯＲ
ＵＰＤＡＴＩＮＧ Ａ ＳＥＣＯＮＤＡＲＹ ＤＡＴＡ
ＢＡＳＥ」，発明者Ｐ．Ｇｅｒｈａｒｔ，出願日１９
８９年１月２３日，（ｂ）米国特許出願第０７／２９
９，８５９号：名称「ＭＥＴＨＯＤ ＦＯＲＣＯＮＴＲ
ＯＬ ＤＡＴＡ ＢＡＳＥ ＵＰＤＡＴＩＮＧ ＯＦ
Ａ ＲＥＤＵＮＤＡＮＴ ＰＲＯＣＥＳＳＯＲ ＩＮ
Ａ ＰＲＯＣＥＳＳ ＣＯＮＴＲＯＬ ＳＹＳＴＥ
Ｍ」，発明者Ｐ．ＭｃＬａｕｇｈｌｉｎ他、出願日１９
８９年１月２３日。上記の特許出願は本出願の譲受人で
もあるＨｏｎｅｙｗｅｌｌ Ｉｎｃ．に譲渡されてい
る。Ｉ／Ｏインタフェース装置８０は送受信装置を含む
が、この装置はＵＡＲＴ（汎用非同期送受信器）８１で
ある。ＵＡＲＴ８１はドライバ８２，８３を介してバス
Ａ２２と、バスＢ２３とにそれぞれ結合している。
７号：名称「ＡＰＰＡＲＡＴＵＳＦＯＲ ＴＲＡＣＫＩ
ＮＧ ＰＲＥＤＥＴＥＲＭＩＮＥＤ ＤＡＴＡ ＦＯＲ
ＵＰＤＡＴＩＮＧ Ａ ＳＥＣＯＮＤＡＲＹ ＤＡＴＡ
ＢＡＳＥ」，発明者Ｐ．Ｇｅｒｈａｒｔ，出願日１９
８９年１月２３日，（ｂ）米国特許出願第０７／２９
９，８５９号：名称「ＭＥＴＨＯＤ ＦＯＲＣＯＮＴＲ
ＯＬ ＤＡＴＡ ＢＡＳＥ ＵＰＤＡＴＩＮＧ ＯＦ
Ａ ＲＥＤＵＮＤＡＮＴ ＰＲＯＣＥＳＳＯＲ ＩＮ
Ａ ＰＲＯＣＥＳＳ ＣＯＮＴＲＯＬ ＳＹＳＴＥ
Ｍ」，発明者Ｐ．ＭｃＬａｕｇｈｌｉｎ他、出願日１９
８９年１月２３日。上記の特許出願は本出願の譲受人で
もあるＨｏｎｅｙｗｅｌｌ Ｉｎｃ．に譲渡されてい
る。Ｉ／Ｏインタフェース装置８０は送受信装置を含む
が、この装置はＵＡＲＴ（汎用非同期送受信器）８１で
ある。ＵＡＲＴ８１はドライバ８２，８３を介してバス
Ａ２２と、バスＢ２３とにそれぞれ結合している。
【００１４】プロセッサＢ９１は様々な現場装置から大
域メモリ７０を介してデータを受信し、必要な点処理と
制御機能を実行し、次に、局所メモリＢ９２と、大域メ
モリ７０とを必要に応じて更新する。通信装置６０は、
制御装置９０から大域メモリ７０を介して送信される指
令に応答して、Ｉ／Ｏモジュール２１と大域メモリ７０
との間で、Ｉ／Ｏインタフェース装置８０を介して、デ
ータを入出力することにより、制御装置９０からＩ／Ｏ
モジュール管理の負担を取り除く。このようにして、装
着された規定の現場装置についてプロセスコントローラ
２０内部の制御装置９０により制御処理を実行し、通信
装置６０によりＵＡＲＴ８１を介して通信（すなわち、
Ｉ／Ｏ制御）を処理する。
域メモリ７０を介してデータを受信し、必要な点処理と
制御機能を実行し、次に、局所メモリＢ９２と、大域メ
モリ７０とを必要に応じて更新する。通信装置６０は、
制御装置９０から大域メモリ７０を介して送信される指
令に応答して、Ｉ／Ｏモジュール２１と大域メモリ７０
との間で、Ｉ／Ｏインタフェース装置８０を介して、デ
ータを入出力することにより、制御装置９０からＩ／Ｏ
モジュール管理の負担を取り除く。このようにして、装
着された規定の現場装置についてプロセスコントローラ
２０内部の制御装置９０により制御処理を実行し、通信
装置６０によりＵＡＲＴ８１を介して通信（すなわち、
Ｉ／Ｏ制御）を処理する。
【００１５】図４を参照すると、図４には、Ｉ／Ｏモジ
ュールのブロック線図が示されている。トランシーバ
（防ジャバ回路）２０１はバスＡ２２及びバスＢ２３と
インタフェースする。トランシーバ２０１はマイクロコ
ントローラ（μ−コントローラ）２０２ともインタフェ
ースするが、このマイクロコントローラは、好ましい実
施例ではＩｎｔｅｌ８０Ｃ３１型のコントローラであ
る。マイクロコントローラは局所バス２０３に結合して
おり、同様に局所バス２０３に結合するＥＰＲＯＭ２０
４と、ＲＡＭ２０５とを含む。ＲＡＭ２０５は、Ｉ／Ｏ
モジュール２１のデータベースを形成する情報を記憶し
ている。ＥＰＲＯＭ２０４は、マイクロコントローラ２
０２が利用するプログラム情報を記憶している。局所バ
ス２０３にさらに付随している入力バッファ２０６は、
Ｉ／Ｏリンク（バスＡ２２，バスＢ２３）からＩ／Ｏリ
ンクアドレス情報を受信する。出力バッファ（ＢＵＦＦ
ＥＲＯＵＴ）２０８も局所バス２０３に接続している。
特定用途回路２０９も局所バス２０３に接続しており、
局所バス２０３を介して入力バッファ２０６及び出力バ
ッファ２０８、並びにマイクロコントローラ２０２とイ
ンタフェースする。特定用途回路２０９は、Ｉ／Ｏモジ
ュールが結合すべき現場装置に応じて、Ｉ／Ｏモジュー
ルごとに異なる。現場装置がデジタル入力を要求する種
類のものであれば、特定用途回路２０９は、そのデジタ
ル入力をＩ／Ｏモジュールの他の部分とインタフェース
する規定のフォーマットに整えるための論理を含む。同
様、現場装置がアナログ入力を要求するような装置であ
る場合には、特定用途回路は、アナログ入力信号を同じ
ように規定のフォーマットと矛盾しないフォーマットに
（Ａ／Ｄ変換器を介して）変換する論理を含む。このた
め、Ｉ／Ｏモジュールを特定型Ｉ／Ｏモジュールとい
う。マイクロコントローラ２０２は特定用途回路２０９
に関するＩ／Ｏ処理（又は前処理）を実行する。前処理
は型（すなわち、Ａ／Ｉ，Ａ／Ｏ等々）によってＩ／Ｏ
モジュール２１ごとに異なるが、本質的には、前処理
は、特定用途回路からの信号をコントローラ３０，４０
に適合するフォーマットに変換することと、コントロー
ラ３０，４０からの信号をＩ／Ｏモジュール２１に適合
するフォーマットにすることからなる。実行される前処
理の中には、ゼロドリフト、線形化（熱電対の線形
化）、ハードウェア修正、補償（利得補償及びゼロ補
償）、基準接合補償、校正修正、変換、警報（限界）の
検査、所定のスケール（すなわち、工業単位、正規化単
位、スケール百分率など）を有する所定のフォーマット
による信号の発生などがある。好ましい実施例では、高
レベルアナログ入力、低レベルアナログ入力、アナログ
出力、デジタル入力、デジタル出力、スマート送信器イ
ンタフェース及びパルス入力カウンタの７種類の特定用
途回路が設けられている。
ュールのブロック線図が示されている。トランシーバ
（防ジャバ回路）２０１はバスＡ２２及びバスＢ２３と
インタフェースする。トランシーバ２０１はマイクロコ
ントローラ（μ−コントローラ）２０２ともインタフェ
ースするが、このマイクロコントローラは、好ましい実
施例ではＩｎｔｅｌ８０Ｃ３１型のコントローラであ
る。マイクロコントローラは局所バス２０３に結合して
おり、同様に局所バス２０３に結合するＥＰＲＯＭ２０
４と、ＲＡＭ２０５とを含む。ＲＡＭ２０５は、Ｉ／Ｏ
モジュール２１のデータベースを形成する情報を記憶し
ている。ＥＰＲＯＭ２０４は、マイクロコントローラ２
０２が利用するプログラム情報を記憶している。局所バ
ス２０３にさらに付随している入力バッファ２０６は、
Ｉ／Ｏリンク（バスＡ２２，バスＢ２３）からＩ／Ｏリ
ンクアドレス情報を受信する。出力バッファ（ＢＵＦＦ
ＥＲＯＵＴ）２０８も局所バス２０３に接続している。
特定用途回路２０９も局所バス２０３に接続しており、
局所バス２０３を介して入力バッファ２０６及び出力バ
ッファ２０８、並びにマイクロコントローラ２０２とイ
ンタフェースする。特定用途回路２０９は、Ｉ／Ｏモジ
ュールが結合すべき現場装置に応じて、Ｉ／Ｏモジュー
ルごとに異なる。現場装置がデジタル入力を要求する種
類のものであれば、特定用途回路２０９は、そのデジタ
ル入力をＩ／Ｏモジュールの他の部分とインタフェース
する規定のフォーマットに整えるための論理を含む。同
様、現場装置がアナログ入力を要求するような装置であ
る場合には、特定用途回路は、アナログ入力信号を同じ
ように規定のフォーマットと矛盾しないフォーマットに
（Ａ／Ｄ変換器を介して）変換する論理を含む。このた
め、Ｉ／Ｏモジュールを特定型Ｉ／Ｏモジュールとい
う。マイクロコントローラ２０２は特定用途回路２０９
に関するＩ／Ｏ処理（又は前処理）を実行する。前処理
は型（すなわち、Ａ／Ｉ，Ａ／Ｏ等々）によってＩ／Ｏ
モジュール２１ごとに異なるが、本質的には、前処理
は、特定用途回路からの信号をコントローラ３０，４０
に適合するフォーマットに変換することと、コントロー
ラ３０，４０からの信号をＩ／Ｏモジュール２１に適合
するフォーマットにすることからなる。実行される前処
理の中には、ゼロドリフト、線形化（熱電対の線形
化）、ハードウェア修正、補償（利得補償及びゼロ補
償）、基準接合補償、校正修正、変換、警報（限界）の
検査、所定のスケール（すなわち、工業単位、正規化単
位、スケール百分率など）を有する所定のフォーマット
による信号の発生などがある。好ましい実施例では、高
レベルアナログ入力、低レベルアナログ入力、アナログ
出力、デジタル入力、デジタル出力、スマート送信器イ
ンタフェース及びパルス入力カウンタの７種類の特定用
途回路が設けられている。
【００１６】次に、図５に関して説明する。図５は、プ
ロセスコントローラ２０内部でＩ／Ｏモジュール２１の
冗長方式を実現するために利用される現場端末アセンブ
リ（ＦＴＡ）２５１の機能ブロック線図である。前述の
ように、プロセスコントローラ２０はＩ／Ｏリンクであ
るバスＡ２２及びバスＢ２３に接続するコントローラＡ
３０と、コントローラＢ４０とを含む。バス２２，２３
にはＩ／Ｏモジュール２１（ここでは、入出力プロセッ
サ（ＩＯＰ）ともいう）も接続している。プロセスコン
トローラ２０の好ましい実施例で利用するようなＩＯＰ
の冗長方式においては、図５にＡＯ（Ａ）２１−Ａ及び
ＡＯ（Ｂ）２１−Ｂとして示す通り、アナログ出力型の
Ｉ／Ｏモジュール２１を複製している。（他のＩ／Ｏモ
ジュールも先に述べたようにバス２２，２３に接続して
いるのであるが、図を簡明にするため、ここには図示さ
れていない。）各ＩＯＰは前述のようにプロセッサ２０
２−Ａ，２０２−Ｂを含む。ＩＯＰ ＡＯ（Ａ）とＩＯ
Ｐ ＡＯ（Ｂ）は共に現場端末アセンブリ（ＦＴＡ）２
５１を介して弁、熱電対などの現場装置（Ｄ）２５０に
接続している。ＩＯＰ ＡＯ（Ａ）２１−Ａ及びＩＯＰ
ＡＯ（Ｂ）２１−Ｂは、共に、同一のタスクを実行
し、同一の情報（いずれのＩＯＰにも誤りがないと仮定
した場合）をＦＴＡ２５１へ出力している。ただし、以
下に説明するように、現場装置２５０に実際に結合され
るのは一方のＩＯＰの出力のみである。
ロセスコントローラ２０内部でＩ／Ｏモジュール２１の
冗長方式を実現するために利用される現場端末アセンブ
リ（ＦＴＡ）２５１の機能ブロック線図である。前述の
ように、プロセスコントローラ２０はＩ／Ｏリンクであ
るバスＡ２２及びバスＢ２３に接続するコントローラＡ
３０と、コントローラＢ４０とを含む。バス２２，２３
にはＩ／Ｏモジュール２１（ここでは、入出力プロセッ
サ（ＩＯＰ）ともいう）も接続している。プロセスコン
トローラ２０の好ましい実施例で利用するようなＩＯＰ
の冗長方式においては、図５にＡＯ（Ａ）２１−Ａ及び
ＡＯ（Ｂ）２１−Ｂとして示す通り、アナログ出力型の
Ｉ／Ｏモジュール２１を複製している。（他のＩ／Ｏモ
ジュールも先に述べたようにバス２２，２３に接続して
いるのであるが、図を簡明にするため、ここには図示さ
れていない。）各ＩＯＰは前述のようにプロセッサ２０
２−Ａ，２０２−Ｂを含む。ＩＯＰ ＡＯ（Ａ）とＩＯ
Ｐ ＡＯ（Ｂ）は共に現場端末アセンブリ（ＦＴＡ）２
５１を介して弁、熱電対などの現場装置（Ｄ）２５０に
接続している。ＩＯＰ ＡＯ（Ａ）２１−Ａ及びＩＯＰ
ＡＯ（Ｂ）２１−Ｂは、共に、同一のタスクを実行
し、同一の情報（いずれのＩＯＰにも誤りがないと仮定
した場合）をＦＴＡ２５１へ出力している。ただし、以
下に説明するように、現場装置２５０に実際に結合され
るのは一方のＩＯＰの出力のみである。
【００１７】一方のＩＯＰを主ＩＯＰ又は一次ＩＯＰと
して指定し、他方をバックアップＩＯＰ又は冗長ＩＯＰ
として指定する。ここでは、ＩＯＰ ＡＯ（Ａ）２１−
Ａが現場装置２５０とインタフェースする主ＩＯＰであ
り、ＩＯＰ ＡＯ（Ｂ）２１−Ｂは冗長ＩＯＰである。
２つのＩＯＰは対応する電流源２１１−Ａ，２１１−Ｂ
から同一の情報を出力している。出力情報は対応するダ
イオード２１２−Ａ，２１２−Ｂを介して共通接続点２
５２（カストマスクリューと呼ばれることもある端子）
に結合する。ＡＯ（Ａ）２１−Ａの電流源２１１−Ａと
ダイオード２１２−Ａとの間の共通接続点はリレー２５
３の第１の接点２５６に結合し、ＡＯ（Ｂ）２１−Ｂの
電流源２１１−Ｂとダイオード２１２−Ｂとの間の共通
接続点はリレー２５３の第２の接点２５７に結合してい
る。リレー２５３のアーム２５８は接地点に接続してお
り、また、通常は、リレー２５３の第２の接点に結合し
ている（すなわち、コイル２５４には電流が流れない）
ので、ＡＯ（Ｂ）２１−Ｂの第２の電流源２１１−Ｂの
出力は接地点に短絡することになる。このように、ＡＯ
（Ａ）２１−Ａからの出力情報のみを現場装置２５０に
結合する。ＡＯ（Ａ）２１−Ａが故障した場合には、Ａ
Ｏ（Ａ）２１−Ａの出力を接地点に短絡し且つ冗長ＩＯ
Ｐ ＡＯ（Ｂ）２１−Ｂの出力を直ちにカストマスクリ
ュー２５２に結合し、ひいては現場装置２５０に結合す
るように、リレー２５３が切換わる。リレー２５３の切
換えは、リレー２５３のコイル２５４を動作させること
により開始される。
して指定し、他方をバックアップＩＯＰ又は冗長ＩＯＰ
として指定する。ここでは、ＩＯＰ ＡＯ（Ａ）２１−
Ａが現場装置２５０とインタフェースする主ＩＯＰであ
り、ＩＯＰ ＡＯ（Ｂ）２１−Ｂは冗長ＩＯＰである。
２つのＩＯＰは対応する電流源２１１−Ａ，２１１−Ｂ
から同一の情報を出力している。出力情報は対応するダ
イオード２１２−Ａ，２１２−Ｂを介して共通接続点２
５２（カストマスクリューと呼ばれることもある端子）
に結合する。ＡＯ（Ａ）２１−Ａの電流源２１１−Ａと
ダイオード２１２−Ａとの間の共通接続点はリレー２５
３の第１の接点２５６に結合し、ＡＯ（Ｂ）２１−Ｂの
電流源２１１−Ｂとダイオード２１２−Ｂとの間の共通
接続点はリレー２５３の第２の接点２５７に結合してい
る。リレー２５３のアーム２５８は接地点に接続してお
り、また、通常は、リレー２５３の第２の接点に結合し
ている（すなわち、コイル２５４には電流が流れない）
ので、ＡＯ（Ｂ）２１−Ｂの第２の電流源２１１−Ｂの
出力は接地点に短絡することになる。このように、ＡＯ
（Ａ）２１−Ａからの出力情報のみを現場装置２５０に
結合する。ＡＯ（Ａ）２１−Ａが故障した場合には、Ａ
Ｏ（Ａ）２１−Ａの出力を接地点に短絡し且つ冗長ＩＯ
Ｐ ＡＯ（Ｂ）２１−Ｂの出力を直ちにカストマスクリ
ュー２５２に結合し、ひいては現場装置２５０に結合す
るように、リレー２５３が切換わる。リレー２５３の切
換えは、リレー２５３のコイル２５４を動作させること
により開始される。
【００１８】リレーコイル２５４の一方の端子はＡＯ
（Ａ）２１−Ａに接続し、リレーコイル２５４の他方の
端子はＡＯ（Ｂ）２１−Ｂに接続している。通常、リレ
ーは、ＩＯＰ（Ａ）が現場装置２５０と通信しており、
ＩＯＰ（Ｂ）はバックアップモードにある（すなわち、
ＩＯＰ（Ｂ）の出力はリレー２５３により接地点に短絡
される）ように接続している（コイル２５４には電流が
流れていない）。コントローラ３０が誤りを検出する
と、コントローラＡ３０（又はコントローラが一次コン
トローラとして機能している場合にはコントローラＢ４
０）はリレー２５３を切換えるための指令をＩＯＰへ送
信し始める。（ＩＯＰ（Ａ）とＩＯＰ（Ｂ）という２つ
のＩＯＰは、誤りを検出した場合、同じように切換えに
影響を与えることができる。）
（Ａ）２１−Ａに接続し、リレーコイル２５４の他方の
端子はＡＯ（Ｂ）２１−Ｂに接続している。通常、リレ
ーは、ＩＯＰ（Ａ）が現場装置２５０と通信しており、
ＩＯＰ（Ｂ）はバックアップモードにある（すなわち、
ＩＯＰ（Ｂ）の出力はリレー２５３により接地点に短絡
される）ように接続している（コイル２５４には電流が
流れていない）。コントローラ３０が誤りを検出する
と、コントローラＡ３０（又はコントローラが一次コン
トローラとして機能している場合にはコントローラＢ４
０）はリレー２５３を切換えるための指令をＩＯＰへ送
信し始める。（ＩＯＰ（Ａ）とＩＯＰ（Ｂ）という２つ
のＩＯＰは、誤りを検出した場合、同じように切換えに
影響を与えることができる。）
【００１９】次に、ＩＯＰの冗長性について説明する。
図６を参照すると、図６には、１例として、コントロー
ラの冗長構成を省略し、ＩＯＰと、バックアップＩＯＰ
とを含む図２のプロセスコントローラ２０の簡略ブロッ
ク線図が示されている。好ましい実施例では、ＩＯＰを
４０個まで設けることができ、冗長構成又は非冗長構成
に含めることが可能なＩＯＰの型の組み合わせは任意で
ある。先の説明から当業者には明白であろうが、コント
ローラ３０はマスタープロセッサとして動作し、ＩＯＰ
モジュール２１−Ａは一次スレーブプロセッサとして動
作し、ＩＯＰモジュール２１−Ｂはバックアップ（すな
わち、二次又は冗長）スレーブプロセッサとして動作す
る。
図６を参照すると、図６には、１例として、コントロー
ラの冗長構成を省略し、ＩＯＰと、バックアップＩＯＰ
とを含む図２のプロセスコントローラ２０の簡略ブロッ
ク線図が示されている。好ましい実施例では、ＩＯＰを
４０個まで設けることができ、冗長構成又は非冗長構成
に含めることが可能なＩＯＰの型の組み合わせは任意で
ある。先の説明から当業者には明白であろうが、コント
ローラ３０はマスタープロセッサとして動作し、ＩＯＰ
モジュール２１−Ａは一次スレーブプロセッサとして動
作し、ＩＯＰモジュール２１−Ｂはバックアップ（すな
わち、二次又は冗長）スレーブプロセッサとして動作す
る。
【００２０】この例に限って、プロセスコントローラ２
０が一次コントローラとして動作するコントローラ３０
と、プロセス制御システムの構成規則に従ってモジュー
ル１として構成された入出力モジュール２１−Ａ（アナ
ログ出力モジュール）とを有するものと仮定する。ＩＯ
Ｐ Ａ２１−Ａは常に設けられている（Ａ／Ｏ ＩＯＰ
に関する要件を想定する）が、ＩＯＰ Ｂ２１−Ｂはオ
プションである（当初、ＩＯＰ Ｂは構成されないと仮
定する。そのため、図６には、ＩＯＰ Ｂは破線で示さ
れている。）。便宜上、ＩＯＰ（Ａ）はファイルアドレ
ス３，カードアドレス８に位置しているものとする。シ
ステムの好ましい実施例では、キャビネットを複数のフ
ァイル（行）と、カードスロットとに分割する。従っ
て、この例では、ＩＯＰ（Ａ）２１−Ａとして指示され
るＡ／Ｏ ＩＯＰの「プリント回路板カード」は行３，
カードスロット８に差し込まれることになる。ＩＯＰ
（Ａ）には１つの論理アドレスが与えられており、この
例では論理アドレス数１を割り当てられているものと仮
定する。コントローラ３０のデータベースは、ＢＵＳ−
Ａ２２に接続するＩＯＰに関するデータ、論理アドレス
１、ファイル３、カード８のＩＯＰ（Ａ）の物理アドレ
スを含み、当初は非冗長である。（表１の状態１を参
照。）コントローラ３０は構成された論理アドレスを介
して一次スレーブＩＯＰと通信する。プロセス制御シス
テム１０は、コントローラ３０及びＩＯＰ（Ａ）２１−
Ａを含めて、プロセスコントローラ２０と共にパワーア
ップされ且つ初期設定されて、通常通りに動作する。Ｉ
ＯＰ（Ａ）２１−ＡはＦＴＡ２５１の「Ａ」接続点に接
続する。
０が一次コントローラとして動作するコントローラ３０
と、プロセス制御システムの構成規則に従ってモジュー
ル１として構成された入出力モジュール２１−Ａ（アナ
ログ出力モジュール）とを有するものと仮定する。ＩＯ
Ｐ Ａ２１−Ａは常に設けられている（Ａ／Ｏ ＩＯＰ
に関する要件を想定する）が、ＩＯＰ Ｂ２１−Ｂはオ
プションである（当初、ＩＯＰ Ｂは構成されないと仮
定する。そのため、図６には、ＩＯＰ Ｂは破線で示さ
れている。）。便宜上、ＩＯＰ（Ａ）はファイルアドレ
ス３，カードアドレス８に位置しているものとする。シ
ステムの好ましい実施例では、キャビネットを複数のフ
ァイル（行）と、カードスロットとに分割する。従っ
て、この例では、ＩＯＰ（Ａ）２１−Ａとして指示され
るＡ／Ｏ ＩＯＰの「プリント回路板カード」は行３，
カードスロット８に差し込まれることになる。ＩＯＰ
（Ａ）には１つの論理アドレスが与えられており、この
例では論理アドレス数１を割り当てられているものと仮
定する。コントローラ３０のデータベースは、ＢＵＳ−
Ａ２２に接続するＩＯＰに関するデータ、論理アドレス
１、ファイル３、カード８のＩＯＰ（Ａ）の物理アドレ
スを含み、当初は非冗長である。（表１の状態１を参
照。）コントローラ３０は構成された論理アドレスを介
して一次スレーブＩＯＰと通信する。プロセス制御シス
テム１０は、コントローラ３０及びＩＯＰ（Ａ）２１−
Ａを含めて、プロセスコントローラ２０と共にパワーア
ップされ且つ初期設定されて、通常通りに動作する。Ｉ
ＯＰ（Ａ）２１−ＡはＦＴＡ２５１の「Ａ」接続点に接
続する。
【００２１】
【００２２】システム１０の動作中、後の時点でバック
アップスレーブＩＯＰ２１−Ｂを追加することができ
る。ＩＯＰ（Ａ）２１−Ａは通常通り動作し続け、ＩＯ
Ｐ（Ｂ）２１−Ｂはファイル（キャビネット，行・・
・）中のいずれかの予備の場所に構成される。ＩＯＰ
（Ｂ）はＦＴＡ２５１の「Ｂ］端子に接続し、システム
の構成規則に従って、場所情報と、ＩＯＰ（Ｂ）がモジ
ュール１（すなわち、論理アドレス１を有するモジュー
ル）に対するバックアップであるという事実を含む情報
を（プラント制御ネットワーク１１の汎用ステーション
ＵＳ１２２から）出力する。その情報はシステム１０の
通常動作中にコントローラ３０へ伝送され、コントロー
ラのデータベースは更新される（表１の状態２を参照。
ＩＯＰ（Ｂ）２１−Ｂはファイル４，カードスロット１
０に位置しているものと仮定する）。そのような情報を
オペレータ入力端末から手動操作で入力する方法が数多
くあることは当業者には明白であろうし、本発明のシス
テムの冗長方式を理解する上でそれらの方法を詳細に論
じる必要はないので、ここではその説明を省く。
アップスレーブＩＯＰ２１−Ｂを追加することができ
る。ＩＯＰ（Ａ）２１−Ａは通常通り動作し続け、ＩＯ
Ｐ（Ｂ）２１−Ｂはファイル（キャビネット，行・・
・）中のいずれかの予備の場所に構成される。ＩＯＰ
（Ｂ）はＦＴＡ２５１の「Ｂ］端子に接続し、システム
の構成規則に従って、場所情報と、ＩＯＰ（Ｂ）がモジ
ュール１（すなわち、論理アドレス１を有するモジュー
ル）に対するバックアップであるという事実を含む情報
を（プラント制御ネットワーク１１の汎用ステーション
ＵＳ１２２から）出力する。その情報はシステム１０の
通常動作中にコントローラ３０へ伝送され、コントロー
ラのデータベースは更新される（表１の状態２を参照。
ＩＯＰ（Ｂ）２１−Ｂはファイル４，カードスロット１
０に位置しているものと仮定する）。そのような情報を
オペレータ入力端末から手動操作で入力する方法が数多
くあることは当業者には明白であろうし、本発明のシス
テムの冗長方式を理解する上でそれらの方法を詳細に論
じる必要はないので、ここではその説明を省く。
【００２３】そこで、コントローラ３０は本発明の方法
に従ってＩＯＰ（Ｂ）２１−Ｂを同期させるように動作
する。同期は、ＩＯＰ（Ａ）２１−ＡとＩＯＰ（Ｂ）２
１−Ｂの双方に同一のデータベースをもたせるプロセス
である。コントローラ３０がＩＯＰ（Ａ）のデータベー
スの情報を要求すると、ＩＯＰ（Ｂ）２１−ＢはＩＯＰ
（Ａ）２１−Ａからコントローラ３０へのデータの伝送
を傍受し、そのデータベースメモリに情報を記憶するこ
とにより、ＩＯＰ（Ｂ）２１−Ｂのデータベースを同一
にさせる。その後、ＩＯＰ（Ｂ）は実行を開始させる指
令を受信する。ＩＯＰ（Ｂ）はＩＯＰ（Ａ）と同一の動
作を実行し、同一の情報をほぼ同時にＦＴＡ２５１へ出
力する（ただし、各ＩＯＰはそれぞれ独自のクロックを
使用して動作している）。ＩＯＰ（Ｂ）２１−Ｂが専用
バックアップであることは認められるであろう。しかし
ながら、前述のように、ＦＴＡ２５１の動作はＩＯＰ
（Ａ）か、ＩＯＰ（Ｂ）の一方のみを現場装置２５０に
到達させる。ＩＯＰ（Ｂ）が同期すると、表１の状態３
に示すように、コントローラのデータベースは更新され
る。
に従ってＩＯＰ（Ｂ）２１−Ｂを同期させるように動作
する。同期は、ＩＯＰ（Ａ）２１−ＡとＩＯＰ（Ｂ）２
１−Ｂの双方に同一のデータベースをもたせるプロセス
である。コントローラ３０がＩＯＰ（Ａ）のデータベー
スの情報を要求すると、ＩＯＰ（Ｂ）２１−ＢはＩＯＰ
（Ａ）２１−Ａからコントローラ３０へのデータの伝送
を傍受し、そのデータベースメモリに情報を記憶するこ
とにより、ＩＯＰ（Ｂ）２１−Ｂのデータベースを同一
にさせる。その後、ＩＯＰ（Ｂ）は実行を開始させる指
令を受信する。ＩＯＰ（Ｂ）はＩＯＰ（Ａ）と同一の動
作を実行し、同一の情報をほぼ同時にＦＴＡ２５１へ出
力する（ただし、各ＩＯＰはそれぞれ独自のクロックを
使用して動作している）。ＩＯＰ（Ｂ）２１−Ｂが専用
バックアップであることは認められるであろう。しかし
ながら、前述のように、ＦＴＡ２５１の動作はＩＯＰ
（Ａ）か、ＩＯＰ（Ｂ）の一方のみを現場装置２５０に
到達させる。ＩＯＰ（Ｂ）が同期すると、表１の状態３
に示すように、コントローラのデータベースは更新され
る。
【００２４】図７を参照すると、図７には、コントロー
ラと、一次ＩＯＰ及び二次ＩＯＰとの通信方式の流れ図
が示されている。通常動作中、コントローラ３０からＩ
ＯＰ（Ａ）２１−Ａへの転送（すなわち、書込み）は全
てＩＯＰ（Ｂ）によっても受信される。この実施例で
は、ＩＯＰ（Ａ）とＩＯＰ（Ｂ）は共に論理アドレス１
を有し、コントローラ３０は論理アドレスにより一次Ｉ
ＯＰと通信するので、ＩＯＰ（Ｂ）はその通信を傍受す
ることができる。コントローラはその主要処理を実行
し、一次ＩＯＰはその主要処理を実行し、二次ＩＯＰは
一次ＩＯＰの処理と同一であるその主要処理を実行して
いるが、各ＩＯＰは独自のクロックに基づいて動作して
いる（これは、二次ＩＯＰの初期設定が既に完了し、同
期していると仮定した上のことである）ので、二次ＩＯ
Ｐの動作は先行又は遅延する。いずれかの時点で、コン
トローラは論理アドレス１を有するＩＯＰへメッセージ
を送信する。一次ＩＯＰ２１−Ａと二次ＩＯＰ２１−Ｂ
は共にそのメッセージを受信する。その後、コントロー
ラはその主要処理を実行し続ける。これに対し、一次Ｉ
ＯＰはその主要処理を中断して、受信したメッセージを
受け入れる（ブロック９００）。論理アドレス１へアド
レッシングされたメッセージを受信し（ブロック９０
１）、そのメッセージを復号する（ブロック９０２）。
検出したのが読取りメッセージであれば、その後、一次
データベースで要求されたデータを読取り、続いてコン
トローラへ伝送するのに備えて、メッセージを読取りバ
ッファに記憶する（ブロック９０３）。復号したのが書
込みメッセージである場合には、メッセージを書込みバ
ッファに記憶し（ブロック９０４）、メッセージ番号を
割当てる（ブロック９０５）。次に、一次ＩＯＰは割当
てられたメッセージ番号と共に肯定応答メッセージをコ
ントローラへ送信する（ブロック９０６）。肯定応答メ
ッセージはメッセージを受信したことをコントローラに
指示し、メッセージ番号は、その後にコントローラによ
り特定のメッセージ要求に関して実行される問合わせを
その番号によって行うことができるためのものである。
そのため割当てられたメッセージ番号をコントローラに
指示する。（この明細書の説明中、コントローラからの
書込み要求はデータベースの何らかの変更を意味してい
る。）この後、特定のメッセージ番号を有するメッセー
ジの状態に関してコントローラが問合わせを実行する
と、メッセージ番号と共に進行中の状態が戻されてく
る。要求されたアクションが完了すると、これは、通
常、一次ＩＯＰの主要処理中に起こると考えられるが、
状態は完了状態に更新されるので、コントローラが状態
を要求したときには、完了状態が指示される。この実施
例では、完了状態には問題なし、警告及び障害ありとい
う３つの一意の等級がある。この特定の状況の下では、
障害ありは、何らかの誤り（たとえば、接続点が活動し
ていないなど）によってアクションが起こらなかったこ
とを表わし、警告はアクションは起こったが、データが
変更された（たとえば、弁を１０２％開放する要求が一
次ＩＯＰにより弁を１００％だけ開放するという内容に
変更された）ことを表わす。
ラと、一次ＩＯＰ及び二次ＩＯＰとの通信方式の流れ図
が示されている。通常動作中、コントローラ３０からＩ
ＯＰ（Ａ）２１−Ａへの転送（すなわち、書込み）は全
てＩＯＰ（Ｂ）によっても受信される。この実施例で
は、ＩＯＰ（Ａ）とＩＯＰ（Ｂ）は共に論理アドレス１
を有し、コントローラ３０は論理アドレスにより一次Ｉ
ＯＰと通信するので、ＩＯＰ（Ｂ）はその通信を傍受す
ることができる。コントローラはその主要処理を実行
し、一次ＩＯＰはその主要処理を実行し、二次ＩＯＰは
一次ＩＯＰの処理と同一であるその主要処理を実行して
いるが、各ＩＯＰは独自のクロックに基づいて動作して
いる（これは、二次ＩＯＰの初期設定が既に完了し、同
期していると仮定した上のことである）ので、二次ＩＯ
Ｐの動作は先行又は遅延する。いずれかの時点で、コン
トローラは論理アドレス１を有するＩＯＰへメッセージ
を送信する。一次ＩＯＰ２１−Ａと二次ＩＯＰ２１−Ｂ
は共にそのメッセージを受信する。その後、コントロー
ラはその主要処理を実行し続ける。これに対し、一次Ｉ
ＯＰはその主要処理を中断して、受信したメッセージを
受け入れる（ブロック９００）。論理アドレス１へアド
レッシングされたメッセージを受信し（ブロック９０
１）、そのメッセージを復号する（ブロック９０２）。
検出したのが読取りメッセージであれば、その後、一次
データベースで要求されたデータを読取り、続いてコン
トローラへ伝送するのに備えて、メッセージを読取りバ
ッファに記憶する（ブロック９０３）。復号したのが書
込みメッセージである場合には、メッセージを書込みバ
ッファに記憶し（ブロック９０４）、メッセージ番号を
割当てる（ブロック９０５）。次に、一次ＩＯＰは割当
てられたメッセージ番号と共に肯定応答メッセージをコ
ントローラへ送信する（ブロック９０６）。肯定応答メ
ッセージはメッセージを受信したことをコントローラに
指示し、メッセージ番号は、その後にコントローラによ
り特定のメッセージ要求に関して実行される問合わせを
その番号によって行うことができるためのものである。
そのため割当てられたメッセージ番号をコントローラに
指示する。（この明細書の説明中、コントローラからの
書込み要求はデータベースの何らかの変更を意味してい
る。）この後、特定のメッセージ番号を有するメッセー
ジの状態に関してコントローラが問合わせを実行する
と、メッセージ番号と共に進行中の状態が戻されてく
る。要求されたアクションが完了すると、これは、通
常、一次ＩＯＰの主要処理中に起こると考えられるが、
状態は完了状態に更新されるので、コントローラが状態
を要求したときには、完了状態が指示される。この実施
例では、完了状態には問題なし、警告及び障害ありとい
う３つの一意の等級がある。この特定の状況の下では、
障害ありは、何らかの誤り（たとえば、接続点が活動し
ていないなど）によってアクションが起こらなかったこ
とを表わし、警告はアクションは起こったが、データが
変更された（たとえば、弁を１０２％開放する要求が一
次ＩＯＰにより弁を１００％だけ開放するという内容に
変更された）ことを表わす。
【００２５】二次ＩＯＰは対をなす一次ＩＯＰの論理ア
ドレスを知っているので、二次ＩＯＰも論理アドレス１
を有する送信メッセージを受信する。二次ＩＯＰはその
主要処理を中断して、メッセージを受け入れる（ブロッ
ク９０７）。受信したメッセージを復号し（ブロック９
０８）、検出したメッセージが読取りメッセージであれ
ば、処理は終了し、二次ＩＯＰの主要処理に戻る。検出
したのが書込みメッセージである場合には、メッセージ
を書込みバッファに記憶し（ブロック９０９）、一次Ｉ
ＯＰが応答した後、一次ＩＯＰからコントローラへ肯定
応答メッセージの中で伝送されたメッセージ番号を検査
する（ブロック９１０）。一次ＩＯＰが応答しそこなっ
たときには、二次ＩＯＰはメッセージを無視し、そこで
終了する。メッセージ番号は順次割当てられてゆくの
で、二次ＩＯＰは一次ＩＯＰにより次に割当てられるべ
きメッセージ番号を既に知っている（ブロック９１
０）。また、初期同期動作中、一次ＩＯＰの現在メッセ
ージ番号は二次ＩＯＰに知らされている。メッセージ番
号の検査の結果、問題なしとなれば（ブロック９１
１）、二次ＩＯＰのメッセージ処理ルーチンは終了し、
二次ＩＯＰはその主要処理に戻る（ブロック９１１）。
メッセージ番号が期待したメッセージ番号ではない場
合、誤り、すなわち、正しくないメッセージ番号が検出
されており、二次ＩＯＰはもはや一次ＩＯＰとは同期し
ていないことをこの後にコントローラに通知するため
に、誤りをフラグにより表わす。主要処理実行中の二次
ＩＯＰは（メッセージ番号検査に合格したと仮定すれ
ば）一次ＩＯＰと同一のデータについて動作するが、そ
の処理は同じ順序で、異なる時点に起こると思われる。
二次ＩＯＰは独自のクロックに基づいて動作しているの
で、その処理中、一次ＩＯＰの主要処理と比較して先行
するか又は遅延することがありうる。
ドレスを知っているので、二次ＩＯＰも論理アドレス１
を有する送信メッセージを受信する。二次ＩＯＰはその
主要処理を中断して、メッセージを受け入れる（ブロッ
ク９０７）。受信したメッセージを復号し（ブロック９
０８）、検出したメッセージが読取りメッセージであれ
ば、処理は終了し、二次ＩＯＰの主要処理に戻る。検出
したのが書込みメッセージである場合には、メッセージ
を書込みバッファに記憶し（ブロック９０９）、一次Ｉ
ＯＰが応答した後、一次ＩＯＰからコントローラへ肯定
応答メッセージの中で伝送されたメッセージ番号を検査
する（ブロック９１０）。一次ＩＯＰが応答しそこなっ
たときには、二次ＩＯＰはメッセージを無視し、そこで
終了する。メッセージ番号は順次割当てられてゆくの
で、二次ＩＯＰは一次ＩＯＰにより次に割当てられるべ
きメッセージ番号を既に知っている（ブロック９１
０）。また、初期同期動作中、一次ＩＯＰの現在メッセ
ージ番号は二次ＩＯＰに知らされている。メッセージ番
号の検査の結果、問題なしとなれば（ブロック９１
１）、二次ＩＯＰのメッセージ処理ルーチンは終了し、
二次ＩＯＰはその主要処理に戻る（ブロック９１１）。
メッセージ番号が期待したメッセージ番号ではない場
合、誤り、すなわち、正しくないメッセージ番号が検出
されており、二次ＩＯＰはもはや一次ＩＯＰとは同期し
ていないことをこの後にコントローラに通知するため
に、誤りをフラグにより表わす。主要処理実行中の二次
ＩＯＰは（メッセージ番号検査に合格したと仮定すれ
ば）一次ＩＯＰと同一のデータについて動作するが、そ
の処理は同じ順序で、異なる時点に起こると思われる。
二次ＩＯＰは独自のクロックに基づいて動作しているの
で、その処理中、一次ＩＯＰの主要処理と比較して先行
するか又は遅延することがありうる。
【００２６】図８を参照すると、図８には、二次ＩＯＰ
の初期設定の流れ図が示されている。図７に関連して先
に説明した通信方式と矛盾することなく、コントローラ
はデータベースを読取るために一次ＩＯＰへ要求を送信
する（ブロック９２０）。一次ＩＯＰは要求されたデー
タをコントローラへ送信する（ブロック９２１）。二次
ＩＯＰはコントローラ３０へ送信されているデータベー
ス情報を傍受し、その情報を自身のデータベースに記憶
する（ブロック９２２）。そこで、二次ＩＯＰのデータ
ベースは一次ＩＯＰのデータベースと同一のデータを記
憶することになる。次に、コントローラは状態情報を求
めて（物理アドレスによって）二次ＩＯＰに問合わせる
（ブロック９２３）。状態検査で問題のないことがわか
れば（ブロック９２４）、二次ＩＯＰは同期され、コン
トローラは同期フラグを先の表１に関する説明と一致す
るようにセットする。転送に問題が伴っていたこと又は
データベース更新が誤りなしに起こらなかったことが状
態情報により指示された場合には、誤りをフラグにより
表わし、そこで、オペレータに通知する，状態を非同期
にセットする，二次ＩＯＰをオフラインにする，再試行
するなどの様々な誤り処理ルーチンを実行することがで
きる。
の初期設定の流れ図が示されている。図７に関連して先
に説明した通信方式と矛盾することなく、コントローラ
はデータベースを読取るために一次ＩＯＰへ要求を送信
する（ブロック９２０）。一次ＩＯＰは要求されたデー
タをコントローラへ送信する（ブロック９２１）。二次
ＩＯＰはコントローラ３０へ送信されているデータベー
ス情報を傍受し、その情報を自身のデータベースに記憶
する（ブロック９２２）。そこで、二次ＩＯＰのデータ
ベースは一次ＩＯＰのデータベースと同一のデータを記
憶することになる。次に、コントローラは状態情報を求
めて（物理アドレスによって）二次ＩＯＰに問合わせる
（ブロック９２３）。状態検査で問題のないことがわか
れば（ブロック９２４）、二次ＩＯＰは同期され、コン
トローラは同期フラグを先の表１に関する説明と一致す
るようにセットする。転送に問題が伴っていたこと又は
データベース更新が誤りなしに起こらなかったことが状
態情報により指示された場合には、誤りをフラグにより
表わし、そこで、オペレータに通知する，状態を非同期
にセットする，二次ＩＯＰをオフラインにする，再試行
するなどの様々な誤り処理ルーチンを実行することがで
きる。
【００２７】図９を参照すると、図９には、本発明の好
ましい実施例の検証プロセスの流れ図が示されている。
コントローラ３０は、一次ＩＯＰと二次ＩＯＰのデータ
ベース情報が同一であること、すなわち、双方のＩＯＰ
がＳＹＮＣ状態にあることの検証を周期的に実行する。
コントローラはＳＹＮＣ ＶＥＲＩＦＹメッセージを一
次ＩＯＰのＩＯＰ（Ａ）へ送信する（ブロック９５
０）。一次ＩＯＰはそのメッセージを受信して受け入
れ、メッセージをその書込みバッファに記憶する（ブロ
ック９５１）。一次ＩＯＰは、前述のように、受け入れ
たメッセージにメッセージ番号を割当て、肯定応答メッ
セージをメッセージ番号と共にコントローラ３０に示
す。二次ＩＯＰのＩＯＰ（Ｂ）は、前述のように、既に
論理アドレスを知っており、メッセージはその論理アド
レスに対しアドレッシングされるので、二次ＩＯＰもメ
ッセージを受信して受け入れる（ブロック９５２）。二
次ＩＯＰはメッセージを書込みバッファに記憶し、前述
のように、一次ＩＯＰにより送信された肯定応答メッセ
ージのメッセージ番号を検証する。一次ＩＯＰは、ＳＹ
ＮＣＶＥＲＩＦＹメッセージが検出されるまで、書込み
バッファのメッセージを処理する。その時点で、一次Ｉ
ＯＰは動作を一時延期し、データベースメモリの所定の
部分について検査合計を求める（ブロック９５３）。二
次ＩＯＰは一次ＩＯＰの処理と全く同じ処理をそのまま
実行するが、前述のように、データ／メッセージの処理
に関して時間的に先行又は遅延するであろう。（ブロッ
ク９５４）。その後、先に説明したようなシステムの通
信方式に従って、コントローラ３０は一次ＩＯＰと、二
次ＩＯＰの双方にそれぞれの検査合計返答を求めて問合
わせる（ブロック９５５）。コントローラに戻される応
答には、ＩＯＰのデータベースバージョン番号と、同期
検証動作を開始するために使用したメッセージ番号とが
含まれている。コントローラは検査合計と、メッセージ
番号と、データベースバージョン番号とを比較し、デー
タベースが同一であることを検証する（ブロック９５
６）。検査合計とメッセージ番号が同一であれば、シス
テムは通常通りに動作し続ける。検査合計又はメッセー
ジ番号が同一でない場合には、ＩＯＰの同期外れをフラ
グにより表わす。検査合計、メッセージ番号、データベ
ースバージョン番号のいずれかが異なれば、ＩＯＰは同
期していないことになる。
ましい実施例の検証プロセスの流れ図が示されている。
コントローラ３０は、一次ＩＯＰと二次ＩＯＰのデータ
ベース情報が同一であること、すなわち、双方のＩＯＰ
がＳＹＮＣ状態にあることの検証を周期的に実行する。
コントローラはＳＹＮＣ ＶＥＲＩＦＹメッセージを一
次ＩＯＰのＩＯＰ（Ａ）へ送信する（ブロック９５
０）。一次ＩＯＰはそのメッセージを受信して受け入
れ、メッセージをその書込みバッファに記憶する（ブロ
ック９５１）。一次ＩＯＰは、前述のように、受け入れ
たメッセージにメッセージ番号を割当て、肯定応答メッ
セージをメッセージ番号と共にコントローラ３０に示
す。二次ＩＯＰのＩＯＰ（Ｂ）は、前述のように、既に
論理アドレスを知っており、メッセージはその論理アド
レスに対しアドレッシングされるので、二次ＩＯＰもメ
ッセージを受信して受け入れる（ブロック９５２）。二
次ＩＯＰはメッセージを書込みバッファに記憶し、前述
のように、一次ＩＯＰにより送信された肯定応答メッセ
ージのメッセージ番号を検証する。一次ＩＯＰは、ＳＹ
ＮＣＶＥＲＩＦＹメッセージが検出されるまで、書込み
バッファのメッセージを処理する。その時点で、一次Ｉ
ＯＰは動作を一時延期し、データベースメモリの所定の
部分について検査合計を求める（ブロック９５３）。二
次ＩＯＰは一次ＩＯＰの処理と全く同じ処理をそのまま
実行するが、前述のように、データ／メッセージの処理
に関して時間的に先行又は遅延するであろう。（ブロッ
ク９５４）。その後、先に説明したようなシステムの通
信方式に従って、コントローラ３０は一次ＩＯＰと、二
次ＩＯＰの双方にそれぞれの検査合計返答を求めて問合
わせる（ブロック９５５）。コントローラに戻される応
答には、ＩＯＰのデータベースバージョン番号と、同期
検証動作を開始するために使用したメッセージ番号とが
含まれている。コントローラは検査合計と、メッセージ
番号と、データベースバージョン番号とを比較し、デー
タベースが同一であることを検証する（ブロック９５
６）。検査合計とメッセージ番号が同一であれば、シス
テムは通常通りに動作し続ける。検査合計又はメッセー
ジ番号が同一でない場合には、ＩＯＰの同期外れをフラ
グにより表わす。検査合計、メッセージ番号、データベ
ースバージョン番号のいずれかが異なれば、ＩＯＰは同
期していないことになる。
【００２８】再度述べておくと、通常動作中、コントロ
ーラ３０からＩＯＰ（Ａ）２１−Ａに至る全ての転送
（すなわち、書込み）はＩＯＰ（Ｂ）によっても受信さ
れる。この実施例では、ＩＯＰ（Ａ）とＩＯＰ（Ｂ）は
共に論理アドレス１を有し、コントローラ３０は論理ア
ドレスによってＩＯＰと通信するので、ＩＯＰ（Ｂ）は
通信を傍受する。このようにしてＩＯＰ（Ｂ）の同期を
維持し、それ以外の通信は不要であり、余分の通信時間
もとらない。このシステムにおいては、ＩＯＰ（Ａ）と
ＩＯＰ（Ｂ）はコントローラ３０と共に通信を開始する
のではなく、情報を求める要求に応答する。二次モード
では、コントローラが論理アドレスによってＩＯＰをア
ドレッシングしたとき、二次ＩＯＰは書込み要求には応
答せず、物理アドレスが利用されるときにはコントロー
ラに応答する。コントローラは、誤りが起こっていない
ことを検証するために、一次ＩＯＰと二次ＩＯＰの双方
を周期的にアドレッシングする。
ーラ３０からＩＯＰ（Ａ）２１−Ａに至る全ての転送
（すなわち、書込み）はＩＯＰ（Ｂ）によっても受信さ
れる。この実施例では、ＩＯＰ（Ａ）とＩＯＰ（Ｂ）は
共に論理アドレス１を有し、コントローラ３０は論理ア
ドレスによってＩＯＰと通信するので、ＩＯＰ（Ｂ）は
通信を傍受する。このようにしてＩＯＰ（Ｂ）の同期を
維持し、それ以外の通信は不要であり、余分の通信時間
もとらない。このシステムにおいては、ＩＯＰ（Ａ）と
ＩＯＰ（Ｂ）はコントローラ３０と共に通信を開始する
のではなく、情報を求める要求に応答する。二次モード
では、コントローラが論理アドレスによってＩＯＰをア
ドレッシングしたとき、二次ＩＯＰは書込み要求には応
答せず、物理アドレスが利用されるときにはコントロー
ラに応答する。コントローラは、誤りが起こっていない
ことを検証するために、一次ＩＯＰと二次ＩＯＰの双方
を周期的にアドレッシングする。
【００２９】本発明の好ましい実施例と考えられるもの
を示したが、本発明の本質的な趣旨から逸脱せずに数多
くの変更や変形を実施できることは明白であろう。従っ
て、本発明の真の範囲に含まれるそのような変更や変形
を全て包含しているのは特許請求の範囲であるものとす
る。
を示したが、本発明の本質的な趣旨から逸脱せずに数多
くの変更や変形を実施できることは明白であろう。従っ
て、本発明の真の範囲に含まれるそのような変更や変形
を全て包含しているのは特許請求の範囲であるものとす
る。
【図１】本発明を利用することができるプロセス制御シ
ステムのブロック線図。
ステムのブロック線図。
【図２】本発明を利用することができる、Ｉ／Ｏモジュ
ール（ＩＯＰ）を含むプロセスコントローラのブロック
線図。
ール（ＩＯＰ）を含むプロセスコントローラのブロック
線図。
【図３】図２のプロセスコントローラに含まれるコント
ローラのブロック線図。
ローラのブロック線図。
【図４】図２のプロセスコントローラに含まれるＩ／Ｏ
モジュールのブロック線図。
モジュールのブロック線図。
【図５】図２のプロセスコントローラの内部における冗
長方式を示すブロック線図。
長方式を示すブロック線図。
【図６】図２のプロセスコントローラの簡略ブロック線
図。
図。
【図７】コントローラと、一次ＩＯＰ及び二次ＩＯＰと
の通信を示す流れ図。
の通信を示す流れ図。
【図８】二次ＩＯＰのデータベースの初期設定を示す流
れ図。
れ図。
【図９】本発明の好ましい実施例の検証プロセスを示す
流れ図。
流れ図。
１０ プロセス制御システム １１ プラント制御ネットワーク １３ リンク １４ 汎用制御ネットワーク ２０ プロセスコントローラ ２１ Ｉ／Ｏモジュール ２２ バスＡ ２３ バスＢ ３０ コントローラＡ ４０ コントローラＢ ５０ モデム ６０ 通信装置 ７０ 大域メモリ ７２ 大域バス ８０ Ｉ／Ｏインタフェース装置 ９０ 制御装置 ２０１ トランシーバ（防ジャバ回路） ２０２ マイクロコントローラ ２０３ 局所バス ２０４ ＥＰＲＯＭ ２０５ ＲＡＭ ２０６ 入力バッファ ２０８ 出力バッファ ２０９ 特定用途回路 ２５０ 現場装置 ２５１ 現場端末アセンブリ ２５３ リレー
Claims (1)
- 【特許請求の範囲】 【請求項１】 マスターコントローラと、少なくとも１
対のスレーブ入出力プロセッサ（ＩＯＰ）とを有し、そ
の対のうち第１のＩＯＰは一次スレーブＩＯＰであり、
その対のうち第２のＩＯＰは二次スレーブＩＯＰであ
り、第１のＩＯＰと第２のＩＯＰは第１のデータベース
と、第２のデータベースとをそれぞれ有し、第１のＩＯ
Ｐと第２のＩＯＰは第１のクロッキングシステムと、第
２のクロッキングとをそれぞれ利用して同一のタスクを
実行し、さらに、第１のＩＯＰのデータベースと第２の
ＩＯＰのデータベースは同期され、マスターコントロー
ラによる通信は、第１のデータベースを変更する通信を
含めて、第１のＩＯＰに対してのみ実行されるようなプ
ロセス制御システムにあって、各ＩＯＰのデータベース
が同期状態のままであることを周期的に検証する方法に
おいて、 ａ）周期的に同期検証型メッセージを第１のＩＯＰへ送
信する過程と； ｂ）第２のＩＯＰにより過程ａ）の通信を傍受する過程
と； ｃ）過程ａ）のメッセージが対応する一次スレーブＩＯ
Ｐへアドレッシングされたことを第２のＩＯＰが認識し
た場合、第２のＩＯＰによりそのメッセージを受信する
過程と； ｄ）各ＩＯＰによりメッセージが同期検証型であること
を検出したとき、各ＩＯＰによる動作を延期する過程
と； ｅ）各ＩＯＰにより、データベースに記憶されている情
報の内容を表わすそれ自身のデータベース番号を発生す
る過程と； ｆ）第１のＩＯＰが発生した番号を求めて、マスターコ
ントローラにより第１のＩＯＰへ状態要求型メッセージ
を発行する過程と； ｇ）第２のＩＯＰが発生した番号を求めて、マスターコ
ントローラにより第２のＩＯＰへ状態要求型メッセージ
を発行する過程と； ｈ）マスターコントローラが番号を受信したとき、第１
のＩＯＰが発生した番号の値を第２のＩＯＰが発生した
番号の値と比較することにより、それらの番号が一致し
た場合には、第１のデータベースに記憶されている情報
と、第２のデータベースに記憶されている情報とが同一
であることを判定する過程とを有することを特徴とする
一次と二次のデータベースの両端相互検証を実行する方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/588,388 US5261092A (en) | 1990-09-26 | 1990-09-26 | Synchronizing slave processors through eavesdrop by one on periodic sync-verify messages directed to another followed by comparison of individual status |
| US588,388 | 1990-09-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH052571A true JPH052571A (ja) | 1993-01-08 |
| JP2791965B2 JP2791965B2 (ja) | 1998-08-27 |
Family
ID=24353640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3273610A Expired - Fee Related JP2791965B2 (ja) | 1990-09-26 | 1991-09-26 | プロセス制御システムにおいて一次データベースと二次データベースの両端相互検証を実行する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5261092A (ja) |
| EP (1) | EP0478294B1 (ja) |
| JP (1) | JP2791965B2 (ja) |
| AU (1) | AU646077B2 (ja) |
| CA (1) | CA2051741C (ja) |
| DE (1) | DE69124899T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015203986A (ja) * | 2014-04-14 | 2015-11-16 | 株式会社Ｔｋｃ | データ一致確認方法およびシステム |
| JP2020123309A (ja) * | 2019-01-30 | 2020-08-13 | 富士電機株式会社 | Ｉｏモジュール二重化制御装置及び方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69231452T2 (de) * | 1991-01-25 | 2001-05-03 | Hitachi Process Computer Engineering, Inc. | Fehlertolerantes Rechnersystem mit Verarbeitungseinheiten die je mindestens drei Rechnereinheiten haben |
| JPH06214969A (ja) * | 1992-09-30 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | 情報通信方法および装置 |
| US5473771A (en) * | 1993-09-01 | 1995-12-05 | At&T Corp. | Fault-tolerant processing system architecture |
| EP0986008B1 (en) * | 1993-12-01 | 2008-04-16 | Marathon Technologies Corporation | Computer system comprising controllers and computing elements |
| JPH0863365A (ja) * | 1994-08-23 | 1996-03-08 | Fujitsu Ltd | データ処理装置 |
| US5649089A (en) * | 1994-11-30 | 1997-07-15 | Motorola, Inc. | Method and apparatus for maintaining a redundant database system |
| US5790397A (en) * | 1996-09-17 | 1998-08-04 | Marathon Technologies Corporation | Fault resilient/fault tolerant computing |
| US5896523A (en) * | 1997-06-04 | 1999-04-20 | Marathon Technologies Corporation | Loosely-coupled, synchronized execution |
| US6553388B1 (en) | 2000-07-20 | 2003-04-22 | International Business Machines Corporation | Database deltas using Cyclic Redundancy Checks |
| JP4497691B2 (ja) * | 2000-09-27 | 2010-07-07 | 株式会社日立製作所 | データベース管理方法及び管理システム |
| US6742136B2 (en) * | 2000-12-05 | 2004-05-25 | Fisher-Rosemount Systems Inc. | Redundant devices in a process control system |
| US6931307B2 (en) * | 2001-02-16 | 2005-08-16 | Visteon Global Technologies, Inc. | Technique for data synchronization in a multiple system vehicle architecture |
| US7058703B2 (en) * | 2002-03-08 | 2006-06-06 | Intel Corporation | System management controller (SMC) negotiation protocol for determining the operational mode of SMCs |
| US7054891B2 (en) * | 2002-03-18 | 2006-05-30 | Bmc Software, Inc. | System and method for comparing database data |
| US7890220B2 (en) * | 2005-05-03 | 2011-02-15 | Mks Instruments, Inc. | Low overhead closed loop control system |
| US20070214198A1 (en) * | 2006-03-10 | 2007-09-13 | Nathan Fontenot | Allowing state restoration using differential backing objects |
| US7962780B2 (en) * | 2008-08-22 | 2011-06-14 | International Business Machines Corporation | Command sequence numbering apparatus and method |
| JP4743282B2 (ja) * | 2009-01-26 | 2011-08-10 | 横河電機株式会社 | 冗長化入出力モジュール |
| US20110047413A1 (en) * | 2009-08-20 | 2011-02-24 | Mcgill Robert E | Methods and devices for detecting service failures and maintaining computing services using a resilient intelligent client computer |
| DE102010025515A1 (de) * | 2010-06-29 | 2011-12-29 | Phoenix Contact Gmbh & Co. Kg | Kommunikationssystem zum Verbinden von Feldgeräten mit einer überlagerten Steuereinrichtung |
| US9600513B2 (en) | 2011-06-09 | 2017-03-21 | International Business Machines Corporation | Database table comparison |
| US10503617B2 (en) | 2017-02-16 | 2019-12-10 | Honeywell International Inc. | Method for synchronizing redundant controllers without hardware support |
| CN107992382B (zh) * | 2017-10-24 | 2020-12-29 | 北京全路通信信号研究设计院集团有限公司 | 一种计算机联锁系统及其冗余切换方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01303562A (ja) * | 1988-05-31 | 1989-12-07 | Nec Corp | 制御コンピュータのデュアル方式 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2703559A1 (de) * | 1977-01-28 | 1978-08-03 | Siemens Ag | Rechnersystem |
| IT1151351B (it) * | 1982-01-19 | 1986-12-17 | Italtel Spa | Disposizione circuitale atta a realizzare lo scambio di dati tra una coppia di elaboratori operanti secondo il principio master-slave |
| US4872106A (en) * | 1983-04-06 | 1989-10-03 | New Forney Corp. | Industrial process control system with back-up data processors to take over from failed primary data processors |
| US4610013A (en) * | 1983-11-08 | 1986-09-02 | Avco Corporation | Remote multiplexer terminal with redundant central processor units |
| US4959774A (en) * | 1984-07-06 | 1990-09-25 | Ampex Corporation | Shadow memory system for storing variable backup blocks in consecutive time periods |
| US4799150A (en) * | 1985-07-29 | 1989-01-17 | Orchid Technology | Interface system between a host computer and a peripheral processor with address detection circuitry |
| RU2109402C1 (ru) * | 1987-10-27 | 1998-04-20 | Энтон Найсен Пол | Устройство для двусторонней связи между блоком передатчика/приемника |
| EP0424432B1 (en) * | 1988-07-04 | 1997-11-19 | Sun Microsystems, Inc. | Multiprocessor system including a hierarchical cache memory system |
| US4958270A (en) * | 1989-01-23 | 1990-09-18 | Honeywell Inc. | Method for control data base updating of a redundant processor in a process control system |
| US5119493A (en) * | 1990-02-23 | 1992-06-02 | International Business Machines Corporation | System for recording at least one selected activity from a selected resource object within a distributed data processing system |
-
1990
- 1990-09-26 US US07/588,388 patent/US5261092A/en not_active Expired - Lifetime
-
1991
- 1991-09-12 AU AU83870/91A patent/AU646077B2/en not_active Ceased
- 1991-09-18 CA CA002051741A patent/CA2051741C/en not_active Expired - Fee Related
- 1991-09-25 DE DE69124899T patent/DE69124899T2/de not_active Expired - Fee Related
- 1991-09-25 EP EP91308721A patent/EP0478294B1/en not_active Expired - Lifetime
- 1991-09-26 JP JP3273610A patent/JP2791965B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01303562A (ja) * | 1988-05-31 | 1989-12-07 | Nec Corp | 制御コンピュータのデュアル方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015203986A (ja) * | 2014-04-14 | 2015-11-16 | 株式会社Ｔｋｃ | データ一致確認方法およびシステム |
| JP2020123309A (ja) * | 2019-01-30 | 2020-08-13 | 富士電機株式会社 | Ｉｏモジュール二重化制御装置及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2051741C (en) | 1998-05-26 |
| AU646077B2 (en) | 1994-02-03 |
| US5261092A (en) | 1993-11-09 |
| CA2051741A1 (en) | 1992-03-27 |
| EP0478294A3 (en) | 1993-06-30 |
| AU8387091A (en) | 1992-04-02 |
| EP0478294B1 (en) | 1997-03-05 |
| DE69124899D1 (de) | 1997-04-10 |
| JP2791965B2 (ja) | 1998-08-27 |
| EP0478294A2 (en) | 1992-04-01 |
| DE69124899T2 (de) | 1997-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2791965B2 (ja) | プロセス制御システムにおいて一次データベースと二次データベースの両端相互検証を実行する方法 | |
| JP2532317B2 (ja) | プロセス制御システムにおける汎用入出力冗長方式のバックアップ方法 | |
| EP0478291B1 (en) | Method for enacting failover of a 1:1 redundant pair of slave processors | |
| EP0478290B1 (en) | Method of maintaining synchronization of a free-running secondary processor | |
| EP0974912B1 (en) | Fault resilient/fault tolerant computing | |
| EP0478287B1 (en) | A method for guaranteeing data stored in a primary and secondary data base in a process control system | |
| JP4544651B2 (ja) | フォールト回復／フォールト許容計算 | |
| US5392424A (en) | Apparatus for detecting parity errors among asynchronous digital signals | |
| US20040193735A1 (en) | Method and circuit arrangement for synchronization of synchronously or asynchronously clocked processor units | |
| US5115511A (en) | Arrangement for loading the parameters into active modules in a computer system | |
| JP2004503868A (ja) | 接続された複数のデータ処理設備のシステムを同期調整するための装置及び方法 | |
| JP3015537B2 (ja) | 電子計算機の二重化方式 | |
| JP3015538B2 (ja) | 電子計算機の二重化方式 | |
| JP3679412B6 (ja) | 故障から立直りが速い／故障に対する耐性がある計算処理 | |
| JPH09212216A (ja) | Ｐｌｃのリモートｉ／ｏシステム | |
| JPS60245031A (ja) | フアイル二重化方式 | |
| JPH0581058A (ja) | 電子計算機の二重化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980512 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |