JPH11167560A

JPH11167560A - データ転送システム、このシステムに用いるスイッチング回路、アダプタ及びこのシステムを有する集積回路並びにデータ転送方法

Info

Publication number: JPH11167560A
Application number: JP9332253A
Authority: JP
Inventors: Haruhiro Kaganoi; 晴大加賀野井; Toshiyuki Kano; 敏行加納; Akio Harasawa; 昭夫原澤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-12-03
Filing date: 1997-12-03
Publication date: 1999-06-22
Also published as: US20020015413A1; EP0921474A1

Abstract

(57)【要約】【課題】転送の切り替え制御やタイミングの抽出が単
純で、転送効率の高いデータ転送システムを有する集積
回路を提供する。【解決手段】モジュール１―１ａ〜１―１ｄ間に設け
られたバス１―３は、転送データを構成するビット数と
同一のビット幅を有する。バス１―３は、複数のモジュ
ール間毎に複数の部分に分断され、この分断された各部
分がアダプタ１―２ａ〜１―２ｄによって接続される。
これらアダプタｄは、ある部分伝送路により伝送される
データを一旦保持しこの保持したデータを他の部分伝送
路に出力するＦＦ等を含み、このＦＦ等を介して複数の
部分伝送路が接続されることによってリング伝送路が形
成される。【効果】バス上の決まった方向にデータが流れるので
制御が簡単になる。複数のモジュールが同じ時刻にデー
タを送受信でき、転送効率を向上できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ転送システ
ム、このシステムに用いるスイッチング回路、アダプタ
及びこのシステムを有する集積回路並びにデータ転送方
法に関し、特に複数のモジュールと、これら複数のモジ
ュール同士の間で授受されるデータが入出力される伝送
路とを含むデータ転送システム、このシステムに用いる
スイッチング回路、アダプタ及びこのシステムを有する
集積回路並びにデータ転送方法に関する。

【０００２】

【従来の技術】一般に、集積回路は、単一の種類の機能
を有している。複数種類の機能を実現するためには、複
数種類の集積回路を用意し、これらを組合わせて相互に
接続している。この集積回路同士の接続には、種々のデ
ータ転送システムと同様の技術を用いることができる。

【０００３】複数のノード間においてデータの転送を行
う場合、各ノード間をバスで接続してネットワークを構
築することが多い。この場合、データはバス上を双方向
に流れるのが一般的である。

【０００４】上述したネットワークにおいては、バス上
をデータが双方向に流れるので、転送の切り替え制御や
タイミングの抽出が複雑で、高速化が難しい。

【０００５】また、時分割に転送元と転送先を切り替え
るだけでは、ある一瞬を見るとポイント・トゥ・ポイン
ト（ｐｏｉｎｔｔｏｐｏｉｎｔ）接続になってしま
う。このため、同時に複数のモジュールがデータ転送を
行うことはできず、転送効率を上げることができない。

【０００６】さらに、ネットワークに接続されるモジュ
ールの数が増えてくると配線長も長くなり、これも高速
化を妨げる要因になる。

【０００７】

【発明が解決しようとする課題】ところで、特開昭５８
―１２７２４６号公報には、複数の演算処理モジュール
をリング状バスに結合して一連の演算処理を行わせる回
路が記載されている。この回路においては、データが一
方向にしか流れないので、転送の切り替え制御やタイミ
ングの抽出は単純である。かかる回路では、各モジュー
ルはマルチプレクサの切替制御によって、２種類の動作
を行うことができる。すなわち、データをモジュールに
対してスルーに通過させる動作と、各モジュール内に一
旦取込む動作である。

【０００８】しかしながら、同公報に記載されている回
路では、データをモジュールに対してスルーに通過させ
る場合には、配線長が非常に長くなるという欠点があ
る。一方、各モジュール内に一旦取込む場合、自モジュ
ール宛てではないデータについても取込むことになり、
データの転送効率が悪いという欠点がある。

【０００９】また、特公平２―１７８２１号公報にも、
複数の演算処理モジュールをリング状バスに結合したデ
ータ処理装置が記載されている。この装置においては、
演算処理が完了するまで転送を待合わせるためのレジス
タが設けられている。

【００１０】しかしながら、同公報に記載されている装
置では、演算処理が完了するまで転送を待合わせると、
データの転送効率が悪いという欠点がある。

【００１１】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は転送の切り替
え制御やタイミングの抽出が単純で、高速化が容易であ
り、転送効率の高いデータ転送システム、このシステム
に用いるスイッチング回路、アダプタ及びこのシステム
を有する集積回路並びにデータ転送方法を提供すること
である。

【００１２】

【課題を解決するための手段】本発明によるデータ転送
システムを有する集積回路は、複数のモジュールと、前
記複数のモジュール同士の間で授受されるデータが入出
力される伝送路とを含むデータ転送システムを有する集
積回路であって、前記複数のモジュール夫々に対応して
設けられ対応するモジュールによる前記伝送路に対する
データの入出力を制御する複数のアダプタを含み、前記
伝送路は前記複数のモジュール間毎に複数の部分伝送路
に分けられておりこの分けられた各部分伝送路が前記複
数のアダプタによって接続されてなることを特徴とす
る。

【００１３】そして、複数のアダプタは、前記複数の部
分伝送路のうちのある部分伝送路により伝送されるデー
タを一旦保持しこの保持したデータを他の部分伝送路に
出力するデータ保持手段を含み、このデータ保持手段を
介して前記複数の部分伝送路が接続されることによって
リング伝送路が形成されることを特徴とする。

【００１４】各部分伝送路は、前記データを構成するビ
ット数と同一のビット幅を有する単方向伝送路であるこ
とを特徴とする。複数のアダプタは、前記データ保持手
段に保持されたデータと自アダプタに対応するモジュー
ルが出力するデータとを択一的に前記他の部分伝送路に
出力するように制御する選択手段を更に含むことを特徴
とする。

【００１５】データは該データを受取るべきモジュール
を示す宛先情報を含み、前記選択手段は前記宛先情報に
応じて前記他の部分伝送路への出力制御を行うことを特
徴とする。

【００１６】また、複数のモジュール夫々から出力され
る前記データについての転送要求の調停を行う転送制御
手段を更に含むこともある。前記転送制御手段は、前記
複数のモジュール夫々に予め付与された優先度又は前記
複数のモジュール夫々から出力される前記転送要求自体
に付与された優先度に応じて転送要求の調停を行うこと
を特徴とする。

【００１７】本発明によるデータ転送システムは、複数
のモジュールと、前記複数のモジュール同士の間で授受
されるデータが入出力される伝送路と、前記複数のモジ
ュール夫々に対応して設けられ対応するモジュールによ
る前記伝送路に対するデータの入出力を制御する複数の
アダプタとを含むデータ転送システムであって、前記伝
送路は前記複数のモジュール間毎に複数の部分伝送路に
分けられておりこの分けられた各部分伝送路が前記複数
のアダプタによって接続されてなることを特徴とする。

【００１８】また、本発明による他のデータ転送システ
ムは、複数のモジュールと、この複数のモジュールから
出力されるデータを記憶する複数の記憶素子と、前記複
数のモジュールと前記複数の記憶素子との接続状態を制
御するスイッチング手段とを含み、前記スイッチング手
段の制御によって接続されたモジュールと記憶素子との
間でデータの授受が行われることを特徴とする。

【００１９】本発明によるスイッチング回路は、複数の
モジュールと、この複数のモジュールから出力されるデ
ータを記憶する複数の記憶素子とを含むデータ転送シス
テムにおいて前記複数のモジュールと前記複数の記憶素
子との接続状態を制御するスイッチング回路であって、
前記データの授受を行うべきモジュール同士のデータ授
受対応関係を示す情報を保持するモジュール管理テーブ
ルと、前記複数の記憶素子夫々の使用状態を示す情報を
保持するメモリ管理テーブルとを含み、これら両テーブ
ルの保持内容を参照して前記複数のモジュールのうちの
１つと前記複数の記憶素子のうちの１つとを接続するこ
とを特徴とする。

【００２０】本発明による他のスイッチング回路は、複
数のモジュールと、この複数のモジュールから出力され
るデータを記憶する複数の記憶素子とを含むデータ転送
システムにおいて前記複数のモジュール及び前記複数の
記憶素子における相互間の接続状態を制御するスイッチ
ング回路であって、前記データの授受を行うべきモジュ
ール同士のデータ授受対応関係を示す情報を保持するモ
ジュール管理テーブルと、前記複数の記憶素子夫々の使
用状態を示す情報を保持するメモリ管理テーブルとを含
み、これら両テーブルの保持内容を参照して前記モジュ
ール同士又は前記モジュールと前記記憶素子とを接続す
ることを特徴とする。

【００２１】本発明によるアダプタは、複数のモジュー
ルと、前記複数のモジュール同士の間で授受されるデー
タが入出力される伝送路とを含むデータ転送システムに
おいて前記複数のモジュール夫々に対応して設けられ対
応するモジュールによる前記伝送路に対するデータの入
出力を制御するアダプタであって、前記伝送路は前記複
数のモジュール間毎に複数の部分伝送路に分けられてお
りこの分けられた部分伝送路のうちのある部分伝送路に
より伝送されるデータを一旦保持しこの保持したデータ
を他の部分伝送路に出力するデータ保持手段を含むこと
を特徴とする。

【００２２】本発明によるデータ転送方法は、複数のモ
ジュールと、前記複数のモジュール同士の間で授受され
るデータが入出力される伝送路と、前記複数のモジュー
ル夫々に対応して設けられ対応するモジュールによる前
記伝送路に対するデータの入出力を制御する複数のアダ
プタとを含み、前記伝送路は前記複数のモジュール間毎
に複数の部分伝送路に分けられこの分けられた各部分伝
送路が前記複数のアダプタによって接続されてなるデー
タ転送システムにおいて前記複数のアダプタが夫々行う
データ転送方法であって、前記複数の部分伝送路のうち
のある部分伝送路により伝送されるデータを一旦保持す
る保持ステップと、この保持したデータを他の部分伝送
路に出力する出力ステップとを含むことを特徴とする。

【００２３】本発明による他のデータ転送方法は、複数
のモジュールと、前記複数のモジュール同士の間で授受
されるデータが入出力される伝送路と、前記複数のモジ
ュール夫々に対応して設けられ対応するモジュールによ
る前記伝送路に対するデータの入出力を制御する複数の
アダプタとを含み、前記伝送路は前記複数のモジュール
間毎に複数の部分伝送路に分けられこの分けられた各部
分伝送路が前記複数のアダプタによって接続されてなる
データ転送システムにおけるデータ転送方法であって、
前記複数の部分伝送路のうちのある部分伝送路により伝
送されるデータを一旦保持する保持ステップと、この保
持したデータを他の部分伝送路に出力する出力ステップ
とを含むことを特徴とする。

【００２４】本発明による更に他のデータ転送方法は、
複数のモジュールと、この複数のモジュールから出力さ
れるデータを記憶する複数の記憶素子と、前記複数のモ
ジュールと前記複数の記憶素子との接続状態を制御する
スイッチング手段とを含むデータ転送システムにおける
データ転送方法であって、前記スイッチング手段によっ
て前記複数のモジュールのうちのいずれかと前記複数の
記憶素子のいずれかとを接続する接続ステップと、この
接続されたモジュールと記憶素子との間でデータの授受
を行うステップとを含むことを特徴とする。

【００２５】本発明による更に他のデータ転送方法は、
複数のモジュールと、この複数のモジュールから出力さ
れるデータを記憶する複数の記憶素子と、前記複数のモ
ジュール及び前記複数の記憶素子における相互間の接続
状態を制御するスイッチング手段とを含むデータ転送シ
ステムにおけるデータ転送方法であって、前記スイッチ
ング手段によって前記複数のモジュール及び前記複数の
記憶素子のうち２つのモジュール同士又はモジュールと
記憶素子とを接続する接続ステップと、この接続された
モジュール同士又はモジュールと記憶素子との間でデー
タの授受を行うステップとを含むことを特徴とする。

【００２６】要するに、複数のモジュール夫々に対応し
て設けられ対応するモジュールによる伝送路に対するデ
ータの入出力を制御する複数のアダプタを設け、伝送路
は複数のモジュール間毎に複数の部分伝送路に分断され
この分断された各部分伝送路が複数のアダプタによって
接続されかつ転送データを構成するビット数と同一のビ
ット幅を有する単方向伝送路としているのである。これ
により、転送の切り替え制御やタイミングの抽出が単純
で、高速化が容易であり、転送効率の高いデータ転送シ
ステム、このシステムを有する集積回路及びデータ転送
方法を実現できるのである。

【００２７】

【発明の実施の形態】次に、本発明の実施の一形態につ
いて図面を参照して説明する。

【００２８】図１は本発明によるデータ転送システムを
有する集積回路の実施の一形態を示すブロック図であ
る。同図において、本集積回路は、各々別の処理を行う
モジュール１―１ａ〜１―１ｄと、各モジュール１―１
ａ〜１―１ｄに対応して設けられ対応するモジュールと
バス１―３とを接続するアダプタ回路１―２ａ〜１―２
ｄとを含んで構成されている。つまり、本集積回路で
は、リング状のバス１―３が各モジュールによって分け
られているのである。そして、この分けられたバス１―
３がアダプタ回路１―２ａ〜１―２ｄによって接続され
ているのである。なお、バス１―３のバス幅は、転送す
べきデータのビット幅と同一のｎ（ｎは自然数）ビット
である。

【００２９】バス１―３がリング状に接続されているた
め、データは、モジュール１―１ａからモジュール１―
１ｂへ、モジュール１―１ｂからモジュール１―１ｃへ
と順に伝達され、モジュール１―１ｄからモジュール１
―１ａへ戻ることになる。このように、アダプタ回路１
―２ａ〜１―２ｄで、全てのバス１―３がリング状につ
ながれているのである。

【００３０】バスをリング状にすることにより、これま
でのようにバス上を双方向にデータが流れることはな
く、片方向（単方向）に流れるだけなので、バスの切替
えの制御が非常に簡単になる。また、後述するように、
各アダプタ回路１―２ａ〜１―２ｄ内にはフリップフロ
ップ（以下、ＦＦと称する）やメモリ等が設けられ、こ
のＦＦ等を介してバス上をデータが転送されるのであ
る。

【００３１】このように、あるアダプタ回路のＦＦと他
のアダプタ回路のＦＦとの間でデータを転送すると、転
送の際の絶対遅延は大きくなる。しかし、複数のモジュ
ールが同時にデータの送受を行うことができるので、集
積回路内のシステム全体での転送効率は向上するのであ
る。よって、本集積回路によれば、転送の切り替え制御
やタイミングの抽出が単純であり、かつ、各モジュール
間のデータ転送を高速に行うことができるのである。

【００３２】なお、図１中の各モジュール１―１ａ〜１
―１ｄは、夫々種々の処理を行う。例えば、音声データ
の処理、映像データの処理、集積回路の外部との入出力
処理等である。

【００３３】図２は、図１中の各アダプタ回路の詳細な
構成を示すブロック図である。同図において、アダプタ
回路は、隣接する（転送順序が一つ前の）アダプタ回路
から入力されるデータを一旦保持するためのＦＦ２―１
と、入力されたデータが自アダプタに対応するモジュー
ル宛てに転送されたデータかどうかを判定しデータの抽
出及び挿入を行うデータ抽出挿入回路２―２と、入力さ
れたデータとデータ抽出挿入回路２―２から出力されて
きたデータとを択一的に次段のアダプタ回路へのバスに
出力するセレクタ２―３と、伝送路であるバス１―３に
出力すべきデータをシステムクロックでリタイミングす
るＦＦ２―４とを含んで構成されている。なお、ＦＦ２
―１及び２―４は、周知のＤ型ＦＦであるものとする。

【００３４】データ抽出挿入回路２―２は、入力された
データが自アダプタに対応するモジュール（以下、単に
自モジュールと称する）宛てに転送されたデータかどう
かを判定する機能と、自モジュール宛てである場合はそ
のモジュールにデータを転送する機能と、モジュールか
らデータを送出する際に送出可能なタイムスロットにデ
ータを挿入する機能とを持つものとする。

【００３５】かかる構成において、データ抽出挿入回路
２―２は、後述する転送データのフラグ及び宛先ＩＤの
フィールドを読取り、入力されたデータが自モジュール
宛てかどうかを判断する。入力されたデータが自モジュ
ール宛てである場合、又は入力されたデータが無効でか
つ自モジュールから出力したいデータがある場合には、
入力されたデータを出力するのではなく、その代わりに
自モジュールからのデータを出力するように、セレクタ
２―３を制御する。

【００３６】図３は、転送すべき転送データのフォーマ
ットを示す図である。同図において、実際の転送データ
本体３―４には、そのデータの有効／無効を示すフラグ
３―１と、データの転送先のモジュール（そのデータを
受けとるべきモジュール）を示す宛先ＩＤ３―２と、デ
ータの種別等を示す種別領域３―３とが付加されてい
る。なお、１回のデータ転送の単位は、ｎビット幅のデ
ータ１つ分であるものとする。

【００３７】以下、これらの図を参照し、本集積回路の
動作について説明する。

【００３８】アダプタ回路１―２ａのリタイミング用の
ＦＦ２―４から出力されたデータは、クロックの次の遷
移タイミングで次段のアダプタ回路１―２ｂの入力側の
ＦＦ２―１に取込まれる。ＦＦ２―１に取込まれたデー
タは、データ抽出挿入回路２―２に入力される。データ
抽出挿入回路２―２では、フラグ３―１及び宛先ＩＤ３
―２の内容に基づいて、自モジュール宛てとして転送さ
れてきたデータかどうかを判定する。

【００３９】この判定の結果、自モジュール宛てとして
転送されてきている場合は、種別領域３―３を基に、そ
のデータの種類を解析し、自モジュールにデータを送出
する。それと同時に、自モジュールから他のモジュール
に転送したいデータがある場合には、転送すべきデータ
に、そのデータの種別等を示す種別領域３―３と、その
データを受取るべきモジュールの宛先ＩＤ３―２とを付
加する。そして、そのデータが有効であることを示すフ
ラグ３―１を立ててセレクタ２―３に出力する。

【００４０】また、送出したいデータが無い場合でも自
モジュールに転送データがあった場合には、そのデータ
のフラグ３―１を落として無効データとしてセレクタ２
―３に出力する。

【００４１】セレクタ２―３では、入力されたデータが
無効であるか又は自モジュール宛てのデータであった場
合には、データ抽出挿入回路２―２から与えられるデー
タを選択する。セレクタ２―３から出力されたデータ
は、ＦＦ２―４でリタイミングされた後、次段のアダプ
タ回路１―２ｃに出力される。各アダプタ回路１―２ａ
〜１―２ｄは、上記の動作を繰返す。

【００４２】ここで、各アダプタ回路内のデータ抽出挿
入回路２―２の動作について図４のフローチャートを参
照して説明する。

【００４３】同図においてデータ抽出挿入回路は、ま
ず、自モジュール宛てのデータの受信があるかどうかを
判断する（ステップＳ８１）。自モジュール宛てのデー
タの受信がない場合には、自モジュールから他モジュー
ル宛てのデータの送信があるかどうかを判断する（ステ
ップＳ８１→Ｓ８２）。データの受信又は送信があるま
では、以上の動作を繰返す（ステップＳ８２→Ｓ８１→
Ｓ８２→…）。

【００４４】ステップＳ８１において、自モジュール宛
てのデータの受信があった場合は、そのデータを抽出し
てモジュールに渡す（ステップＳ８１→Ｓ８３）。ステ
ップＳ８２において、自モジュールから他モジュール宛
てのデータの送信がある場合は、そのデータを他のモジ
ュールに送出する（ステップＳ８２→Ｓ８４）。

【００４５】これらデータの抽出又は送出の後、処理が
終了かどうかを判断し（ステップＳ８５）、終了であれ
ば処理を終了する（ステップＳ８５→Ｓ８６）。処理が
終了でなければ、再びステップＳ８１及びステップＳ８
２の動作を繰返す（ステップＳ８５→Ｓ８１→Ｓ８２→
…）。

【００４６】以上のように、本集積回路を用いれば、従
来のバス回路と異なり、バス上を双方向にデータが流れ
ることはなく、ある決まった単方向に流れるだけなので
制御が簡単になる。また、複数のモジュールが同じ時刻
にデータを送受信できるので、転送効率を上げることが
できる。また、バスは一つ一つのモジュール間でリタイ
ミングされるので、配線長も短くなり高速化を図ること
ができる。

【００４７】ところで、本システムにおけるアダプタ回
路の他の実施例が図５に示されている。同図において、
図２と同等部分は同一符号により示されている。同図に
示されているアダプタ回路は、入力側のＦＦの代わりに
メモリ４―１を用い、このメモリにデータを一旦保持し
ていることが特徴である。また、メモリ４―１ヘの書込
み及び読出しのための制御信号を生成するメモリアクセ
ス制御回路４―５を有している。

【００４８】同図において、書込み制御信号は書込まれ
るメモリ４―１が設けられているアダプタ回路内のデー
タ抽出挿入回路２―２が生成している。もっとも、前段
のアダプタ回路内で生成して、転送データと一緒に次段
のアダプタ回路に送出するようにしても良い。

【００４９】このように、半導体によるメモリを用いる
ことにより１回の転送単位を１クロック毎に送るデータ
とするのではなく、複数クロック分というかたまったデ
ータ量単位で、各モジュール（アダプタ回路）間のデー
タ転送を行うことができる。こうすることにより、デー
タ抽出挿入回路２―２は毎クロック判定処理を行わなく
ても、あるかたまった単位でのデータ転送を行うことが
できる。

【００５０】また、別のデータ抽出挿入の判定方法とし
て予めタイムスロットを設けておき、各タイムスロット
とそのタイムスロットにデータを挿入することを許され
るモジュールとの対応関係を定義しておく方法がある。
対応関係を予め定義しておけば、各データ抽出挿入回路
は、自分に接続されているモジュールがデータを挿入し
ても良いタイミングにデータを挿入すれば良いことにな
る。

【００５１】また、データの挿入だけではなく、抽出に
ついても予め各タイムスロットと、そのタイムスロット
からデータを抽出することを許されるモジュールとの対
応を定義しておくことができる。その場合には、転送デ
ータに宛先ＩＤや有効／無効を示すフラグが付加されて
いなくてもデータの送受信を行うことができる。これら
の方法を用いる際には、データの転送単位は１クロック
毎でも複数クロック毎でも良い。

【００５２】この場合、データ抽出挿入回路２―２は、
図６に示されているように、システムクロックに応じて
カウント動作を行うカウンタ５―５と、このカウンタ５
―５のカウント値に応じてデータの抽出及び挿入を行う
抽出挿入判定回路５―６とを含んで構成されており、自
分に接続されているモジュールのデータの抽出／挿入タ
イミングを決定する。すなわち、カウンタ５―５のカウ
ント値によってタイムスロットを認識し、この認識した
タイムスロットのうちの予め定義された部分に対してデ
ータの挿入及び抽出を行うのである。なお、図６におい
て、図２及び図５と同等部分は同一符号により示されて
いる。

【００５３】また、データの抽出挿入の判定を、アダプ
タ回路の内部ではなく、専用の回路を用いて行う構成も
考えられる。かかる場合におけるシステム構成例が図７
に示されている。

【００５４】同図に示されている集積回路の場合、図１
の場合と異なり、転送制御回路７―４を有しているのが
特徴である。この転送制御回路７―４は、各アダプタ回
路１―２ａ〜１―２ｄに対し、データの抽出を行うか、
あるいはデータの挿入を行っても良いか否か等を示す制
御信号を生成する回路である。

【００５５】この転送制御回路７―４における制御に
は、以下の方法が考えられる。すなわち、各アダプタ回
路からの転送要求を受けてそれに応じて転送制御を行う
方法や、テーブル等を用いて予め転送元を決定してお
き、それを通知する方法である。このように、集積回路
内のデータ転送システム全体の制御を転送制御回路７―
４でまとめて行うことにより、転送元や転送先が偏って
しまうことを防ぎ、より公平なデータ転送を行うことが
できる。

【００５６】この場合、転送の優先度を設定しておき、
その優先度に従って転送要求に対する許可を行っても良
い。その優先度は、各モジュールに予め固定的に付与し
ても良いし、各転送要求の際にモジュール自身が指定す
るようにしても良い。

【００５７】図８は、転送制御回路７―４と各アダプタ
回路１―２ａ〜１―２ｄとの間の転送要求動作を示すタ
イミングチャートである。同図には、システムクロック
ＣＬＫと、モジュールが出力する転送要求８１と、転送
制御回路７―４が受信する転送要求８２と、転送制御回
路７―４が出力する転送許可８３と、モジュールが受信
する転送許可８４と、伝送路であるバス１―３に出力さ
れるデータ８５とが示されている。

【００５８】同図において、システムクロックＣＬＫに
同期してモジュールから転送要求８１が出力されると、
所定時間遅延し転送要求８２として転送制御回路７―４
に入力される。転送制御回路７―４では、所定の優先度
に従って転送許可８３を出力する。この場合、原則とし
て実線Ｊで示されているようにすぐに転送許可８３が出
力される。しかし、すぐに出力できず、破線Ｈで示され
ているように数クロック遅れて転送許可８３が出力され
ることもある。トラフィックの状態によっては、すぐに
許可を出せないことがあるからである。

【００５９】この転送制御回路７―４から出力される転
送許可８３は、所定時間遅延し転送許可８４としてモジ
ュールに入力される。この転送許可８４を受取ったモジ
ュールは、期間８０のいずれかにおいてデータ８５を出
力する。つまり、実際にデータを送出するまで数クロッ
ク待つことがある。バスへの挿入又は上書き可能なデー
タが入力されるまで待つ必要があるからである。

【００６０】図９は、図７中の転送制御回路７―４の構
成例を示すブロック図である。同図において、転送制御
回路７―４は、各モジュールからの転送データの転送状
態、その転送データの宛先モジュール及び転送要求の優
先度の管理を行うためのモジュール管理テーブル９―１
と、転送データの管理を行うための転送データ管理テー
ブル９―２と、バスに対する転送要求の調停を行い各モ
ジュールに対して転送データの挿入を許可する挿入モジ
ュール決定回路９―３と、各モジュールとの制御信号の
入出力インタフェースをなすモジュールＩ／Ｏインタフ
ェース９―４とを含んで構成されている。

【００６１】モジュール管理テーブル９―１の項目は、
集積回路内の各モジュール（ｍｏｄ）が転送データの転
送を行っているかどうかを示す「転送状態」、転送デー
タの宛先のモジュールを示す「宛先ｍｏｄ」、転送要求
の優先度を示す「優先度」である。

【００６２】転送データ管理テーブル９―２は、リング
状のバスにおいて、現在どのモジュール宛てのデータが
どの位置を流れているのかを示す「宛先ｍｏｄ」の項目
を有している。このテーブル９―２はシフトレジスタに
よって構成され、リング状のバスにおけるデータの流れ
と同様に、１クロック毎に図中の左から右へ項目の内容
が移動する。このテーブル９―２の内容を参照すれば、
現在どのモジュール宛てのデータがどこを流れているの
かを把握することができる。したがって、優先度の高い
転送要求によるデータが流れている場合であっても、あ
と何クロック待てば宛先のモジュールに到達してデータ
がバス上から消滅するのかを把握することができるので
ある。

【００６３】図１０は、図７中の転送制御回路７―４内
の挿入モジュール決定回路の動作を示すフローチャート
である。同図において、まず、モジュールに対応するア
ダプタ回路から転送要求があるかどうかを判断し、要求
があるまで待ち状態となる（ステップ１０１）。転送要
求があった場合には、その転送要求の優先度を判断する
（ステップ１０２）。優先度が高い場合には転送許可が
出力され（ステップ１０３）、これを受取ったモジュー
ルはバスに対してデータを出力する。

【００６４】一方、優先度が低い場合には他に高い優先
度の転送要求があるかどうかが判断される（ステップ１
０３→１０４）。他に高い優先度の転送要求がなけれ
ば、転送許可が出力され（ステップ１０４→１０８）、
これを受取ったモジュールはバスに対してデータを出力
する。

【００６５】他に高い優先度の転送要求があれば、上述
した転送データ管理テーブルを参照し、各モジュールの
データ挿入位置及び抽出位置を基に転送許可を行うかど
うかが判定される（ステップ１０５）。そして、この転
送データ管理テーブルを参照すれば、宛先のモジュール
に到達してデータがバス上から消滅するまでのクロック
数を把握することができるので、そのクロック数に相当
する時間だけ、そのデータの転送は待ち状態（ＷＡＩ
Ｔ）となる（ステップ１０５→１０６…）。

【００６６】転送許可を行う場合は、転送許可が出力さ
れ（ステップ１０５→１０７…）、これを受取ったモジ
ュールはバスに対してデータを出力する。以下、以上の
動作を繰返し行うことによって各モジューラ間で、デー
タの転送が行われる。

【００６７】また、実際のデータ転送の方法として、リ
ング状に各アダプタ回路を接続するのではなく、複数の
記憶素子を有効に使う転送方法がある。これについて、
図１１を参照して説明する。図１１において、他の図と
同等部分は同一符号により示されている。

【００６８】同図において、本集積回路内のデータ転送
システムは、モジュール６―４ａ〜６―４ｄと、これら
に夫々対応して設けられデータの送出受信処理と制御回
路との情報交換を行うアダプタ回路６―３ａ〜６―３ｄ
と、レジスタやメモリ等から構成される記憶素子６―１
ａ〜６―１ｄと、各アダプタ回路と各記憶素子との接続
状態を決定するスイッチング回路６―２と、各アダプタ
回路と情報を交換し各記憶素子と各アダプタ回路との接
続状態を制御するためのスイッチング情報を生成してス
イッチング回路６―２の切替制御を行う転送制御回路６
―５とを含んで構成されている。なお、本例において
は、モジュール及びアダプタ回路の数と同じ数の記憶素
子が設けられているが、その数は同じである必要はな
い。記憶素子の数を多くしておけば、空き状態の記憶素
子が存在する確率が高くなるので、データの転送を効率
良く行うことができる。

【００６９】ここで、スイッチング回路６―２の内部構
成例が図１２に示されている。同図に示されているよう
に、スイッチング回路６―２は、各モジュール６―４ａ
〜６―４ｄから出力されるデータ及び各記憶素子６―１
ａ〜６―１ｄから出力されるデータが入力側Ｉｎｐｕｔ
の信号線群に印加され、この印加されたデータを切替制
御して各モジュール６―４ａ〜６―４ｄ及び各記憶素子
６―１ａ〜６―１ｄに対するデータとして出力側Ｏｕｔ
ｐｕｔの信号線群から送出するように構成されている。
この入力側信号線群と出力側信号線群との電気的な接続
状態を制御するため、それら両信号線群の各交差点に
は、３ステートバッファが設けられている。この各交差
点に設けられた３ステートバッファの各制御端子には、
転送制御回路６―５からのスイッチング情報に対応する
制御信号Ｃｏｎｔが入力される。

【００７０】図１１に戻り、本例の集積回路の動作につ
いて説明する。モジュール１―１ａがモジュール１―１
ｃにデータを転送する場合、アダプタ回路１―２ａは転
送制御回路６―５に対してアダプタ回路１―２ｃにデー
タを転送することを通知する。すると、転送制御回路６
―５はスイッチング回路６―２を制御して記憶素子６―
１ａ〜６―１ｄの中で現在使われていない（有効なデー
タが蓄積されていない）記憶素子（ここでは６―１ｄと
する）とアダプタ回路１―２ａとが接続されるように制
御する。

【００７１】転送制御回路６―５は準備ができたことを
アダプタ回路１―２ａに通知し、アダプタ回路１―２ａ
はデータを送出する。送出したデータは記憶素子６―１
ｄに格納される。データが格納されると転送制御回路６
―５はアダプタ回路１―２ｃに対して送出したいデータ
が存在することを通知する。それと同時に、スイッチン
グ回路６―２を、記憶素子６―１ｄとアダプタ回路２―
３ｃとが接続されるように制御する。アダプタ回路６―
３ｃは通知を受けるとデータの読み出しを行い、読出し
たデータをモジュール６―４ｃに出力する。転送の要求
や通知あるいは実際の転送は複数のモジュールが同時に
データ発出並びにデータ受信を行うことができる。

【００７２】ここで、スイッチング回路６―２の切り替
え制御は、ある決まった周期、例えば１クロック毎や複
数クロック毎に行っても良いし、各アダプタ回路の状態
や要求に応じて行っても良い。また、各記憶素子と各モ
ジュールとアダプタ回路の接続する数を任意に変更でき
るので、より多くのモジュールを接続したりより多くの
記憶素子を用意してデータ転送時の待ち時間等を削減す
る等、必要とされる性能に応じて接続形態を自由に変化
させることができる。

【００７３】このように、本システムを用いれば、実際
のデータの転送は、転送元から記憶素子と、記憶素子か
ら転送先との２回だけになる。このため、リング状に接
続する場合よりも転送遅延を削減できると共に、転送時
に消費される電力を削減することもできるのである。

【００７４】また、同図に示されているような複数の記
憶素子とスイッチング回路とを用いる代わりに、入出力
ポートを複数有するマルチポートメモリを用いても良
い。

【００７５】さらに、図１３〜図２１の状態遷移図を用
いて、図１１に示されている集積回路の動作について説
明する。図１３〜図２１において、他の図の同等部分に
は同一の符号が付されている。

【００７６】図１３〜図２１においては、説明の便宜
上、集積回路内には、モジュールと記憶素子とが夫々３
つ設けられているものとする。すなわち、３つのモジュ
ール６―４ａ（ｍｏｄＡ），モジュール６―４ｂ（ｍｏ
ｄＢ），モジュール６―４ｃ（ｍｏｄＣ）と、記憶素子
６―１ａ（ｍｅｍ０），記憶素子６―１ｂ（ｍｅｍ
１），記憶素子６―１ｃ（ｍｅｍ２）とがスイッチング
回路６―２を介して接続され、この接続状態の制御を転
送制御回路６―５が行う構成である。

【００７７】以下、モジュール６―４ａがモジュール６
―４ｃにデータを転送し、同時にモジュール６―４ｂが
モジュール６―４ａにデータを転送する場合について説
明する。

【００７８】図１３に示されているように、転送制御回
路６―５内には、各モジュールとの間で転送要求及び転
送許可の授受を行うためのモジュールインタフェース
（ｍｏｄＩ／Ｏ）６１と、スイッチング回路に対して
切替制御信号を出力するためのスイッチインタフェース
（ＳＷＩ／Ｏ）６２とが設けられている。また、転送
制御回路６―５内には、各記憶素子の使用状態（ビジー
／空き）を示す情報、その記憶素子に記憶されるデータ
についての転送元モジュール及び転送先モジュールを示
す情報及びスイッチング回路による接続のオンオフ状態
を示す状態情報の各項目を有するメモリテーブル６３
と、各モジュールの動作状態（ビジー／待機）を示す情
報及び宛先の記憶素子を示す情報の両項目を有するモジ
ュールテーブル６４とが設けられている。

【００７９】図１３において、メモリテーブル６３は全
記憶素子が空き状態であることを示し（「０」）、モジ
ュールテーブル６４は全モジュールが待機状態であるこ
とを示している（「０」）。この状態において、モジュ
ール６―４ａは、転送制御回路６―５に対してデータの
送出を要求する。この要求は転送制御回路６―５内のモ
ジュールインタフェース６１に入力される。

【００８０】図１４において、モジュール６―４ｂは、
転送制御回路に対してデータの送出を要求する。この要
求は転送制御回路６―５内のモジュールインタフェース
６１に入力される。また、転送制御回路６―５は、スイ
ッチング回路６―２を制御して、モジュール６―４ａと
記憶素子６―１ａとを接続させる。これにより、メモリ
テーブル６３は、記憶素子６―１ａ（ｍｅｍ０）がビジ
ー状態（「１」）に変化し、転送元は「Ａ」で転送先は
「Ｃ」、スイッチング回路による接続状態は記憶素子６
―１ａに対する書込み状態を示す「１」となる。

【００８１】さらに、転送制御回路６―５は、モジュー
ル６―４ａに転送許可を通知する。これにより、モジュ
ールテーブル６４は、モジュール６―４ａ（ｍｏｄＡ）
がビジー状態（「１」）、宛先の記憶素子が「ｍｅｍ
０」となる。

【００８２】図１５において、モジュール６―４ａは、
記憶素子６―１ａに対してデータの転送を開始する。ま
た、転送制御回路６―５は、スイッチング回路６―２を
制御して、モジュール６―４ｂと記憶素子６―１ｂとを
接続させる。これにより、メモリテーブル６３は、記憶
素子６―１ｂ（ｍｅｍ１）がビジー状態（「１」）に変
化し、転送元は「Ｂ」で転送先は「Ａ」、スイッチング
回路による接続状態は記憶素子６―１ｂに対する書込み
状態を示す「１」となる。

【００８３】さらに、転送制御回路６―５は、モジュー
ル６―４ｂに転送許可を通知する。これにより、モジュ
ールテーブル６４は、モジュール６―４ｂ（ｍｏｄＢ）
がビジー状態（「１」）、宛先の記憶素子が「ｍｅｍ
１」となる。

【００８４】図１６において、モジュール６―４ａは、
記憶素子６―１ａに対するデータの転送が終了したこと
を転送制御回路６―５に対して通知する。また、モジュ
ール６―４ｂは、記憶素子６―１ｂに対してデータの転
送を開始する。なお、メモリテーブル６３及びモジュー
ルテーブル６４の内容に変化はない。

【００８５】図１７において、モジュール６―４ｂは、
記憶素子６―１ｂに対するデータの転送が終了したこと
を転送制御回路６―５に対して通知する。また、転送制
御回路６―５は、スイッチング回路６―２を制御して、
モジュール６―４ｃと記憶素子６―１ａとを接続し、転
送許可（読出し指示）をモジュール６―４ｃに通知す
る。

【００８６】これにより、メモリテーブル６３は、スイ
ッチング回路による接続状態が記憶素子６―１ａに対す
る読出し状態を示す「２」に変化する。また、モジュー
ルテーブル６４は、モジュール６―４ａ（ｍｏｄＡ）が
待機状態（「０」）、モジュール６―４ｂ（ｍｏｄＢ）
がビジー状態（「１」）で宛先の記憶素子が「ｍｅｍ
１」、モジュール６―４ｃ（ｍｏｄＣ）がビジー状態
（「１」）で宛先の記憶素子が「ｍｅｍ０」となる。

【００８７】図１８において、モジュール６―４ｃは、
記憶素子６―１ａからデータを読出す。また、転送制御
回路６―５は、スイッチング回路６―２を制御して、モ
ジュール６―４ａと記憶素子６―１ｂとを接続し、転送
許可（読出し指示）をモジュール６―４ａに通知する。

【００８８】これにより、メモリテーブル６３は、スイ
ッチング回路による接続状態が記憶素子６―１ｂに対す
る読出し状態を示す「２」に変化する。また、モジュー
ルテーブル６４は、モジュール６―４ａ（ｍｏｄＡ）が
ビジー状態（「１」）で宛先の記憶素子が「ｍｅｍ
１」、モジュール６―４ｂ（ｍｏｄＢ）が待機状態
（「０」）、モジュール６―４ｃ（ｍｏｄＣ）がビジー
状態（「１」）、宛先の記憶素子が「ｍｅｍ０」とな
る。

【００８９】図１９において、モジュール６―４ａは、
記憶素子６―１ｂからデータを読出す。また、モジュー
ル６―４ｃは、記憶素子６―１ａからのデータの読出し
が終了したことを転送制御回路６―５に通知する。な
お、メモリテーブル６３及びモジュールテーブル６４の
内容に変化はない。

【００９０】図２０において、モジュール６―４ａは、
記憶素子６―１ｂからのデータの読出しが終了したこと
を転送制御回路６―５に通知する。また、転送制御回路
６―５は、モジュール６―４ｃと記憶素子６―１ａとの
接続を解除し、記憶素子６―１ａを書込み可能状態にす
る。

【００９１】これにより、メモリテーブル６３は、記憶
素子６―１ａが空き状態に変化する。また、モジュール
テーブル６４は、モジュール６―４ａ（ｍｏｄＡ）がビ
ジー状態（「１」）で宛先の記憶素子が「ｍｅｍ１」、
モジュール６―４ｂ（ｍｏｄＢ）及びモジュール６―４
ｃ（ｍｏｄＣ）が待機状態（「０」）となる。

【００９２】図２１において、転送制御回路６―５は、
モジュール６―４ａと記憶素子６―１ｂとの接続を解除
し、記憶素子６―１ｂを書込み可能状態にする。なお、
メモリテーブル６３は、全ての記憶素子が空き状態とな
る。モジュールテーブル６４は、全てのモジュールが待
機状態（「０」）となる。

【００９３】以上のように、複数のモジュールと複数の
記憶素子との接続状態を制御してデータを転送すること
により、複数のモジュールが同時にデータを送受できる
のである。また、データの転送先がビジー状態であって
も、記憶素子のいずれかが空き状態であれば、データを
送出することができるのである。この場合、記憶素子の
個数を任意に変更すれば、データ転送効率も変わること
になる。さらに、リング型の伝送路を採用する場合に比
べて、転送遅延は小さくなる。

【００９４】ところで、図１１の集積回路では、必ずデ
ータを一旦記憶素子に記憶させている。つまり、記憶素
子を介してデータの転送を行っている。このため、全て
の記憶素子がビジー状態である場合にはモジュールから
のデータの送出が止まってしまう。

【００９５】そこで、この点を改良し、記憶素子にデー
タを記憶しないで、複数のモジュール間でデータを直接
授受するようにしても良い。この場合、転送制御回路６
―５内のモジュールテーブルに宛先モジュールの項目を
追加し、モジュールと記憶素子との間のデータ転送のみ
ならず、モジュール同士の間のデータ転送をも管理すれ
ば良いのである。この複数のモジュール間でデータを直
接交換する場合の構成及び動作について図２２〜図２４
を参照して説明する。図２２〜図２４において、他の図
の同等部分には同一の符号が付されている。

【００９６】図２２に示されているように、図１３〜図
２１の場合と異なり、モジュールテーブル６５に宛先モ
ジュール（宛先ｍｏｄ）の項目が設けられている。この
項目がテーブルに追加されているので、あるモジュール
から他のモジュールに対する直接のデータ転送を管理す
ることができるのである。

【００９７】同図において、モジュール６―４ａは、転
送制御回路６―５に対してデータの送出を要求する。す
ると、図２３において、転送制御回路６―５は、スイッ
チング回路６―２を制御してモジュール６―４ａとモジ
ュール６―４ｃとを接続させ、モジュール６―４ａ及び
モジュール６―４ｃに転送許可を通知する。

【００９８】これにより、メモリテーブル６３はｍｅｍ
０の項目が、転送元がモジュール６―４ａ（「Ａ」）で
転送先がモジュール６―４ｃ（「Ｃ」）の内容となる。
また、モジュールテーブル６５は、モジュール６―４ａ
及びモジュール６―４ｃがビジー状態を示す「１」とな
り、モジュール６―４ａの宛先モジュールはモジュール
６―４ｃ（「Ｃ」）でモジュール６―４ｃの宛先モジュ
ールはモジュール６―４ａ（「Ａ」）となる。この状態
の後、図２４に示されているように、モジュール６―４
ａは、モジュール６―４ｃに対して直接データを転送す
る。

【００９９】以上のように制御すれば、図１３〜図２１
の場合と異なり、記憶素子を介さずにデータ転送が行え
るので、転送元及び転送先のモジュールが共にビジー状
態でない限り、転送における遅延時間が極めて小さくな
るのである。

【０１００】なお、以上の図１１〜図２４に示されてい
るように、記憶素子を用いてデータを転送する場合に
は、モジュールの動作状態や記憶素子の空き状態によっ
ては、データの転送順序がでたらめになり、本来のデー
タの順序が異なってしまう可能性がある。これを防止す
るためには、転送順序を示す情報をデータに付加する
か、テーブルの項目を増やして転送時刻を示す情報を保
持しておけば、本来の転送順序を認識することができ
る。

【０１０１】ここで、従来のリングネットワーク（トー
クンリング）では複数のモジュールのうちの１つのみに
しかネットワーク上へのパケット（データ）送出が許さ
れていないのに対し、本集積回路では伝送路を複数のモ
ジュール間毎に複数の部分伝送路に分断しこの分断され
た各部分伝送路を複数のアダプタによって接続する構成
としているので、複数のモジュールが同時にデータを送
出できるのである。よって、本集積回路によれば、複数
のモジュールが同時にデータの挿入及び抽出を行えるの
で、転送の切替え制御やタイミングの抽出が単純で、高
速化が容易であり、転送効率を高くすることができるの
である。

【０１０２】なお、以上は、データ転送システムを有す
る集積回路について述べたが、集積回路を離れたデータ
転送システムやデータ転送方法について本発明を適用で
きることは明らかである。

【０１０３】請求項の記載に関連して本発明は更に次の
態様をとりうる。

【０１０４】（１）前記データ保持手段は、フリップフ
ロップであることを特徴とする請求項２〜８記載の集積
回路。

【０１０５】（２）前記データ保持手段は、半導体メモ
リであることを特徴とする請求項２〜８記載の集積回
路。

【０１０６】（３）前記複数のアダプタは、前記選択手
段の出力を一旦保持した後に前記他の部分伝送路に出力
するリタイミング手段を更に含むことを特徴とする請求
項１〜３のいずれかに記載の集積回路。

【０１０７】（４）前記リタイミング手段は、システム
クロックをクロックとして前記選択手段の出力を一旦保
持するフリップフロップであることを特徴とする（３）
記載の集積回路。

【０１０８】（５）前記複数のアダプタは、前記伝送路
における予め定められたタイムスロットに対してデータ
の入出力を行うことを特徴とする請求項１〜８のいずれ
かに記載の集積回路。

【０１０９】（６）前記複数のアダプタはカウンタを有
し、前記タイムスロットは該カウンタのカウント値に応
じて定められることを特徴とする（５）記載の集積回
路。

【０１１０】（７）前記データ保持手段は、フリップフ
ロップであることを特徴とする請求項１０〜１７記載の
集積回路。

【０１１１】（８）前記データ保持手段は、半導体メモ
リであることを特徴とする請求項１０〜１７記載の集積
回路。

【０１１２】（９）前記複数のアダプタは、前記選択手
段の出力を一旦保持した後に前記他の部分伝送路に出力
するリタイミング手段を更に含むことを特徴とする請求
項９〜１７のいずれかに記載の集積回路。

【０１１３】（１０）前記リタイミング手段は、システ
ムクロックをクロックとして前記選択手段の出力を一旦
保持するフリップフロップであることを特徴とする
（９）記載の集積回路。

【０１１４】（１１）前記複数のアダプタは、前記伝送
路における予め定められたタイムスロットに対してデー
タの入出力を行うことを特徴とする請求項９〜１７のい
ずれかに記載の集積回路。

【０１１５】（１２）前記複数のアダプタはカウンタを
有し、前記タイムスロットは該カウンタのカウント値に
応じて定められることを特徴とする（１１）記載の集積
回路。

【０１１６】

【発明の効果】以上説明したように本発明は、複数のノ
ード間において転送すべき転送データの転送を行うため
に、転送データを構成するビット数と同一のビット幅を
有する単方向伝送路を用い、複数のノードは転送データ
を伝送路との間で授受するように構成することにより、
転送の切り替え制御やタイミングの抽出が単純で、高速
化が容易であり、転送効率の高いデータ転送システムを
実現できるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施の一形態によるデータ転送システ
ムを有する集積回路の構成を示すブロック図である。

【図２】図１中のアダプタ回路の内部構成例を示すブロ
ック図である。

【図３】転送データのフォーマットを示す図である。

【図４】図２中のデータ抽出挿入回路の動作を示すフロ
ーチャートである。

【図５】図１中のアダプタ回路の他の内部構成例を示す
ブロック図である。

【図６】図１中のアダプタ回路の更に他の内部構成例を
示すブロック図である。

【図７】本発明の実施の他の形態によるデータ転送シス
テムを有する集積回路の構成を示すブロック図である。

【図８】図７の集積回路の動作を示すタイミングチャー
トである。

【図９】図７中の転送制御回路の内部構成例を示すブロ
ック図である。

【図１０】図９中の挿入モジュール決定回路の動作を示
すブロック図である。

【図１１】本発明の実施の更に他の形態によるデータ転
送システムを有する集積回路の構成を示すブロック図で
ある。

【図１２】図１１中のスイッチング回路の内部構成例を
示す図である。

【図１３】図１１に示されている集積回路の動作を示す
状態遷移図である。

【図１４】図１１に示されている集積回路の動作を示す
状態遷移図である。

【図１５】図１１に示されている集積回路の動作を示す
状態遷移図である。

【図１６】図１１に示されている集積回路の動作を示す
状態遷移図である。

【図１７】図１１に示されている集積回路の動作を示す
状態遷移図である。

【図１８】図１１に示されている集積回路の動作を示す
状態遷移図である。

【図１９】図１１に示されている集積回路の動作を示す
状態遷移図である。

【図２０】図１１に示されている集積回路の動作を示す
状態遷移図である。

【図２１】図１１に示されている集積回路の動作を示す
状態遷移図である。

【図２２】図１１に示されている集積回路を改良した他
の集積回路の動作を示す状態遷移図である。

【図２３】図１１に示されている集積回路を改良した他
の集積回路の動作を示す状態遷移図である。

【図２４】図１１に示されている集積回路を改良した他
の集積回路の動作を示す状態遷移図である。

【符号の説明】

１―１ａ〜１―１ｄモジュール１―２ａ〜１―２ｄアダプタ回路１―３バス２―１，２―４フリップフロップ２―２データ抽出挿入回路２―３セレクタ４―１メモリ６―１ａ〜６―１ｄ記憶素子６―２スイッチング回路６―５，７―４転送制御回路

Claims

【特許請求の範囲】

【請求項１】複数のモジュールと、前記複数のモジュ
ール同士の間で授受されるデータが入出力される伝送路
とを含むデータ転送システムを有する集積回路であっ
て、前記複数のモジュール夫々に対応して設けられ対応
するモジュールによる前記伝送路に対するデータの入出
力を制御する複数のアダプタを含み、前記伝送路は前記
複数のモジュール間毎に複数の部分伝送路に分けられて
おりこの分けられた各部分伝送路が前記複数のアダプタ
によって接続されてなることを特徴とするデータ転送シ
ステムを有する集積回路。
【請求項２】前記複数のアダプタは、前記複数の部分
伝送路のうちのある部分伝送路により伝送されるデータ
を一旦保持しこの保持したデータを他の部分伝送路に出
力するデータ保持手段を含み、このデータ保持手段を介
して前記複数の部分伝送路が接続されることによってリ
ング伝送路が形成されることを特徴とする請求項１記載
の集積回路。
【請求項３】前記各部分伝送路は、前記データを構成
するビット数と同一のビット幅を有する単方向伝送路で
あることを特徴とする請求項１又は２記載の集積回路。
【請求項４】前記複数のアダプタは、前記データ保持
手段に保持されたデータと自アダプタに対応するモジュ
ールが出力するデータとを択一的に前記他の部分伝送路
に出力するように制御する選択手段を更に含むことを特
徴とする請求項１〜３のいずれかに記載の集積回路。
【請求項５】前記データは該データを受取るべきモジ
ュールを示す宛先情報を含み、前記選択手段は前記宛先
情報に応じて前記他の部分伝送路への出力制御を行うこ
とを特徴とする請求項４記載の集積回路。
【請求項６】前記複数のモジュール夫々から出力され
る前記データについての転送要求の調停を行う転送制御
手段を更に含むことを特徴とする請求項１〜５のいずれ
かに記載の集積回路。
【請求項７】前記転送制御手段は、前記複数のモジュ
ール夫々に予め付与された優先度に応じて転送要求の調
停を行うことを特徴とする請求項６記載の集積回路。
【請求項８】前記転送制御手段は、前記複数のモジュ
ール夫々から出力される前記転送要求自体に付与された
優先度に応じて転送要求の調停を行うことを特徴とする
請求項６記載の集積回路。
【請求項９】複数のモジュールと、前記複数のモジュ
ール同士の間で授受されるデータが入出力される伝送路
と、前記複数のモジュール夫々に対応して設けられ対応
するモジュールによる前記伝送路に対するデータの入出
力を制御する複数のアダプタとを含むデータ転送システ
ムであって、前記伝送路は前記複数のモジュール間毎に
複数の部分伝送路に分けられておりこの分けられた各部
分伝送路が前記複数のアダプタによって接続されてなる
ことを特徴とするデータ転送システム。
【請求項１０】前記複数のアダプタは、前記複数の部
分伝送路のうちのある部分伝送路により伝送されるデー
タを一旦保持しこの保持したデータを他の部分伝送路に
出力するデータ保持手段を含み、このデータ保持手段を
介して前記複数の部分伝送路が接続されることによって
リング伝送路が形成されることを特徴とする請求項９記
載のデータ転送システム。
【請求項１１】前記複数のモジュール夫々から出力さ
れる前記データについての転送要求の調停を行う転送制
御手段を更に含むことを特徴とする請求項９又は１０記
載のデータ転送システム。
【請求項１２】前記転送制御手段は、前記複数のモジ
ュール夫々に予め付与された優先度に応じて転送要求の
調停を行うことを特徴とする請求項１１記載のデータ転
送システム。
【請求項１３】前記転送制御手段は、前記複数のモジ
ュール夫々から出力される前記転送要求自体に付与され
た優先度に応じて転送要求の調停を行うことを特徴とす
る請求項１１記載のデータ転送システム。
【請求項１４】複数のモジュールと、この複数のモジ
ュールから出力されるデータを記憶する複数の記憶素子
と、前記複数のモジュールと前記複数の記憶素子との接
続状態を制御するスイッチング手段とを含み、前記スイ
ッチング手段の制御によって接続されたモジュールと記
憶素子との間でデータの授受が行われることを特徴とす
るデータ転送システム。
【請求項１５】前記スイッチング手段は、前記複数の
モジュールのうちデータを送出するモジュールと、前記
複数の記憶素子のうち有効なデータを記憶していない記
憶素子とを接続することを特徴とする請求項１４記載の
データ転送システム。
【請求項１６】前記スイッチング手段は、前記データ
を出力したモジュールからの要求に応じて前記接続状態
を制御することを特徴とする請求項１４又は１５記載の
データ転送システム。
【請求項１７】前記スイッチング手段は、前記データ
の授受を行うべきモジュール同士のデータ授受対応関係
を示す情報を保持するモジュール管理テーブルと、前記
複数の記憶素子夫々の使用状態を示す情報を保持するメ
モリ管理テーブルとを含むことを特徴とする請求項１４
〜１６のいずれかに記載のデータ転送システム。
【請求項１８】複数のモジュールと、この複数のモジ
ュールから出力されるデータを記憶する複数の記憶素子
とを含むデータ転送システムにおいて前記複数のモジュ
ールと前記複数の記憶素子との接続状態を制御するスイ
ッチング回路であって、前記データの授受を行うべきモ
ジュール同士のデータ授受対応関係を示す情報を保持す
るモジュール管理テーブルと、前記複数の記憶素子夫々
の使用状態を示す情報を保持するメモリ管理テーブルと
を含み、これら両テーブルの保持内容を参照して前記複
数のモジュールのうちの１つと前記複数の記憶素子のう
ちの１つとを接続することを特徴とするスイッチング回
路。
【請求項１９】前記複数のモジュールのうちデータを
送出するモジュールと、前記複数の記憶素子のうち有効
なデータを記憶していない記憶素子とを接続することを
特徴とする請求項１８記載のスイッチング回路。
【請求項２０】前記データを出力したモジュールから
の要求に応じて前記接続状態を制御することを特徴とす
る請求項１８記載のスイッチング回路。
【請求項２１】複数のモジュールと、この複数のモジ
ュールから出力されるデータを記憶する複数の記憶素子
と、前記複数のモジュール及び前記複数の記憶素子にお
ける相互間の接続状態を制御するスイッチング手段とを
含み、前記スイッチング手段の制御によって接続された
モジュール同士又はモジュールと記憶素子との間でデー
タの授受が行われることを特徴とするデータ転送システ
ム。
【請求項２２】前記スイッチング手段は、前記複数の
モジュールのうちデータを送出するモジュールと、該デ
ータを受取るべきモジュールとを接続することを特徴と
する請求項２１記載のデータ転送システム。
【請求項２３】前記スイッチング手段は、前記複数の
モジュールのうちデータを送出するモジュールと、前記
複数の記憶素子のうち有効なデータを記憶していない記
憶素子とを接続することを特徴とする請求項２１記載の
データ転送システム。
【請求項２４】前記スイッチング手段は、前記データ
を出力したモジュールからの要求に応じて前記接続状態
を制御することを特徴とする請求項２１〜２３のいずれ
かに記載のデータ転送システム。
【請求項２５】前記スイッチング手段は、前記データ
の授受を行うべきモジュール同士のデータ授受対応関係
を示す情報を保持するモジュール管理テーブルと、前記
複数の記憶素子夫々の使用状態を示す情報を保持するメ
モリ管理テーブルとを含むことを特徴とする請求項２１
〜２４のいずれかに記載のデータ転送システム。
【請求項２６】複数のモジュールと、この複数のモジ
ュールから出力されるデータを記憶する複数の記憶素子
とを含むデータ転送システムにおいて前記複数のモジュ
ール及び前記複数の記憶素子における相互間の接続状態
を制御するスイッチング回路であって、前記データの授
受を行うべきモジュール同士のデータ授受対応関係を示
す情報を保持するモジュール管理テーブルと、前記複数
の記憶素子夫々の使用状態を示す情報を保持するメモリ
管理テーブルとを含み、これら両テーブルの保持内容を
参照して前記モジュール同士又は前記モジュールと前記
記憶素子とを接続することを特徴とするスイッチング回
路。
【請求項２７】前記複数のモジュールのうちデータを
送出するモジュールと、該データを受取るべきモジュー
ルとを接続することを特徴とする請求項２６記載のスイ
ッチング回路。
【請求項２８】前記複数のモジュールのうちデータを
送出するモジュールと、前記複数の記憶素子のうち有効
なデータを記憶していない記憶素子とを接続することを
特徴とする請求項２６記載のスイッチング回路。
【請求項２９】前記データを出力したモジュールから
の要求に応じて前記接続状態を制御することを特徴とす
る請求項２６記載のスイッチング回路。
【請求項３０】複数のモジュールと、前記複数のモジ
ュール同士の間で授受されるデータが入出力される伝送
路とを含むデータ転送システムにおいて前記複数のモジ
ュール夫々に対応して設けられ対応するモジュールによ
る前記伝送路に対するデータの入出力を制御するアダプ
タであって、前記伝送路は前記複数のモジュール間毎に
複数の部分伝送路に分けられておりこの分けられた部分
伝送路のうちのある部分伝送路により伝送されるデータ
を一旦保持しこの保持したデータを他の部分伝送路に出
力するデータ保持手段を含むことを特徴とするアダプ
タ。
【請求項３１】前記データ保持手段を介して前記複数
の部分伝送路が接続されることによってリング伝送路が
形成されることを特徴とする請求項３０記載のアダプ
タ。
【請求項３２】前記各部分伝送路は、前記データを構
成するビット数と同一のビット幅を有する単方向伝送路
であることを特徴とする請求項３０又は３１記載のアダ
プタ。
【請求項３３】前記データ保持手段に保持されたデー
タと自アダプタに対応するモジュールが出力するデータ
とを択一的に前記他の部分伝送路に出力するように制御
する選択手段を更に含むことを特徴とする請求項３０〜
３２のいずれかに記載のアダプタ。
【請求項３４】前記データは該データを受取るべきモ
ジュールを示す宛先情報を含み、前記選択手段は前記宛
先情報に応じて前記他の部分伝送路への出力制御を行う
ことを特徴とする請求項３０〜３３のいずれかに記載の
アダプタ。
【請求項３５】複数のモジュールと、前記複数のモジ
ュール同士の間で授受されるデータが入出力される伝送
路と、前記複数のモジュール夫々に対応して設けられ対
応するモジュールによる前記伝送路に対するデータの入
出力を制御する複数のアダプタとを含み、前記伝送路は
前記複数のモジュール間毎に複数の部分伝送路に分けら
れこの分けられた各部分伝送路が前記複数のアダプタに
よって接続されてなるデータ転送システムにおいて前記
複数のアダプタが夫々行うデータ転送方法であって、前
記複数の部分伝送路のうちのある部分伝送路により伝送
されるデータを一旦保持する保持ステップと、この保持
したデータを他の部分伝送路に出力する出力ステップと
を含むことを特徴とするデータ転送方法。
【請求項３６】前記保持したデータと自アダプタに対
応するモジュールが出力するデータとを択一的に前記他
の部分伝送路に出力する選択ステップを更に含むことを
特徴とする請求項３５記載のデータ転送方法。
【請求項３７】前記データは該データを受取るべきモ
ジュールを示す宛先情報を含み、前記選択ステップにお
いては前記宛先情報に応じて前記他の部分伝送路への出
力制御を行うことを特徴とする請求項３６記載のデータ
転送方法。
【請求項３８】前記複数のモジュール夫々から出力さ
れる前記データについての転送要求の調停を行う転送制
御ステップを更に含むことを特徴とする請求項３５〜３
７のいずれかに記載のデータ転送方法。
【請求項３９】前記転送制御ステップにおいては、前
記複数のモジュール夫々に予め付与された優先度に応じ
て転送要求の調停を行うことを特徴とする請求項３８記
載のデータ転送方法。
【請求項４０】前記転送制御ステップにおいては、前
記複数のモジュール夫々から出力される前記転送要求自
体に付与された優先度に応じて転送要求の調停を行うこ
とを特徴とする請求項３８記載のデータ転送方法。
【請求項４１】複数のモジュールと、前記複数のモジ
ュール同士の間で授受されるデータが入出力される伝送
路と、前記複数のモジュール夫々に対応して設けられ対
応するモジュールによる前記伝送路に対するデータの入
出力を制御する複数のアダプタとを含み、前記伝送路は
前記複数のモジュール間毎に複数の部分伝送路に分けら
れこの分けられた各部分伝送路が前記複数のアダプタに
よって接続されてなるデータ転送システムにおけるデー
タ転送方法であって、前記複数の部分伝送路のうちのあ
る部分伝送路により伝送されるデータを一旦保持する保
持ステップと、この保持したデータを他の部分伝送路に
出力する出力ステップとを含むことを特徴とするデータ
転送方法。
【請求項４２】前記複数のモジュール夫々から出力さ
れる前記データについての転送要求の調停を行う転送制
御ステップを更に含むことを特徴とする請求項４１記載
のデータ転送方法。
【請求項４３】前記転送制御ステップにおいては、前
記複数のモジュール夫々に予め付与された優先度に応じ
て転送要求の調停を行うことを特徴とする請求項４２記
載のデータ転送方法。
【請求項４４】前記転送制御ステップにおいては、前
記複数のモジュール夫々から出力される前記転送要求自
体に付与された優先度に応じて転送要求の調停を行うこ
とを特徴とする請求項４２記載のデータ転送方法。
【請求項４５】複数のモジュールと、この複数のモジ
ュールから出力されるデータを記憶する複数の記憶素子
と、前記複数のモジュールと前記複数の記憶素子との接
続状態を制御するスイッチング手段とを含むデータ転送
システムにおけるデータ転送方法であって、前記スイッ
チング手段によって前記複数のモジュールのうちのいず
れかと前記複数の記憶素子のいずれかとを接続する接続
ステップと、この接続されたモジュールと記憶素子との
間でデータの授受を行うステップとを含むことを特徴と
するデータ転送方法。
【請求項４６】前記接続ステップにおいては、前記複
数のモジュールのうちデータを送出するモジュールと、
前記複数の記憶素子のうち有効なデータを記憶していな
い記憶素子とを接続することを特徴とする請求項４５記
載のデータ転送方法。
【請求項４７】前記接続ステップにおいては、前記デ
ータを出力したモジュールからの要求に応じて前記接続
状態を制御することを特徴とする請求項４５又は４６記
載のデータ転送方法。
【請求項４８】前記接続ステップにおいては、前記デ
ータの授受を行うべきモジュール同士のデータ授受対応
関係を示す情報を保持するモジュール管理テーブルと、
前記複数の記憶素子夫々の使用状態を示す情報を保持す
るメモリ管理テーブルとを参照して接続を行うことを特
徴とする請求項４５〜４７のいずれかに記載のデータ転
送方法。
【請求項４９】複数のモジュールと、この複数のモジ
ュールから出力されるデータを記憶する複数の記憶素子
と、前記複数のモジュール及び前記複数の記憶素子にお
ける相互間の接続状態を制御するスイッチング手段とを
含むデータ転送システムにおけるデータ転送方法であっ
て、前記スイッチング手段によって前記複数のモジュー
ル及び前記複数の記憶素子のうち２つのモジュール同士
又はモジュールと記憶素子とを接続する接続ステップ
と、この接続されたモジュール同士又はモジュールと記
憶素子との間でデータの授受を行うステップとを含むこ
とを特徴とするデータ転送方法。
【請求項５０】前記接続ステップにおいては、前記複
数のモジュールのうちデータを送出するモジュールと、
該データを受取るべきモジュールとを接続することを特
徴とする請求項４９記載のデータ転送方法。
【請求項５１】前記接続ステップにおいては、前記複
数のモジュールのうちデータを送出するモジュールと、
前記複数の記憶素子のうち有効なデータを記憶していな
い記憶素子とを接続することを特徴とする請求項４９記
載のデータ転送方法。
【請求項５２】前記接続ステップにおいては、前記デ
ータを出力したモジュールからの要求に応じて前記接続
状態を制御することを特徴とする請求項４９〜５１のい
ずれかに記載のデータ転送方法。
【請求項５３】前記接続ステップにおいては、前記デ
ータの授受を行うべきモジュール同士のデータ授受対応
関係を示す情報を保持するモジュール管理テーブルと、
前記複数の記憶素子夫々の使用状態を示す情報を保持す
るメモリ管理テーブルとを参照して接続を行うことを特
徴とする請求項４９〜５２のいずれかに記載のデータ転
送方法。