CA1172769A - Dispositif temporel d'acces a une memoire par un calculateur central et des calculateurs peripheriques - Google Patents
Dispositif temporel d'acces a une memoire par un calculateur central et des calculateurs peripheriquesInfo
- Publication number
- CA1172769A CA1172769A CA000356294A CA356294A CA1172769A CA 1172769 A CA1172769 A CA 1172769A CA 000356294 A CA000356294 A CA 000356294A CA 356294 A CA356294 A CA 356294A CA 1172769 A CA1172769 A CA 1172769A
- Authority
- CA
- Canada
- Prior art keywords
- computers
- peripheral
- bus
- access
- single bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/366—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a centralised polling arbiter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
Abstract
Un dispositif de partage temporel de l'accès à une mémoire principale connectée à bus unique dans une installation incluant des calculateurs périphériques rapides permettant de décharger un calculateur central et ne comportant seulement qu'une mémoire principale. Ce dispositif comporte un circuit de scrutation permettant de déceler un calculateur périphérique qui a demandé à être connecte au bus unique pour avoir accès à la mémoire principale et un circuit de décision accordant l'autorisation au calculateur périphérique de se connecter au bus unique en fonction de l'état d'utilisation de ce bus et donnant l'ordre à tous les autres calculateurs de se déconnecter du bus lorsque l'accès à la mémoire est possible. Application à l'informatique en temps réel et, en particulier, à la teléphonie.
Description
~7~ ~69 La présente invention concerne un dispositif de partage temporel de l'accès à une memoire principale connectee a un bus unique entre un calculateur central et une pluralité de calculateurs peripheriques.
Un tel dispositif est particulierement utile dans les installations incluant plusieurs calculateurs peri-pheriques rapides, notamment de transmission de donnees, ou, dans le but de decharger le calculateur central de commande a progra~me enregistre, il est mis en oeuvre une pluralité dlunités d'échange périphériques comportant chacune un calculateur programmé de ~aible capacite ef~ec-tuant toutes les fonctions elementaires a un niveau local.
Toutefois ces calculateurs peripheriques doivent avoir de temps en temps, accès à une memoire pricipale, par exemple pour un echange d'informations avec le calculateur central.
Cette memoire principale est alors connectée à un bus unique et un dispositif de partage temporel de l'accès à cette mémoire est requis.
Toutefois.de tels dispositifs sont generalement :: ~ complexes, coûteux et lents. Le but de la presente invention est dlobvier a ces inconvenients.
Plus particulièrement, la presente.i~ve~tion propo-se un~dispositif de partage temporel de l'accès ~ une ~ 25 -mémoire principale connectee a un bus unique entre un : calculateur central prioritaire et une pluralite de calculateurs periphériques dans lequel les calculateurs .:
sont tous programmes. Ce dispositif comporte un circuit de scrutation~permettant de deceler llun des calculateurs :
periphériques ayant demandé a être connecté au bus unique pour avoir accès à la memoire principale, et un circuit de décision accordant une autorisation au calculateur periphrique qui.l'a demand~, cle se connecter.
au bus unique.lo~sque...l'accès à la memoire principale est libre et donnan~ un Dr.~re a.tous les autres calèulateurs de se deconnecter du bus unique.
, ; ' ~ ' , ~ ~ ' ' ` ~
7%7~9 Le circuit de scrutation est relié de façon bi-directionnelle au~ différents calculateurs périphé-riques ainsi qu'au clrcuit de décision, cP dernier étant également relié de fac,on bidirectionnelle aux différents calcula-teurs périphériques et au calcula-teur central.
La présente invention sera mieux comprise et d'autres buts, caractéristiques et avantages, appa-raitront plus clairement à la lec.ture de la descrip-tion qui suit d'un mode de réalisation p~eferé del'i~vention, a laquell~ un uessirl est annexe.
La figure 1 représente schématiquement le dispo-sitif selon l'invention et ses liaisons avec les dif-férents calculateurs de l'installation, et La figure 2 représente schématiquement et part~el-lement le mode préféré de réalisation d'un tel dispo-sitif.
En référence maintenant à la figure 1, un calcu-lateur central 1 est connecté à une mémoire principale 2 par l'intermédiaire d'un bus de transmission 3. Des cal-culateurs périphériques 41, 42, 43 ... peu~ent égale-ment être connectés au bus 3.
Sur la figure, seuls trois calculateurs périphé-riques ont été représentés, mais il est bien évident que le nombre de ces calculateurs périphériques peut , être différent de trois. En téléphonie par exemple à cause des normes admises, le nombre de ces calcu-lateurs périphériques est inférieur ou égal à sei~e.
Les différents calculateurs fonctionnbnt en mode asynchrone mais il est toutefois possible de les syn-chroniser par l'adjonction d'une horloge commune.
Normalement, seul le calculateur cèntral 1 a accès en permanence à la mémoire 2 par l'intermé-diaire du bus de transmission 3, les calculateurs périphériques 41, 42, 43 .... étant déconnectés du bus 3.
.
:~ . ' .
~7~769 Cependant lorsque l'un d'eux a besoin d'avoir accès à
une mémoire importante, par exemple pour un échange d'in~ormations avec un autre calculateur, l'autorisa-tion doit être demandée au dispositif 5 de partage temporel du bus 3 pour qUff ce calculateur périphérique puisse se connecter au bus en évitant tout brouillage de l'information circulant sur le bus.
Dans ce but, le dispositif 5 comportff un circuit de scrutation 6 relié de façon bidirectionnelle aux différents calculateurs périphériques 41, 42, 43 de manière, d'une partl à déceler une demande d'accès éventuelle émise par l'un d'eux et, d'autre part, à
déterminer l'adresse du calculateur périphérique l'ayant emise.
1~L'adresse est alors transmise aux différents calculateurs périphériques 41, 42, 43 ... et l'infor-mation de demande d'accès au bus 3 au circuit de dé-cision 7 qui reçoit ésalement une information sur l'état d'occupation ou de non-occupation du bus 3 par l'intermédiaire de sa liaison bidirectionnelle avec les calculateurs périphériques, et l'autorisation d'accorder le bus 3 à un calculateur périphérique de la part du calculateur central 1 lorsque ce dernier peut être déconnecté du bus 3 sans interrompre une séquence de transmission en cours a~ec la mémoire 2.
;: ~orsque le circuit de scrutation 6 a décelé la demande émise par exemple par le calculateur 42 d'etre : connecté au bus 3, le circuit de décision 7 vérifie auprès des différents calculateurs périphériques que le bus est libre et, si le calculateur central 1 n'a pas besoin de la mémoire 2, il accorde l'autorisation au calculateur 42 de se connecter au bus 3 et donne l'ordre à tous les autres calculateurs de se déconnec-ter du bus 51 ils ne le sont pas déjà.
: .
; : ,. :
: , :
.', , . : . .
. . : : ~
7~
Le circuit de scrutation 6 continue alors ses fonc-tions et, lorsque la fin de l'occupation du bus 3 par le calculateur périphérique 42 sera détectée, le cal-culateur central 1 aura à nouveau accès à la mémoire 2 par l'intermédiaire du bus 3.
Comme on peut le constater, le cycle d'accès à
la mémoire 2 est asynchrone, et seuls certains si-gnaux de service doivent être synchronisés pour des raisons de compatibilité entre les différents calcu-lateurs.
La transmission d'un message d'un calculateur àun autre est obtenue à l'aide d'un cycle d'écriture dans la mémoire 2 effectué par le calculateur émetteur, suivi d'un cycle~de lecture de la mémoire 2 effectué
par le calculateur-récepteur ; les jonctions requises pour informer le calculateur-récepteur qu'il doit sffectuer un cycle de lecture de la mémoire 2 n'ont pas été représsntées sur la figure puisqu'elle3 ne font pas partie de l'invention.
Un mode préféré de réalisation du dispositi~ S
a été représenté partiellement figure -2 sur laquelle les éléments communs au schéma de la figure 1 sont désignés par les mêmes références.
Le circuit de scrutation 6 inclut essentiellement un compteur cyclique 61, un multiplexeur 62, et un8 bascule 63.
Le multiplexeur 62 a ses entrées~connectées aux différents calculateurs périphériques 41, 42, 43 ...;
il est commandé à l'aide du compteur cyclique 61 dont le cycle dépend~du nombre de calculateurs périphériques pouvant être connectés au bus 3.Dans un exemple de réalisation~ le temps de connexion du multiplexeur à chaque ligne d'entrée est égal à 200 nano-secondes.
.
:: i ~- : , - :
- : . , : : .
: - : ~ . -, . : .
,:~ : ' :
~ 6~
Lorsque la demande émise par l'un des calcula-teurs périphériques 4i, 42, 43 ... d'etre connecté
au bus est décelée, la bascule 63 change d'état et bloque le compteur cyclique 61 sur l'adresse du calculateur périphérique ayant émis la demande.
Le circuit de décision 7 reçoit alors l'infor-mation par l'intermédiaire de la bascule 63. L'auto-risation de se connecter au bus est alors donnée sous ~orme d'un signal simple dès que le bus est li-bre au calcula~eur indiqué par le compteur cycli-que 61 du circuit scrutation 6.
Dès que l'autorisation est donnée, la bascule 63 est remise en l'état initial e* le compteur cyclique 61 est remis en service.
Bien que seul un mode de réalisation ait été
décrit, il est évident que toute modification apportée par l'Homme de l'Art dans l'esprit de l'inve~tion ne sortirait pas du cadre de la présente invention.
Par exemple, à certains calculateurs peut atre attribuée une priorité d'accès au bus 3 par une simple modification apportée au circuit descru~ion 6. De même, un circuit de sur~eillance peut être ajouté pour limiter le temps d'accès à la mémoire principale al-louée à chaque calculateur périphérique.
.
~ ~ !
.
:: - ~ :
~ . ~
Un tel dispositif est particulierement utile dans les installations incluant plusieurs calculateurs peri-pheriques rapides, notamment de transmission de donnees, ou, dans le but de decharger le calculateur central de commande a progra~me enregistre, il est mis en oeuvre une pluralité dlunités d'échange périphériques comportant chacune un calculateur programmé de ~aible capacite ef~ec-tuant toutes les fonctions elementaires a un niveau local.
Toutefois ces calculateurs peripheriques doivent avoir de temps en temps, accès à une memoire pricipale, par exemple pour un echange d'informations avec le calculateur central.
Cette memoire principale est alors connectée à un bus unique et un dispositif de partage temporel de l'accès à cette mémoire est requis.
Toutefois.de tels dispositifs sont generalement :: ~ complexes, coûteux et lents. Le but de la presente invention est dlobvier a ces inconvenients.
Plus particulièrement, la presente.i~ve~tion propo-se un~dispositif de partage temporel de l'accès ~ une ~ 25 -mémoire principale connectee a un bus unique entre un : calculateur central prioritaire et une pluralite de calculateurs periphériques dans lequel les calculateurs .:
sont tous programmes. Ce dispositif comporte un circuit de scrutation~permettant de deceler llun des calculateurs :
periphériques ayant demandé a être connecté au bus unique pour avoir accès à la memoire principale, et un circuit de décision accordant une autorisation au calculateur periphrique qui.l'a demand~, cle se connecter.
au bus unique.lo~sque...l'accès à la memoire principale est libre et donnan~ un Dr.~re a.tous les autres calèulateurs de se deconnecter du bus unique.
, ; ' ~ ' , ~ ~ ' ' ` ~
7%7~9 Le circuit de scrutation est relié de façon bi-directionnelle au~ différents calculateurs périphé-riques ainsi qu'au clrcuit de décision, cP dernier étant également relié de fac,on bidirectionnelle aux différents calcula-teurs périphériques et au calcula-teur central.
La présente invention sera mieux comprise et d'autres buts, caractéristiques et avantages, appa-raitront plus clairement à la lec.ture de la descrip-tion qui suit d'un mode de réalisation p~eferé del'i~vention, a laquell~ un uessirl est annexe.
La figure 1 représente schématiquement le dispo-sitif selon l'invention et ses liaisons avec les dif-férents calculateurs de l'installation, et La figure 2 représente schématiquement et part~el-lement le mode préféré de réalisation d'un tel dispo-sitif.
En référence maintenant à la figure 1, un calcu-lateur central 1 est connecté à une mémoire principale 2 par l'intermédiaire d'un bus de transmission 3. Des cal-culateurs périphériques 41, 42, 43 ... peu~ent égale-ment être connectés au bus 3.
Sur la figure, seuls trois calculateurs périphé-riques ont été représentés, mais il est bien évident que le nombre de ces calculateurs périphériques peut , être différent de trois. En téléphonie par exemple à cause des normes admises, le nombre de ces calcu-lateurs périphériques est inférieur ou égal à sei~e.
Les différents calculateurs fonctionnbnt en mode asynchrone mais il est toutefois possible de les syn-chroniser par l'adjonction d'une horloge commune.
Normalement, seul le calculateur cèntral 1 a accès en permanence à la mémoire 2 par l'intermé-diaire du bus de transmission 3, les calculateurs périphériques 41, 42, 43 .... étant déconnectés du bus 3.
.
:~ . ' .
~7~769 Cependant lorsque l'un d'eux a besoin d'avoir accès à
une mémoire importante, par exemple pour un échange d'in~ormations avec un autre calculateur, l'autorisa-tion doit être demandée au dispositif 5 de partage temporel du bus 3 pour qUff ce calculateur périphérique puisse se connecter au bus en évitant tout brouillage de l'information circulant sur le bus.
Dans ce but, le dispositif 5 comportff un circuit de scrutation 6 relié de façon bidirectionnelle aux différents calculateurs périphériques 41, 42, 43 de manière, d'une partl à déceler une demande d'accès éventuelle émise par l'un d'eux et, d'autre part, à
déterminer l'adresse du calculateur périphérique l'ayant emise.
1~L'adresse est alors transmise aux différents calculateurs périphériques 41, 42, 43 ... et l'infor-mation de demande d'accès au bus 3 au circuit de dé-cision 7 qui reçoit ésalement une information sur l'état d'occupation ou de non-occupation du bus 3 par l'intermédiaire de sa liaison bidirectionnelle avec les calculateurs périphériques, et l'autorisation d'accorder le bus 3 à un calculateur périphérique de la part du calculateur central 1 lorsque ce dernier peut être déconnecté du bus 3 sans interrompre une séquence de transmission en cours a~ec la mémoire 2.
;: ~orsque le circuit de scrutation 6 a décelé la demande émise par exemple par le calculateur 42 d'etre : connecté au bus 3, le circuit de décision 7 vérifie auprès des différents calculateurs périphériques que le bus est libre et, si le calculateur central 1 n'a pas besoin de la mémoire 2, il accorde l'autorisation au calculateur 42 de se connecter au bus 3 et donne l'ordre à tous les autres calculateurs de se déconnec-ter du bus 51 ils ne le sont pas déjà.
: .
; : ,. :
: , :
.', , . : . .
. . : : ~
7~
Le circuit de scrutation 6 continue alors ses fonc-tions et, lorsque la fin de l'occupation du bus 3 par le calculateur périphérique 42 sera détectée, le cal-culateur central 1 aura à nouveau accès à la mémoire 2 par l'intermédiaire du bus 3.
Comme on peut le constater, le cycle d'accès à
la mémoire 2 est asynchrone, et seuls certains si-gnaux de service doivent être synchronisés pour des raisons de compatibilité entre les différents calcu-lateurs.
La transmission d'un message d'un calculateur àun autre est obtenue à l'aide d'un cycle d'écriture dans la mémoire 2 effectué par le calculateur émetteur, suivi d'un cycle~de lecture de la mémoire 2 effectué
par le calculateur-récepteur ; les jonctions requises pour informer le calculateur-récepteur qu'il doit sffectuer un cycle de lecture de la mémoire 2 n'ont pas été représsntées sur la figure puisqu'elle3 ne font pas partie de l'invention.
Un mode préféré de réalisation du dispositi~ S
a été représenté partiellement figure -2 sur laquelle les éléments communs au schéma de la figure 1 sont désignés par les mêmes références.
Le circuit de scrutation 6 inclut essentiellement un compteur cyclique 61, un multiplexeur 62, et un8 bascule 63.
Le multiplexeur 62 a ses entrées~connectées aux différents calculateurs périphériques 41, 42, 43 ...;
il est commandé à l'aide du compteur cyclique 61 dont le cycle dépend~du nombre de calculateurs périphériques pouvant être connectés au bus 3.Dans un exemple de réalisation~ le temps de connexion du multiplexeur à chaque ligne d'entrée est égal à 200 nano-secondes.
.
:: i ~- : , - :
- : . , : : .
: - : ~ . -, . : .
,:~ : ' :
~ 6~
Lorsque la demande émise par l'un des calcula-teurs périphériques 4i, 42, 43 ... d'etre connecté
au bus est décelée, la bascule 63 change d'état et bloque le compteur cyclique 61 sur l'adresse du calculateur périphérique ayant émis la demande.
Le circuit de décision 7 reçoit alors l'infor-mation par l'intermédiaire de la bascule 63. L'auto-risation de se connecter au bus est alors donnée sous ~orme d'un signal simple dès que le bus est li-bre au calcula~eur indiqué par le compteur cycli-que 61 du circuit scrutation 6.
Dès que l'autorisation est donnée, la bascule 63 est remise en l'état initial e* le compteur cyclique 61 est remis en service.
Bien que seul un mode de réalisation ait été
décrit, il est évident que toute modification apportée par l'Homme de l'Art dans l'esprit de l'inve~tion ne sortirait pas du cadre de la présente invention.
Par exemple, à certains calculateurs peut atre attribuée une priorité d'accès au bus 3 par une simple modification apportée au circuit descru~ion 6. De même, un circuit de sur~eillance peut être ajouté pour limiter le temps d'accès à la mémoire principale al-louée à chaque calculateur périphérique.
.
~ ~ !
.
:: - ~ :
~ . ~
Claims (2)
1. Dispositif de partage temporel de l'accès à
à une mémoire principale connectée à un bus unique entre un calculateur central prioritaire et une pluralité de calculateurs périphériques, lesdit calculateurs étant tous programmés, caractérisé en ce qu'il comporte un circuit de scrutation permettant de déceler l'un des calculateurs périphériques ayant demandé à être connecté
audit bus unique pour avoir accès à ladite mémoire prin-cipale, et un circuit de décision accordant une autori-sation audit calculateur périphérique qui l'a demandé, de se connecter audit bus unique lorsque l'accès à
ladite mémoire principale est libre et donnant un ordre à tous les autres calculateurs de se déconnecter dudit bus unique, ledit circuit de scrutation étant relié d'une façon bidirectionnelle aux différents calculateurs péri-phériques et audit circuit de décision qui est également relié d'une façon bidirectionnelle aux différents calcula-teurs périphériques et au calculateur central.
à une mémoire principale connectée à un bus unique entre un calculateur central prioritaire et une pluralité de calculateurs périphériques, lesdit calculateurs étant tous programmés, caractérisé en ce qu'il comporte un circuit de scrutation permettant de déceler l'un des calculateurs périphériques ayant demandé à être connecté
audit bus unique pour avoir accès à ladite mémoire prin-cipale, et un circuit de décision accordant une autori-sation audit calculateur périphérique qui l'a demandé, de se connecter audit bus unique lorsque l'accès à
ladite mémoire principale est libre et donnant un ordre à tous les autres calculateurs de se déconnecter dudit bus unique, ledit circuit de scrutation étant relié d'une façon bidirectionnelle aux différents calculateurs péri-phériques et audit circuit de décision qui est également relié d'une façon bidirectionnelle aux différents calcula-teurs périphériques et au calculateur central.
2. Dispositif selon la revendication 1, caracté-risé en ce que ledit circuit de scrutation inclut un comp-teur cyclique, un multiplexeur et une bascule, ledit multiplexeur étant commandé par ledit compteur cyclique dont le cycle dépend du nombre desdits calculateurs périphériques pouvant être connectés audit bus unique, ledit multiplexeur ayant des entrées connectées auxdits calculateurs périphériques et une sortie reliée à une entrée de ladite bascule,de manière à arrêter ledit compteur cyclique sur une adresse d'un calculateur péri-phérique ayant demande à être connecté audit bus unique, ladite bascule ayant une sortie connectée à une entrée dudit circuit de décision qui comprend une sortie connectée d'une part à une autre entrée de ladite bascu-le de manière à remettre cette bascule en sont état initial et, d'autre part, à une borne de commande dudit compteur cyclique de manière à remettre ce compteur en service dès qu'une autorisation de connection audit bus unique a été accordée par ledit circuit de décision.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7919505 | 1979-07-30 | ||
| FR7919505A FR2462745B1 (fr) | 1979-07-30 | 1979-07-30 | Dispositif de partage temporel de l'acces a une memoire connectee a un bus unique entre un calculateur central et une pluralite de calculateurs peripheriques |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CA1172769A true CA1172769A (fr) | 1984-08-14 |
Family
ID=9228411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CA000356294A Expired CA1172769A (fr) | 1979-07-30 | 1980-07-16 | Dispositif temporel d'acces a une memoire par un calculateur central et des calculateurs peripheriques |
Country Status (25)
| Country | Link |
|---|---|
| US (1) | US4611275A (fr) |
| JP (1) | JPS56500946A (fr) |
| AR (1) | AR228432A1 (fr) |
| AT (1) | AT385605B (fr) |
| AU (1) | AU544135B2 (fr) |
| BE (1) | BE884502A (fr) |
| BR (1) | BR8008770A (fr) |
| CA (1) | CA1172769A (fr) |
| CH (1) | CH640646A5 (fr) |
| DD (1) | DD152436A5 (fr) |
| DE (1) | DE3049774T1 (fr) |
| ES (1) | ES493412A0 (fr) |
| FR (1) | FR2462745B1 (fr) |
| GB (1) | GB2070826B (fr) |
| HK (1) | HK2685A (fr) |
| IT (1) | IT1129026B (fr) |
| LU (1) | LU82660A1 (fr) |
| MA (1) | MA18914A1 (fr) |
| MX (1) | MX147199A (fr) |
| NL (1) | NL8020243A (fr) |
| OA (1) | OA06591A (fr) |
| SE (1) | SE442352B (fr) |
| SG (1) | SG55084G (fr) |
| WO (1) | WO1981000468A1 (fr) |
| ZA (1) | ZA804217B (fr) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4574350A (en) * | 1982-05-19 | 1986-03-04 | At&T Bell Laboratories | Shared resource locking apparatus |
| GB2123189B (en) * | 1982-06-05 | 1987-06-10 | British Aerospace | Communication between computers |
| GB2170624B (en) * | 1982-06-05 | 1987-06-10 | British Aerospace | Communication between computers |
| US4484273A (en) * | 1982-09-03 | 1984-11-20 | Sequoia Systems, Inc. | Modular computer system |
| US4831358A (en) * | 1982-12-21 | 1989-05-16 | Texas Instruments Incorporated | Communications system employing control line minimization |
| US4868742A (en) * | 1984-06-20 | 1989-09-19 | Convex Computer Corporation | Input/output bus for system which generates a new header parcel when an interrupted data block transfer between a computer and peripherals is resumed |
| JPS61166668A (ja) * | 1985-01-19 | 1986-07-28 | Panafacom Ltd | 多重プロセツサ制御方式 |
| US4875158A (en) * | 1985-08-14 | 1989-10-17 | Apple Computer, Inc. | Method for requesting service by a device which generates a service request signal successively until it is serviced |
| US4910655A (en) * | 1985-08-14 | 1990-03-20 | Apple Computer, Inc. | Apparatus for transferring signals and data under the control of a host computer |
| US4918598A (en) * | 1985-08-14 | 1990-04-17 | Apple Computer, Inc. | Method for selectively activating and deactivating devices having same first address and different extended addresses |
| US4912627A (en) * | 1985-08-14 | 1990-03-27 | Apple Computer, Inc. | Method for storing a second number as a command address of a first peripheral device and a third number as a command address of a second peripheral device |
| JP2749819B2 (ja) * | 1987-10-26 | 1998-05-13 | 松下電工株式会社 | 共有メモリ制御方式 |
| US5293493A (en) * | 1989-10-27 | 1994-03-08 | International Business Machines Corporation | Preemption control for central processor with cache |
| FR2654531A1 (fr) * | 1989-11-13 | 1991-05-17 | Diatech France Sarl | Dispositif d'interconnection sur le meme bus de plusieurs microprocesseurs 16 bits. |
| FR2664772A1 (fr) * | 1990-07-13 | 1992-01-17 | Thomson Csf | Reseau local d'intercommunication de modules de traitement de donnees. |
| SE9203016L (sv) * | 1992-10-14 | 1994-04-15 | Ericsson Telefon Ab L M | Signalbehandlingssystem med delat dataminne |
| JP3615409B2 (ja) * | 1999-01-29 | 2005-02-02 | 沖電気工業株式会社 | パケット通信装置 |
| US6374319B1 (en) | 1999-06-22 | 2002-04-16 | Philips Electronics North America Corporation | Flag-controlled arbitration of requesting agents |
| US6675268B1 (en) * | 2000-12-11 | 2004-01-06 | Lsi Logic Corporation | Method and apparatus for handling transfers of data volumes between controllers in a storage environment having multiple paths to the data volumes |
| CN100354849C (zh) * | 2004-05-14 | 2007-12-12 | 凌阳科技股份有限公司 | 加强型可扩充分时总线架构 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB904334A (en) * | 1959-02-04 | 1962-08-29 | Int Computers & Tabulators Ltd | Improvements in or relating to data handling equipment |
| US3289168A (en) * | 1962-07-31 | 1966-11-29 | Ibm | Interrupt control system |
| US3629854A (en) * | 1969-07-22 | 1971-12-21 | Burroughs Corp | Modular multiprocessor system with recirculating priority |
| FR2273317B1 (fr) * | 1974-05-28 | 1976-10-15 | Philips Electrologica | |
| US3959775A (en) * | 1974-08-05 | 1976-05-25 | Gte Automatic Electric Laboratories Incorporated | Multiprocessing system implemented with microprocessors |
| NL7411989A (nl) * | 1974-09-10 | 1976-03-12 | Philips Nv | Computersysteem met busstruktuur. |
| US4034347A (en) * | 1975-08-08 | 1977-07-05 | Bell Telephone Laboratories, Incorporated | Method and apparatus for controlling a multiprocessor system |
| JPS5837585B2 (ja) * | 1975-09-30 | 1983-08-17 | 株式会社東芝 | ケイサンキソウチ |
| JPS5812611B2 (ja) * | 1975-10-15 | 1983-03-09 | 株式会社東芝 | デ−タテンソウセイギヨホウシキ |
| DE2546202A1 (de) * | 1975-10-15 | 1977-04-28 | Siemens Ag | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
| JPS5296836A (en) * | 1976-02-10 | 1977-08-15 | Toshiba Corp | Multiplex data processing system |
| US4104720A (en) * | 1976-11-29 | 1978-08-01 | Data General Corporation | CPU/Parallel processor interface with microcode extension |
| US4128876A (en) * | 1977-04-28 | 1978-12-05 | International Business Machines Corporation | Synchronous microcode generated interface for system of microcoded data processors |
-
1979
- 1979-07-30 FR FR7919505A patent/FR2462745B1/fr not_active Expired
-
1980
- 1980-07-10 JP JP50147580A patent/JPS56500946A/ja active Pending
- 1980-07-10 AU AU60575/80A patent/AU544135B2/en not_active Ceased
- 1980-07-10 DE DE803049774T patent/DE3049774T1/de active Granted
- 1980-07-10 GB GB8109659A patent/GB2070826B/en not_active Expired
- 1980-07-10 NL NL8020243A patent/NL8020243A/nl not_active Application Discontinuation
- 1980-07-10 CH CH199781A patent/CH640646A5/fr not_active IP Right Cessation
- 1980-07-10 BR BR8008770A patent/BR8008770A/pt unknown
- 1980-07-10 AT AT0907980A patent/AT385605B/de not_active IP Right Cessation
- 1980-07-10 WO PCT/FR1980/000117 patent/WO1981000468A1/fr active Application Filing
- 1980-07-14 ZA ZA00804217A patent/ZA804217B/xx unknown
- 1980-07-15 IT IT49247/80A patent/IT1129026B/it active
- 1980-07-16 CA CA000356294A patent/CA1172769A/fr not_active Expired
- 1980-07-16 ES ES493412A patent/ES493412A0/es active Granted
- 1980-07-21 MA MA19114A patent/MA18914A1/fr unknown
- 1980-07-24 MX MX183287A patent/MX147199A/es unknown
- 1980-07-27 DD DD80222944A patent/DD152436A5/de unknown
- 1980-07-28 LU LU82660A patent/LU82660A1/fr unknown
- 1980-07-28 BE BE1/9907A patent/BE884502A/fr not_active IP Right Cessation
- 1980-07-29 OA OA57186A patent/OA06591A/fr unknown
- 1980-07-30 AR AR281985A patent/AR228432A1/es active
-
1981
- 1981-03-27 SE SE8101979A patent/SE442352B/sv not_active Application Discontinuation
-
1984
- 1984-02-21 US US06/581,813 patent/US4611275A/en not_active Expired - Fee Related
- 1984-08-06 SG SG55084A patent/SG55084G/en unknown
-
1985
- 1985-01-10 HK HK26/85A patent/HK2685A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US4611275A (en) | 1986-09-09 |
| DE3049774C2 (fr) | 1988-09-01 |
| LU82660A1 (fr) | 1980-10-24 |
| JPS56500946A (fr) | 1981-07-09 |
| AT385605B (de) | 1988-04-25 |
| AR228432A1 (es) | 1983-03-15 |
| AU544135B2 (en) | 1985-05-16 |
| OA06591A (fr) | 1981-08-31 |
| SG55084G (en) | 1985-03-08 |
| GB2070826A (en) | 1981-09-09 |
| IT8049247A0 (it) | 1980-07-15 |
| SE8101979L (sv) | 1981-03-27 |
| ES8104879A1 (es) | 1981-05-16 |
| NL8020243A (nl) | 1981-06-16 |
| HK2685A (en) | 1985-01-18 |
| DD152436A5 (de) | 1981-11-25 |
| CH640646A5 (fr) | 1984-01-13 |
| FR2462745B1 (fr) | 1986-01-03 |
| IT1129026B (it) | 1986-06-04 |
| MX147199A (es) | 1982-10-20 |
| DE3049774T1 (de) | 1982-02-25 |
| BE884502A (fr) | 1980-11-17 |
| BR8008770A (pt) | 1981-05-26 |
| FR2462745A1 (fr) | 1981-02-13 |
| AU6057580A (en) | 1981-03-03 |
| GB2070826B (en) | 1984-05-16 |
| SE442352B (sv) | 1985-12-16 |
| ES493412A0 (es) | 1981-05-16 |
| ZA804217B (en) | 1981-07-29 |
| MA18914A1 (fr) | 1981-04-01 |
| WO1981000468A1 (fr) | 1981-02-19 |
| ATA907980A (de) | 1987-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1172769A (fr) | Dispositif temporel d'acces a une memoire par un calculateur central et des calculateurs peripheriques | |
| US11144926B2 (en) | Blockchain-based recordkeeping method and apparatus | |
| US5541582A (en) | Apparatus for data communication switching | |
| CA1169575A (fr) | Systeme de transmission rapide de messages entre calculateurs | |
| FR2862147A1 (fr) | Reconfiguration dynamique de liaisons de type pci-express | |
| FR2528195A1 (fr) | Systeme de communication entre ordinateurs | |
| US20060106955A1 (en) | Method for dynamically adjusting the data transfer order of PCI express root ports | |
| US5526316A (en) | Serial access memory device | |
| EP0166062A1 (fr) | Dispositif d'arbitrage d'accès à une ressource partagée | |
| US11301014B2 (en) | Power/data transmission extender system | |
| FR2501937A1 (fr) | Dispositif de commutation de voies de transmission de donnees | |
| TWM586390U (zh) | 依服務指令進行身份確認以執行對應服務之系統 | |
| CN111752876B (zh) | 一种用于接口优先级仲裁的系统 | |
| FR2657979A1 (fr) | Coupleur de bus serie. | |
| SU1564640A1 (ru) | Устройство сопр жени процессоров с раздел емыми ресурсами | |
| SU1128257A1 (ru) | Многоканальное устройство дл приоритетного подключени источников информации к общей магистрали | |
| Moskowitz | Noise effects upon a simple timing channel | |
| SU1559351A1 (ru) | Устройство дл сопр жени двух ЭВМ | |
| SU1262494A1 (ru) | Устройство дл управлени обращением к пам ти | |
| SU903849A1 (ru) | Устройство сопр жени с пам тью | |
| KR100189553B1 (ko) | 정보저장장치와 컴퓨터 시스템간에 데이타를 인터페이싱하기위한회로 | |
| JP3275975B2 (ja) | インターフェイス回路 | |
| KR910007400B1 (ko) | Dma 제어기와 결합한 인터페이스 회로 | |
| Lukowicz | Giga-cache: a high performance optoelectronic memory architecture | |
| JPH02121455A (ja) | システムバスモニタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MKEX | Expiry |