CA1169575A - Systeme de transmission rapide de messages entre calculateurs - Google Patents
Systeme de transmission rapide de messages entre calculateursInfo
- Publication number
- CA1169575A CA1169575A CA000372352A CA372352A CA1169575A CA 1169575 A CA1169575 A CA 1169575A CA 000372352 A CA000372352 A CA 000372352A CA 372352 A CA372352 A CA 372352A CA 1169575 A CA1169575 A CA 1169575A
- Authority
- CA
- Canada
- Prior art keywords
- computers
- bus
- main memory
- messages
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17375—One dimensional, e.g. linear array, ring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
L'invention concerne les réseaux constitués par des calculateurs connectés à un bus unique auquel est également reliée une mémoire principale. Selon l'invention, afin d'augmenter sensiblement la vitesse de transmission des messages entre les différents calculateurs, ces derniers sont connectés à un commutateur électronique de type téléphonique, commandé par un calculateur central par l'intermédiaire du bus de manière à autoriser la transmission directe de messages entre les calculateurs, le bus étant principalement réservé à l'accès, pour chacun des calculateurs, à la mémoire principale. L'invention est appliquée à la transmission de données.
Description
5~75 La presente invention concerne un systeme de trans-mission rapide de messages entre des calcula-teurs connectés a un bus unique auquel est également reliee une memoire prin-cipale.
On connait ce type de réseau dans lequel la transmission d'un message d'un calculateur a un autre est obtenue a l'aide d'un cycle d'ecriture dans la mémoire principale effectue par le calculateur emetteur suivi d'un ` cycle de lecture de la memoire principale effectue par le calculateur recepteur. Un dispositif de partage temporel de l'acces à la memoire principale doi-t être prevu de maniere à eviter tout brouillage de l'information circulant sur le bus. Les calculateurs du reseau sont tous pourvus d'une memoire privee leur permettant d'effectuer localement la majorite des operations requises, et l'un d'eux, dit calculateur central, assure la gestion du systeme, c'est-: a-dire la commande des differents elements du reseau.
La memoire privee de chacun des calculateurs devenant de plus en plus importante, les messages transferes au moyen du bus deviennent de plus en plus longs. Il en - resulte une saturation du trafic sur le bus et des diffi-cultes d'acces des calcula-teurs à la memoire principale.
, Le but de la présente invention est d'éviter, lors de la transmission de messages entre deux calculateurs, d'utiliser le bus, ce qui, d'une part, tend a diminuer la saturation du bus, et d'autre part, réduit le temps neces-saire a la transmission puisque les cycles successifs d'ecriture et de lecture dans le dialogue d'un calculateur avec un autre calculateur par l'intermédiaire de la memoire principale sont supprimes.
Plus particuli~rement, selon la presente inven-tion, il est prevu un systeme de transmission rapide de s messagesentre des calculateurs connectes~à un bus unique auquel est egalement reliee une mémoire principale, chacun desdits calculateurs ayant une memoire privee et l'un de ces calcuIateurs, dit central, etant gestionnaire du sys-.
,.
.. . .
3~';~5i teme. Le systeme de transmission est caracterise en ce que les calculateurs sont connectes a un commutateur elec-tronique commande par le calculateur central par l'inter-mediaire du bus unique de maniere a autoriser une trans-mission directe des messages, de toute longueur, /
,/
/
/
la entre les calcula-teurs. Ainsi, le bus est principalement réservé
à l'accès, pour chacun des calcula-teurs, à la mémoire principale.
L'invention sera mieux comprise et d'autres buts, avantages et carac-téristiques apparaitront plus clairement a la lecture de la description qui suit d'un mode préféré de réalisa-tion de l'invention, description a laquelle une planche de dessin est annexée sur laquelle :
La figure unique représente schématiquement un sys-` teme de transmission rapide de messages conformément a l'inven-tion.
. .En référence maintenant a cette figure unique, le calculateur assurant la gestion du systeme est le calculateur central 1 qui comporte une mémoire privée 2 ainsi qu'un disposi-tif 3 de partage temporel de l'acces a la mémoire principale 6 incluant un circuit de scrutation permettant de déceler le cal-. culateur périphérique ayant demandé par la liaison bidirection nelle 4 a etre connecte au bus 5 pour avoir acces a la memoire principale 6, et un circuit de decision accordant l'autorisation au calculateur qui a demande l'accès dès que ce dernier est libre.
.~ Sur la figure, seuls trois calculateurs periphériques 7, 8, 9 ayant chacun une memoire priv~e 10, 11, 12 ont été re-présentés, mais il es-t bien évident que le nombre de ces cal-culateurs périphériques peut etre différent de trois. Selon un exemple plus spécifique de reali.sation, la memoire principale 6 a une capacité de 512 k mots de 16 eléments binaires tandis que les memoires pri.vees 2, 10, 11, 12... ont une capacite de 256 k mots.
Afin d'eviter que les messages échangés entre deux calculateurs circulent par le bus 5 et la mémoire principale 6, et de réduire ainsi le trafic sur le bus 5 tout en augmentant la vitesse de transmission des messages, un commutateur électro-nique 13 est connec-té a chacun des calculateurs.
: Dans l'exemple de réalisation, ce commutateur 13 est un autocommutateur de -téléphonieconnu pour pouvoir assurer sans blocage la commutation de 16 liaisons numériques a une vitesse de 8 Mbit/s.
Ce commu-tateur 13 est également commandé par le cal-culateur central 1 par l'intermediaire du bus 5.
Lorsqu'un calculateur, par exemple le calculateur 9, demande a envoyer un message a l'attention d'un autre calcula-teur, par exemple le calculateur 7, il adresse sa demande aucalculateur central 1 par l'intermédiaire de la liaison bidi-: rectionnelle 4. Puisque le calculateur g ne demande pas l'acces a la mémolre principale 6, le message peut etre expédié directe-ment au calculateur 7 par l'intermédiaire du commutateur élec-tronique 13. Ce dernier reçoit alors, par l'intermédiaire du bus 5, l'ordre de connecter ].es deux calculateurs 9 et 7, sauf si le calculateur demandé est déjà occupé.
De cette façon, plusieurs liaisons intercalculateurs peuvent etre simultanément établies et il en résulte une augmen-tation tras notable de la vitesse de transmission des messages.~e plus, le bus 5 et la memoire principale sont libérés de leur fonction respective de transiert des messages et peuvent ainsi etre utilisés pour d'autres taches.
Dans l'exemple considére, s'il faut normalement 3,5 ~s pour transferer un mot de 16 éléments binaires d'un calcu-lateur a la mémoire principale puis encore 3,5 ~s, pour trans-férer le meme mot de la mémoire principale vers un second cal-culateur, et sachant que le calculateur central 1 occupe le bus 5 la moitié du temps, le temps requis total pour le transfert d'un mot d'un calculateur a un autre est égal à 14 ~s. Avec le systeme conforme a l'invention, le transfert s'effectue en
On connait ce type de réseau dans lequel la transmission d'un message d'un calculateur a un autre est obtenue a l'aide d'un cycle d'ecriture dans la mémoire principale effectue par le calculateur emetteur suivi d'un ` cycle de lecture de la memoire principale effectue par le calculateur recepteur. Un dispositif de partage temporel de l'acces à la memoire principale doi-t être prevu de maniere à eviter tout brouillage de l'information circulant sur le bus. Les calculateurs du reseau sont tous pourvus d'une memoire privee leur permettant d'effectuer localement la majorite des operations requises, et l'un d'eux, dit calculateur central, assure la gestion du systeme, c'est-: a-dire la commande des differents elements du reseau.
La memoire privee de chacun des calculateurs devenant de plus en plus importante, les messages transferes au moyen du bus deviennent de plus en plus longs. Il en - resulte une saturation du trafic sur le bus et des diffi-cultes d'acces des calcula-teurs à la memoire principale.
, Le but de la présente invention est d'éviter, lors de la transmission de messages entre deux calculateurs, d'utiliser le bus, ce qui, d'une part, tend a diminuer la saturation du bus, et d'autre part, réduit le temps neces-saire a la transmission puisque les cycles successifs d'ecriture et de lecture dans le dialogue d'un calculateur avec un autre calculateur par l'intermédiaire de la memoire principale sont supprimes.
Plus particuli~rement, selon la presente inven-tion, il est prevu un systeme de transmission rapide de s messagesentre des calculateurs connectes~à un bus unique auquel est egalement reliee une mémoire principale, chacun desdits calculateurs ayant une memoire privee et l'un de ces calcuIateurs, dit central, etant gestionnaire du sys-.
,.
.. . .
3~';~5i teme. Le systeme de transmission est caracterise en ce que les calculateurs sont connectes a un commutateur elec-tronique commande par le calculateur central par l'inter-mediaire du bus unique de maniere a autoriser une trans-mission directe des messages, de toute longueur, /
,/
/
/
la entre les calcula-teurs. Ainsi, le bus est principalement réservé
à l'accès, pour chacun des calcula-teurs, à la mémoire principale.
L'invention sera mieux comprise et d'autres buts, avantages et carac-téristiques apparaitront plus clairement a la lecture de la description qui suit d'un mode préféré de réalisa-tion de l'invention, description a laquelle une planche de dessin est annexée sur laquelle :
La figure unique représente schématiquement un sys-` teme de transmission rapide de messages conformément a l'inven-tion.
. .En référence maintenant a cette figure unique, le calculateur assurant la gestion du systeme est le calculateur central 1 qui comporte une mémoire privée 2 ainsi qu'un disposi-tif 3 de partage temporel de l'acces a la mémoire principale 6 incluant un circuit de scrutation permettant de déceler le cal-. culateur périphérique ayant demandé par la liaison bidirection nelle 4 a etre connecte au bus 5 pour avoir acces a la memoire principale 6, et un circuit de decision accordant l'autorisation au calculateur qui a demande l'accès dès que ce dernier est libre.
.~ Sur la figure, seuls trois calculateurs periphériques 7, 8, 9 ayant chacun une memoire priv~e 10, 11, 12 ont été re-présentés, mais il es-t bien évident que le nombre de ces cal-culateurs périphériques peut etre différent de trois. Selon un exemple plus spécifique de reali.sation, la memoire principale 6 a une capacité de 512 k mots de 16 eléments binaires tandis que les memoires pri.vees 2, 10, 11, 12... ont une capacite de 256 k mots.
Afin d'eviter que les messages échangés entre deux calculateurs circulent par le bus 5 et la mémoire principale 6, et de réduire ainsi le trafic sur le bus 5 tout en augmentant la vitesse de transmission des messages, un commutateur électro-nique 13 est connec-té a chacun des calculateurs.
: Dans l'exemple de réalisation, ce commutateur 13 est un autocommutateur de -téléphonieconnu pour pouvoir assurer sans blocage la commutation de 16 liaisons numériques a une vitesse de 8 Mbit/s.
Ce commu-tateur 13 est également commandé par le cal-culateur central 1 par l'intermediaire du bus 5.
Lorsqu'un calculateur, par exemple le calculateur 9, demande a envoyer un message a l'attention d'un autre calcula-teur, par exemple le calculateur 7, il adresse sa demande aucalculateur central 1 par l'intermédiaire de la liaison bidi-: rectionnelle 4. Puisque le calculateur g ne demande pas l'acces a la mémolre principale 6, le message peut etre expédié directe-ment au calculateur 7 par l'intermédiaire du commutateur élec-tronique 13. Ce dernier reçoit alors, par l'intermédiaire du bus 5, l'ordre de connecter ].es deux calculateurs 9 et 7, sauf si le calculateur demandé est déjà occupé.
De cette façon, plusieurs liaisons intercalculateurs peuvent etre simultanément établies et il en résulte une augmen-tation tras notable de la vitesse de transmission des messages.~e plus, le bus 5 et la memoire principale sont libérés de leur fonction respective de transiert des messages et peuvent ainsi etre utilisés pour d'autres taches.
Dans l'exemple considére, s'il faut normalement 3,5 ~s pour transferer un mot de 16 éléments binaires d'un calcu-lateur a la mémoire principale puis encore 3,5 ~s, pour trans-férer le meme mot de la mémoire principale vers un second cal-culateur, et sachant que le calculateur central 1 occupe le bus 5 la moitié du temps, le temps requis total pour le transfert d'un mot d'un calculateur a un autre est égal à 14 ~s. Avec le systeme conforme a l'invention, le transfert s'effectue en
2 ~s seulement soit sept fois plus rapidement.
t7~
En outre l'attente es-t sensiblement diminuée puisque plusieurs liaisons si.mul-tanées peuvent ê-tre réalisées.
Tou-tefois un circuit d'interface entrée-sortie addi-tionnel doit être prevu a cet effet dans chacun des calculateurs, d'autant plus que la transmission doit etre efEectuée selon le mode synchrone.
Bien que seul un mode préféré de réalisation l'in-vention ai-t été décrit, il est évident que toute modification apportée dans le meme esprit par l'Homme de l'Art ne sortirait pas du cadre de la presente invention. En particulier, selon le circuit d'interface choisi, le commutateur 13 peut aussi bien être du type spatial que du type temporel.
.
t7~
En outre l'attente es-t sensiblement diminuée puisque plusieurs liaisons si.mul-tanées peuvent ê-tre réalisées.
Tou-tefois un circuit d'interface entrée-sortie addi-tionnel doit être prevu a cet effet dans chacun des calculateurs, d'autant plus que la transmission doit etre efEectuée selon le mode synchrone.
Bien que seul un mode préféré de réalisation l'in-vention ai-t été décrit, il est évident que toute modification apportée dans le meme esprit par l'Homme de l'Art ne sortirait pas du cadre de la presente invention. En particulier, selon le circuit d'interface choisi, le commutateur 13 peut aussi bien être du type spatial que du type temporel.
.
Claims
1. Système de transmission rapide de messages entre des calculateurs connectés à un bus unique auquel est éga-lement reliée une mémoire principale, chacun desdits calcu-lateurs ayant une mémoire privée et l'un de ces calculateurs, dit central, étant gestionnaire dudit système, caractérisé
en ce que lesdits calculateurs sont connectés à un commuta-teur électronique commandé par ledit calculateur central par l'intermédiaire dudit bus de manière à autoriser une transmission directe des messages, de toute longueur, entre lesdits calculateurs, ledit bus étant principalement réservé
à l'accès, pour chacun desdits calculateurs, à ladite mémoire principale.
en ce que lesdits calculateurs sont connectés à un commuta-teur électronique commandé par ledit calculateur central par l'intermédiaire dudit bus de manière à autoriser une transmission directe des messages, de toute longueur, entre lesdits calculateurs, ledit bus étant principalement réservé
à l'accès, pour chacun desdits calculateurs, à ladite mémoire principale.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8005287A FR2477809B1 (fr) | 1980-03-10 | 1980-03-10 | Systeme de transmission rapide de messages entre calculateurs |
| FR80.05287 | 1980-03-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CA1169575A true CA1169575A (fr) | 1984-06-19 |
Family
ID=9239479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CA000372352A Expired CA1169575A (fr) | 1980-03-10 | 1981-03-05 | Systeme de transmission rapide de messages entre calculateurs |
Country Status (23)
| Country | Link |
|---|---|
| US (1) | US4692862A (fr) |
| JP (1) | JPH0158540B2 (fr) |
| AT (1) | AT385142B (fr) |
| AU (1) | AU544497B2 (fr) |
| BE (1) | BE887798A (fr) |
| BR (1) | BR8107161A (fr) |
| CA (1) | CA1169575A (fr) |
| CH (1) | CH646290A5 (fr) |
| DE (1) | DE3137627C1 (fr) |
| EG (1) | EG15200A (fr) |
| ES (1) | ES499822A0 (fr) |
| FR (1) | FR2477809B1 (fr) |
| GB (1) | GB2083668B (fr) |
| HK (1) | HK9985A (fr) |
| IT (1) | IT1170790B (fr) |
| MA (1) | MA19088A1 (fr) |
| MX (1) | MX149444A (fr) |
| NL (1) | NL8120044A (fr) |
| OA (1) | OA06763A (fr) |
| SE (2) | SE448501B (fr) |
| SG (1) | SG86984G (fr) |
| WO (1) | WO1981002643A1 (fr) |
| ZA (1) | ZA811255B (fr) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2042510T3 (es) * | 1986-04-02 | 1993-12-16 | Siemens Ag | Procedimiento para la activacion de una memoria comun de un sistema multiprocesador constituido por sistemas microprocesadores individuales. |
| US4835674A (en) * | 1986-07-28 | 1989-05-30 | Bull Hn Information Systems Inc. | Computer network system for multiple processing elements |
| JP2530829B2 (ja) * | 1987-01-16 | 1996-09-04 | 株式会社日立製作所 | 直接メモリアクセス制御装置とマルチマイクロコンピュ―タシステム内におけるデ―タ転送方法 |
| US5185877A (en) * | 1987-09-04 | 1993-02-09 | Digital Equipment Corporation | Protocol for transfer of DMA data |
| EP0306736A3 (fr) * | 1987-09-08 | 1991-12-18 | Siemens Aktiengesellschaft | Procédé pour la transmission d'information de connexion mémorisée dans une installation de commutation de communications vers une installation de traitement d'information |
| US4982325A (en) * | 1988-03-18 | 1991-01-01 | At&T Bell Laboratories | Applications processor module for interfacing to a database system |
| US5146561A (en) * | 1988-06-02 | 1992-09-08 | Sears Communications Network, Inc. | Communication network data manager system |
| US5193179A (en) * | 1988-08-09 | 1993-03-09 | Harris Corporation | Activity monitor system non-obtrusive statistical monitoring of operations on a shared bus of a multiprocessor system |
| US5179669A (en) * | 1988-08-22 | 1993-01-12 | At&T Bell Laboratories | Multiprocessor interconnection and access arbitration arrangement |
| US4906799A (en) * | 1988-11-02 | 1990-03-06 | Mobil Oil Corporation | Process for the production of reduced viscosity high VI hydrocarbon lubricant |
| US5163138A (en) * | 1989-08-01 | 1992-11-10 | Digital Equipment Corporation | Protocol for read write transfers via switching logic by transmitting and retransmitting an address |
| US5068780A (en) * | 1989-08-01 | 1991-11-26 | Digital Equipment Corporation | Method and apparatus for controlling initiation of bootstrap loading of an operating system in a computer system having first and second discrete computing zones |
| US5153881A (en) * | 1989-08-01 | 1992-10-06 | Digital Equipment Corporation | Method of handling errors in software |
| US5251227A (en) * | 1989-08-01 | 1993-10-05 | Digital Equipment Corporation | Targeted resets in a data processor including a trace memory to store transactions |
| US5727164A (en) * | 1991-12-13 | 1998-03-10 | Max Software, Inc. | Apparatus for and method of managing the availability of items |
| DE4223600C2 (de) * | 1992-07-17 | 1994-10-13 | Ibm | Mehrprozessor-Computersystem und Verfahren zum Übertragen von Steuerinformationen und Dateninformation zwischen wenigstens zwei Prozessoreinheiten eines Computersystems |
| ATE166984T1 (de) * | 1992-10-12 | 1998-06-15 | Leunig Gmbh | Einrichtung für die wahlweise datenübertragung und dateiübertragung |
| JP3076165B2 (ja) * | 1992-12-25 | 2000-08-14 | 富士通株式会社 | 情報販売方法及びシステム |
| US5669015A (en) * | 1994-07-25 | 1997-09-16 | Dell Usa L.P. | System for selectively coupling trackball and mouse through a switch where input device provides coded signal to disable trackball while permitting signals from mouse |
| KR100679969B1 (ko) * | 1998-11-05 | 2007-02-08 | 에스아이아이 나노 테크놀로지 가부시키가이샤 | 네트워크 시스템 |
| BR0211804A (pt) | 2001-08-09 | 2004-09-21 | Virgin Atlantic Airways Ltd | Sistema de assento e unidade de acomodação de passageiro para um veìculo |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3810114A (en) * | 1971-12-29 | 1974-05-07 | Tokyo Shibaura Electric Co | Data processing system |
| GB1411182A (en) * | 1973-01-04 | 1975-10-22 | Standard Telephones Cables Ltd | Data processing |
| US3984819A (en) * | 1974-06-03 | 1976-10-05 | Honeywell Inc. | Data processing interconnection techniques |
| JPS5236951A (en) * | 1975-09-18 | 1977-03-22 | Yaskawa Electric Mfg Co Ltd | Computer system |
| DE2546202A1 (de) * | 1975-10-15 | 1977-04-28 | Siemens Ag | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
| US4096571A (en) * | 1976-09-08 | 1978-06-20 | Codex Corporation | System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking |
| JPS5466043A (en) * | 1977-11-05 | 1979-05-28 | Fujitsu Ltd | Common-bus occupying system |
-
1980
- 1980-03-10 FR FR8005287A patent/FR2477809B1/fr not_active Expired
-
1981
- 1981-02-25 ZA ZA00811255A patent/ZA811255B/xx unknown
- 1981-02-26 ES ES499822A patent/ES499822A0/es active Granted
- 1981-03-04 MA MA19292A patent/MA19088A1/fr unknown
- 1981-03-05 BE BE0/204014A patent/BE887798A/fr not_active IP Right Cessation
- 1981-03-05 CA CA000372352A patent/CA1169575A/fr not_active Expired
- 1981-03-06 GB GB8133675A patent/GB2083668B/en not_active Expired
- 1981-03-06 AU AU67803/81A patent/AU544497B2/en not_active Ceased
- 1981-03-06 WO PCT/FR1981/000029 patent/WO1981002643A1/fr active Application Filing
- 1981-03-06 BR BR8107161A patent/BR8107161A/pt unknown
- 1981-03-06 NL NL8120044A patent/NL8120044A/nl not_active Application Discontinuation
- 1981-03-06 JP JP56500775A patent/JPH0158540B2/ja not_active Expired
- 1981-03-06 AT AT0902381A patent/AT385142B/de not_active IP Right Cessation
- 1981-03-06 DE DE3137627A patent/DE3137627C1/de not_active Expired
- 1981-03-06 CH CH732881A patent/CH646290A5/fr not_active IP Right Cessation
- 1981-03-09 MX MX186277A patent/MX149444A/es unknown
- 1981-03-09 EG EG81121A patent/EG15200A/xx active
- 1981-03-09 IT IT47975/81A patent/IT1170790B/it active
- 1981-03-10 OA OA57347A patent/OA06763A/fr unknown
- 1981-11-04 SE SE8106525A patent/SE448501B/sv not_active IP Right Cessation
- 1981-11-04 SE SE8106525D patent/SE8106525L/xx not_active Application Discontinuation
-
1984
- 1984-12-04 SG SG869/84A patent/SG86984G/en unknown
-
1985
- 1985-02-07 HK HK99/85A patent/HK9985A/xx unknown
- 1985-12-11 US US06/807,697 patent/US4692862A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2083668B (en) | 1984-07-25 |
| JPS57500266A (fr) | 1982-02-12 |
| AU544497B2 (en) | 1985-05-30 |
| AU6780381A (en) | 1981-08-31 |
| EG15200A (en) | 1986-06-30 |
| IT1170790B (it) | 1987-06-03 |
| BE887798A (fr) | 1981-07-01 |
| ATA902381A (de) | 1987-07-15 |
| OA06763A (fr) | 1982-12-31 |
| HK9985A (en) | 1985-02-15 |
| WO1981002643A1 (fr) | 1981-09-17 |
| ES8201379A1 (es) | 1981-12-16 |
| MX149444A (es) | 1983-11-07 |
| FR2477809B1 (fr) | 1987-08-21 |
| MA19088A1 (fr) | 1981-10-01 |
| GB2083668A (en) | 1982-03-24 |
| IT8147975A0 (it) | 1981-03-09 |
| AT385142B (de) | 1988-02-25 |
| ZA811255B (en) | 1982-03-31 |
| DE3137627C1 (de) | 1984-10-04 |
| JPH0158540B2 (fr) | 1989-12-12 |
| SE8106525L (sv) | 1981-11-04 |
| ES499822A0 (es) | 1981-12-16 |
| BR8107161A (pt) | 1982-01-05 |
| FR2477809A1 (fr) | 1981-09-11 |
| SG86984G (en) | 1985-06-07 |
| CH646290A5 (fr) | 1984-11-15 |
| US4692862A (en) | 1987-09-08 |
| SE448501B (sv) | 1987-02-23 |
| NL8120044A (nl) | 1982-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1169575A (fr) | Systeme de transmission rapide de messages entre calculateurs | |
| CA1172769A (fr) | Dispositif temporel d'acces a une memoire par un calculateur central et des calculateurs peripheriques | |
| FR2632096A1 (fr) | Systeme de microcalculateur a bus multiple avec arbitrage d'acces aux bus | |
| EP0005722A1 (fr) | Système de sélection de circuit d'interface prioritaire | |
| FR2503899A1 (fr) | Procede et dispositif de transmission de donnees numeriques | |
| FR2737030A1 (fr) | Procede de transfert de messages dans un systeme informatique multinodal | |
| EP0883064B1 (fr) | Détection de points chauds dans une machine avec mémoire à accès non uniforme. | |
| FR2680254A1 (fr) | Systeme a microcalculateur, a consommation electrique reduite. | |
| FR2651946A1 (fr) | Procede d'adaptation d'une imprimante a une fonction de telecopie autonome, dispositif et application s'y rapportant. | |
| EP0166838A1 (fr) | Procédé et dispositif pour détecter une configuration de bits particulière dans un train de bits en série | |
| US20110113205A1 (en) | Data storage device | |
| EP0107998B1 (fr) | Autocommutateur électronique temporel numérique MIC à architecture décentralisée | |
| EP0704952B2 (fr) | Circuit d'autosurveillance, notamment d'appareillage électrique et en particulier de disjoncteur haute tension à SF6 | |
| FR2549621A1 (fr) | Systeme multiprocesseur pour communication des processeurs entre eux | |
| FR2691558A1 (fr) | Dispositif de gestion de la priorité d'accès à des ressources communes, de modules fonctionnels répartis dans une pluralité d'unités locales en formant dans chacune de celles-ci, une "Daisy Chain" locale. | |
| EP0427137B1 (fr) | Etage de sortie sur un lien série synchrone, en particulier pour carte d'interface numérique équipant un central téléphonique, et central téléphonique équipé de telles cartes d'interface | |
| EP0441707B1 (fr) | Coupleur de bus série | |
| EP1051689B1 (fr) | Carte a microprocesseur comportant un circuit de communication cable | |
| EP0098200A1 (fr) | Procédé d'échange, de chargement et de consultation d'informations et circuit de commutation entre un terminal et une banque d'informations | |
| BE1004536A6 (fr) | Transmission de donnees et controle d'acces a celles-ci. | |
| FR2753030A1 (fr) | Equipement de serveur d'acces | |
| FR2528646A1 (fr) | Dispositif de transmission entre les terminaisons d'un systeme de communication temporel | |
| FR2597225A1 (fr) | Reseau pour le transfert de grands volumes d'information sous forme numerique | |
| FR2664071A1 (fr) | Processeur d'information avec adaptateur d'extension d'interface. | |
| FR2615639A1 (fr) | Procede d'echange de donnees selon deux formats entre un centre serveur et un terminal, et centre serveur pour la mise en oeuvre du procede |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MKEX | Expiry |