ES2042510T3 - Procedimiento para la activacion de una memoria comun de un sistema multiprocesador constituido por sistemas microprocesadores individuales. - Google Patents

Procedimiento para la activacion de una memoria comun de un sistema multiprocesador constituido por sistemas microprocesadores individuales.

Info

Publication number
ES2042510T3
ES2042510T3 ES87103115T ES87103115T ES2042510T3 ES 2042510 T3 ES2042510 T3 ES 2042510T3 ES 87103115 T ES87103115 T ES 87103115T ES 87103115 T ES87103115 T ES 87103115T ES 2042510 T3 ES2042510 T3 ES 2042510T3
Authority
ES
Spain
Prior art keywords
database
microprocessor
systems
common memory
activation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES87103115T
Other languages
English (en)
Inventor
Klaus Dr-Phys Pfeiffer
Wolfgang Dipl-Ing Kosler
Erich Dipl-Ing Paulmichl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Application granted granted Critical
Publication of ES2042510T3 publication Critical patent/ES2042510T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control

Abstract

Procedimiento para la activación de una memoria común de un sistema multiprocesador constituido por sistemas microprocesadores individuales, en el que los microprocesadores individuales acceden, respectivamente, por medio de una instalación de asignación a través de un bus interno del sistema microprocesador o bus local a una instalación de adaptación correspondiente y a través de un bus del multiprocesador conectado con todos los sistema microprocesadores, al que puede acceder un sistema microprocesador, respectivamente, sólo durante el tiempo de un ciclo de acceso al bus propio del sistema, a una base de datos que se encuentra en la memoria común, teniendo en cuenta índices de prioridad adjudicados, caracterizado porque uno de los sistemas microprocesadores es controlado como sistema procesador principal (HP) y los sistemas microprocesadores restantes son controlados como sistemas procesadores secundarios, de tal manera que la base de datos almacenada en la memoria común (Sp) solamente sepuede actualizar por el sistema procesador principal (HP), en cambio las informaciones de la base de datos es legible por todos los sistemas microprocesadores, porque la instalación de asignación (ZTE) está prevista en el sistema procesador principal (HP) y porque a la instalación de asignación (ZTE) transmiten todos los sistemas microprocesadores sus solicitudes de acceso al bus por medio de informaciones correspondientes, respectivamente, a través de líneas de solicitud (A) previstas para ello, porque antes del acceso del sistema procesador principal (HP) al área de la base (DBSp) en el sentido de la actualización de la base de datos, el sistema procesador principal (HP) transmite un mensaje (M1) a través del bus del multiprocesador (MPB) a cada sistema procesador secundario (NP), con lo que se impide el acceso de todos los sistemas de procesador secundario (NP) al bus del multiprocesador (MPB) o bien al área de la base (DBSp) hasta que se realiza la actualización de la base de datos a través del sistema procesador principal (HP) o termina el acceso actual por medio de una instalación de supervisión (Z ¿ U) prevista para ello y se asigna a otro sistema procesador secundario (NP) el acceso al bus del multiprocesador de acuerdo con los índices de prioridad, porque antes del acceso de un sistema procesador secundario (NP) al área de la base (DBSp) en el sentido de la lectura de las informaciones de la base de datos, el sistema procesador secundario (NP) respectivo transmite un mensaje (M2) al sistema procesador principal (HP) a través del bus del multiprocesador (MPB), con lo que se impide el acceso del sistema procesador principal (HP) al bus del multiprocesador (MPB) o al área de la base (DBSp) en el sentido de la actualización de la base de datos hasta que todos los sistemas procesaderes secundarios (NP) que se encuentran delante del sistema procesador secundario de acuerdo con los índices de prioridad terminan, respectivamente, su acceso al área de la base (DBSp) o la instalación de supervisión (Z ¿ U) termina un acceso actual y concede al sistema procesador principal (HP) el acceso al área de la base (DBSp).
ES87103115T 1986-04-02 1987-03-05 Procedimiento para la activacion de una memoria comun de un sistema multiprocesador constituido por sistemas microprocesadores individuales. Expired - Lifetime ES2042510T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3610995 1986-04-02

Publications (1)

Publication Number Publication Date
ES2042510T3 true ES2042510T3 (es) 1993-12-16

Family

ID=6297727

Family Applications (1)

Application Number Title Priority Date Filing Date
ES87103115T Expired - Lifetime ES2042510T3 (es) 1986-04-02 1987-03-05 Procedimiento para la activacion de una memoria comun de un sistema multiprocesador constituido por sistemas microprocesadores individuales.

Country Status (10)

Country Link
US (1) US5109330A (es)
EP (1) EP0239827B1 (es)
JP (1) JPS62237563A (es)
CN (1) CN1010716B (es)
AT (1) ATE89940T1 (es)
AU (1) AU576445B2 (es)
CA (1) CA1280828C (es)
DE (1) DE3785958D1 (es)
ES (1) ES2042510T3 (es)
ZA (1) ZA872363B (es)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481066A (en) * 1987-09-24 1989-03-27 Nec Corp Connection system for multi-processor
JP2668134B2 (ja) * 1989-06-08 1997-10-27 株式会社日立製作所 電力系統の監視制御方法及び装置
US5630140A (en) * 1995-01-23 1997-05-13 Tandem Computers Incorporated Ordered and reliable signal delivery in a distributed multiprocessor
US5577261A (en) * 1995-01-23 1996-11-19 Tandem Computers Incorporated Ordered and reliable maintenance of inter-process relationships in a distributed multiprocessor
US5802597A (en) * 1995-12-22 1998-09-01 Cirrus Logic, Inc. SDRAM memory controller while in burst four mode supporting single data accesses
US5930515A (en) * 1997-09-30 1999-07-27 Scientific-Atlanta, Inc. Apparatus and method for upgrading a computer system operating system
JP2001101145A (ja) * 1999-09-28 2001-04-13 Fujitsu Ltd 分散メモリ型並列計算機におけるデータ転送方式

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3943493A (en) * 1974-03-13 1976-03-09 Sperry Rand Corporation Shared processor data entry system
GB1504112A (en) * 1976-03-17 1978-03-15 Ibm Interactive enquiry systems
US4000485A (en) * 1975-06-30 1976-12-28 Honeywell Information Systems, Inc. Data processing system providing locked operation of shared resources
US4400771A (en) * 1975-12-04 1983-08-23 Tokyo Shibaura Electric Co., Ltd. Multi-processor system with programmable memory-access priority control
JPS5335447A (en) * 1976-09-14 1978-04-01 Oki Electric Ind Co Ltd Multi processor system
US4101959A (en) * 1976-10-22 1978-07-18 Informer, Inc. Terminal display and storage system
US4363094A (en) * 1977-12-29 1982-12-07 M/A-COM DDC, Inc. Communications processor
FR2428284A1 (fr) * 1978-06-07 1980-01-04 Ibm France Systeme de selection de circuit d'interface prioritaire
US4266271A (en) * 1978-10-10 1981-05-05 Chamoff Martin E Reconfigurable cluster of data-entry terminals
US4245306A (en) * 1978-12-21 1981-01-13 Burroughs Corporation Selection of addressed processor in a multi-processor network
US4488217A (en) * 1979-03-12 1984-12-11 Digital Equipment Corporation Data processing system with lock-unlock instruction facility
FR2477809B1 (fr) * 1980-03-10 1987-08-21 Jeumont Schneider Systeme de transmission rapide de messages entre calculateurs
US4374414A (en) * 1980-06-26 1983-02-15 Gte Automatic Electric Labs Inc. Arbitration controller providing for access of a common resource by a duplex plurality of central processing units
US4396984A (en) * 1981-03-06 1983-08-02 International Business Machines Corporation Peripheral systems employing multipathing, path and access grouping
US4482950A (en) * 1981-09-24 1984-11-13 Dshkhunian Valery Single-chip microcomputer
FR2513407B1 (fr) * 1981-09-24 1987-01-16 Finger Ulrich Systeme d'arbitrage des demandes d'acces de plusieurs processeurs a des ressources communes, par l'intermediaire d'un bus commun
US4604685A (en) * 1982-02-19 1986-08-05 Honeywell Information Systems Inc. Two stage selection based on time of arrival and predetermined priority in a bus priority resolver
NL8202060A (nl) * 1982-05-19 1983-12-16 Philips Nv Rekenmachinesysteem met een bus voor data-, adres- en besturingssignalen, welke bevat een linkerbus en een rechterbus.
IT1151683B (it) * 1982-07-06 1986-12-24 Honeywell Inf Systems Sistema multiprocessore a bus asincrono con caricamento di microistruzioni da memoria di lavoro
US4530069A (en) * 1982-08-20 1985-07-16 Universal Data, Inc. Expandable data communication system utilizing hand-held terminal
US4484273A (en) * 1982-09-03 1984-11-20 Sequoia Systems, Inc. Modular computer system
US4590554A (en) * 1982-11-23 1986-05-20 Parallel Computers Systems, Inc. Backup fault tolerant computer system
JPS59202527A (ja) * 1983-05-02 1984-11-16 Fuji Electric Co Ltd バス制御方式
US4603385A (en) * 1983-05-11 1986-07-29 International Business Machines Corp. Integrated data processing/text processing system having a terminal with dual emulation and enhanced function capabilities
US4587609A (en) * 1983-07-01 1986-05-06 Honeywell Information Systems Inc. Lockout operation among asynchronous accessers of a shared computer system resource
JPS60107170A (ja) * 1983-11-15 1985-06-12 Nec Corp マルチプロセッサ制御方式
US4777591A (en) * 1984-01-03 1988-10-11 Texas Instruments Incorporated Microprocessor with integrated CPU, RAM, timer, and bus arbiter for data communications systems
US4635189A (en) * 1984-03-01 1987-01-06 Measurex Corporation Real-time distributed data-base management system
US4669056A (en) * 1984-07-31 1987-05-26 International Business Machines Corporation Data processing system with a plurality of processors accessing a common bus to interleaved storage
DE3686660T2 (de) * 1985-02-05 1993-04-15 Digital Equipment Corp Vorrichtung und verfahren zur zugriffsteuerung in einer mehrcachespeicherdatenverarbeitungsanordnung.
US4794516A (en) * 1985-10-31 1988-12-27 International Business Machines Corporation Method and apparatus for communicating data between a host and a plurality of parallel processors
US5016162A (en) * 1988-03-30 1991-05-14 Data General Corp. Contention revolution in a digital computer system

Also Published As

Publication number Publication date
US5109330A (en) 1992-04-28
CN87102475A (zh) 1987-10-14
ATE89940T1 (de) 1993-06-15
JPS62237563A (ja) 1987-10-17
EP0239827B1 (de) 1993-05-26
CN1010716B (zh) 1990-12-05
CA1280828C (en) 1991-02-26
DE3785958D1 (de) 1993-07-01
AU7095087A (en) 1987-10-08
EP0239827A2 (de) 1987-10-07
ZA872363B (en) 1987-11-25
AU576445B2 (en) 1988-08-25
EP0239827A3 (en) 1990-05-02

Similar Documents

Publication Publication Date Title
DE3582962D1 (de) Verfahren und vorrichtung zum speicherzugriff in mehrprozessorsystemen.
JP2741969B2 (ja) メッセージベースのデータ処理装置
FR2474201B1 (fr) Procede et dispositif pour gerer les conflits poses par des acces multiples a un meme cache d'un systeme de traitement numerique de l'information comprenant au moins deux processus possedant chacun un cache
GB1511282A (en) Deadlock detection in computer
EP0381644A3 (en) Multi-processor system and method for maintaining the reliability of shared data structures
MX171923B (es) Aparato y metodo para un sistema de procesamiento de datos que tiene una relacion de igualdad entre una pluralidad de unidades centrales de procesamiento
DE69635570D1 (de) Taktschaltung für ein schnellfehlendes, funktionellfehlendes, fehlertolerantes Multiprozessorsystem
SE8405456D0 (sv) Mycket snabbt minnes- och minnesforvaltningssystem
EP0111840A3 (en) Access control method for multiprocessor systems
BR0012828A (pt) Método e sistema modulares para executar consulta de banco de dados
ES514648A0 (es) Un subsistema de memoria capaz de financiar en diversos modos, para un sistema de tratamiento de datos, o incluido en elmismo.
BR8201533A (pt) Sistema de processamento de dados para tratamento simultaneo(ou multiprocessamento)
AR011438A1 (es) Disposicion de computadora de multiprocesador que tiene bus; arreglo para arbitrar el acceso de cpu a un bus comun, y metodo para arbitrar control de unbus.
DE3852698D1 (de) Multiprozessorsystem mit Vervielfältigung von globalen Daten.
DE3578513D1 (de) Verteiltes arbitrierungssystem fuer mehrere prozessoren.
IT8922593A0 (it) Sistema multiprocessore a risorse distribuite con replicazione dinamica di dati globali
DE68913629T2 (de) Satzverriegelungsprozessor für vielfachverarbeitungsdatensystem.
ES522616A0 (es) Un metodo de edicion, en la memoria de un sistema de tratamiento de datos, de informacion de caracteres y-o imagen.
ES2042510T3 (es) Procedimiento para la activacion de una memoria comun de un sistema multiprocesador constituido por sistemas microprocesadores individuales.
BR8406678A (pt) Sistema processador de dados incluindo uma pluralidade de sistemas multiprocessadores e processo para processamento de dados em uma unidade de controle de memoria fornecida em um sistema multiprocessador
DE3886756T2 (de) Betriebsmittelzugriff für Multiprozessorrechnersystem.
EP0385487A3 (en) Interrupt controller for multiprocessor systems
GB2107906A (en) Multi-processor office system complex
MY125917A (en) System and method of start-up in efficient way for multi-processor systems based on returned identification information read from pre-determined memory location.
BR8702759A (pt) Aparelho para manipulacao de sistema para um sistema multiprocessador

Legal Events

Date Code Title Description
FG2A Definitive protection

Ref document number: 239827

Country of ref document: ES