CN1010716B - 多台微处理机系统共用存储器的控制方法 - Google Patents

多台微处理机系统共用存储器的控制方法

Info

Publication number
CN1010716B
CN1010716B CN87102475A CN87102475A CN1010716B CN 1010716 B CN1010716 B CN 1010716B CN 87102475 A CN87102475 A CN 87102475A CN 87102475 A CN87102475 A CN 87102475A CN 1010716 B CN1010716 B CN 1010716B
Authority
CN
China
Prior art keywords
access
bus
database
microprocessor
coprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
CN87102475A
Other languages
English (en)
Other versions
CN87102475A (zh
Inventor
克劳斯·法伊弗
沃尔夫冈·科斯勒
埃里奇·保罗朱奇尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN87102475A publication Critical patent/CN87102475A/zh
Publication of CN1010716B publication Critical patent/CN1010716B/zh
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18Handling requests for interconnection or transfer for access to memory bus based on priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Debugging And Monitoring (AREA)
  • Nitrogen And Oxygen Or Sulfur-Condensed Heterocyclic Ring Systems (AREA)
  • Bus Control (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

一种方法是与各单机系统相连的共用多机总线(MPB)按照优先权指示符规定的顺序,周期性地分配给每台单机系统;另一种方法是对多机系统向共用存储器储存数据库的区域的存取进行协调,两种方法有相互重叠部分。作为主处理机系统进行控制的其中一台微机系统有权对数据库进行写入,其余所有作为副处理机系统进行控制的副处理机则可以读出数据库信息。每台微机系统在对数据库进行存取之前向主机系统以及各副机系统分别发出信息(M1,M2)。

Description

本发明是一种由若干微处理机系统(单机系统)组成的多台微处理机系统(多机系统)共用存储器的控制方法。按照此种方法,各台微处理机可分别利用分配装置,按照分得的优先权指示符经微机系统内部总线或局部总线及相应的转接协调装置,再经同各个微机系统相连的多机总线向一台共用存储器存储数据库的数据区进行存取;同时,每台微机系统只有在其独享的总线存取周期范围之内才能占用多机总线。
在SAB    8086微处理机用户手册(SAB    8086系列用户手册,1979年10月版,MCS-86)附件AP51(A    113-A    131)中介绍了一种多台微处理机系统,这一系统中有三台结构相同的微处理机,一个共用存储器和一个经多机总线和用于多机总线请求和分配的导线同外设连接的转接协调装置。每台微机系统中都有局部总线,局部总线将系统中的各组成部分,如微处理机、转接协调装置同数据总线、转接装置同地址总线及其他未予说明的装置,如局部存储器相互连接起来。同微机相连接同时又受微机控制的总线控制装置是通向控制总线的连接环节。另一个同微机相连并受微机控制的多机总线分配装置同多机系统的所有总线分配装置和优先权排队装置连接。利用多机总线分配装置和优先权排除装置,多机总线按预先给定的顺序, 并根据分配给各微机系统的优先权指示符在相应的多机总线存取周期内分配给相应的微处理机使用。每台微机系统均配有时钟脉冲装置,时钟脉冲装置为系统的各部分提供必要的时钟脉冲信息。
如将这种多机系统用于通讯交换的中央控制方面,那么不仅多机总线的使用需要协调,而且由于共用存储器在相应区域存储的数据库是各台微机共有的,故对数据库的存取也必须加以控制。此外,使用多机总线的存取方式也不能受到影响,虽然这种使用并不是为了写入或从数据库读出。由于在数据库储存着规模不同又相互联系的信息量,因而为了写入或读出这些信息,有时需要同时进行若干个多机总线存取。另外还必须保证在写入过程中不能读出,反之亦然。
本发明的任务是介绍一种对共用存储器储存数据库的数据区进行控制的方法,这种方法以已知的多机总线分配方法为基础,加上对多机系统共用存储器数据区的读写存取进行协调,避免相互冲突和持续阻塞。此任务根据本文开始时所述的结构配置,利用如下面所述的本发明的控制方法所呈现出的特点可以解决。
本发明方法的优点尤其在于,根据一种方法,多机总线按优先权指示符规定的顺序周期性地分配给每台微处理机,则这种方法再加上另一种控制各台微机向共用存储器数据区进行存取的方法即达到完善。使用本发明的方法,则若干台微机中只有一台,而且是称为主处理机系统的微机可以向共用存储器的数据库写入,但数据库中的信息可以由每一台微机,包括主处理机系统读出。在读出或写入数据库信息期间,按照优先权指示符规定的顺序周期进行的多机分配暂停,直到共用存储器中存储数据库信息的区域读出或写入完毕为止。接着,多机总线重新按优先权指示符周期地分配给每台微机系统,只要这种分配 方式未因某台微机对共用存储器中存储的数据库重新进行存取而被再度中断。当一台正从数据库取数的微机系统突然出现故障时,多机总线可能较长时间地或持续被封锁。为避免此种现象发生,就要对数据库的存取时间进行监控,当超过允许的最大存取时间时,多机总线就强行让予另一个微机系统。
本发明的方法具有这样的特点:当一台或多台副机系统向主机系统发出故障信息之后,分配装置就不再将多机总线分配给出故障的副机系统,直到出故障的副机系统向主机系统发出无故障信号为止。根据这个特点,可以阻止出故障的或处于等待中的微机系统占用多机总线或从共用存储器取数。这里,当接到说明某台微机系统故障状态的信息时-不管出故障的微机系统是否提出请求-主机系统的分配装置便阻止出故障的微机系统占用多机总线或从共用存储器取数。显示无故障或有故障状态的信息均通过连接所有多机系统的专用导线传递给主机系统。一台先是出故障而后显示无故障的微机系统将按其优先权在分配装置中重新纳入分配程式之中。
本发明所述方法的电路布线的特点是:每台微机系统均由控制、地址和数据导线构成的局部总线(LB)冈分配装置相连接;分配装置中的局部总线引到控制多机按优先权指示符周期进行存取的优先权分配装置(ZPZ),并接到控制数据库存取的数据库分配装置(DBZ)上;数据库分配装置上为控制优先权分配装置提供信息的控制出口(ST)同优先权分配装置的控制入口(ST)连接;监控装置(Zü)监控数据库存取的时间,监控装置通过一条传送总线存取开始信息的导线(üL)或经过一条传送总线存取结束信息的导线(üL)同数据库分配装置(DBZ)连接。以上的电路布线的优点 在于,这种电路布线在每一微机系统中都是自动编码的,并且通过简单地调整每台微机系统的开关或键桥,即可将其作为主机或者副机使用。这样,对于通讯设备的各种不同的大型中央控制系统来说,只需制造唯一的一种微机系统类型,并且为更换发生故障的微机系统也只需储备唯一的一种微机系统即可。
下面借助附图介绍这种控制方法,同时利用附图详细地介绍一个操作实例。这里指的是:
图1:借助流程图说明本发明的方法。
图2:实现本发明方法的布局结构。
图3:实现本发明方法的程序流程图。
图1借助时间流程图说明本方法的过程,流程图既说明微机系统对共用多机总线的占用情况,也显示出微机系统经多机总线从共用存储器数据区的取数情况。图中以主机系统HP和副机系统NP的方法过程为例。这两种微机系统HP和NP中的每一种配两个流程图。第一个流程图a)表示某一多机系统在占用共用的多机总线之前,按照时序t的处理步骤。第二个流程图b)表示某一多机系统在对共用多机总线以及通过多机总线向共用存储器的数据区实际取数前各自按照时序t传送的信号,并表示多机系统向多机总线或共用存储器的数据区实际取数的情况。控制一个主机和副机的多机系统在共用存储器的数据区取数的方法步骤用水平线或垂直线组成的阴影表示。
流程图开始时,前提条件是副机系统占用多机总线刚好结束。这时多机总线分配装置里同时到达两个总线存取请求A1和A3,即主机系统和副机系统都要求占用共用多机总线。根据符合优先权指示符规定顺序进行周期分配的原则,主机系统首先获得多机总线占用权。分配结果借助分配信息Z1通知给主机系统,根据这一信息,主机系 统立即按存取周期DZ的时间占用多机总线。主机系统的这种多机存取ZMB1用于各微机系统间互相交流信息,或是在共用存储器中未被数据库占用的区域进行存取。然后,多机总线再分配给总线占用请求A3尚未得到满足的副机系统,同时把一个相应的分配信息Z3传送给该副机系统。副处理机立即按存取周期DZ的时间占用多机总线。当这一多机总线存取ZMB2结束后,主机系统与副机系统的另两个请求A2和A4随即来到,这两个请求说明两个微机系统均要求经多机总线在共用存储器的数据区存取。按照符合优先权指示符规定顺序进行周期分配的原则,多机总线的占用权被分配给主机系统,并借助分配信息Z2通知主机系统。于是,主机系统立即占用多机总线并向所有其余的微机系统发出信号M1,以此来阻止其余微机系统到共用存储器的数据区取数。主机系统在发出M1信号后,即经多机总线到共用存储器的数据区比如说按两个总线存取周期的时间进行存取。当多机总线存取ZDB1结束后,按照符合优先权指示符规定顺序进行周期性分配的原则,多机总线让予副机系统,并借助分配信息Z4通知副机系统。于是副机系统立即占用多机总线,同时向主机系统发出信号M2,借助M2信号,可以阻止主机系统在共用存储器的数据区存取及在数据库写入。只要副机系统在共用存储器的数据区存取,就一直阻止主机系统读或写。M2信号消失后,副机系统控制共用存储器的数据区并读取已寻址的相应数据库信息。在共用存储器的数据区存取的时间,这里需要三个总线存取周期。
图2表示实现本发明方法所必需的那些系统组件。从结构相同的微机系统中选择有代表性的微机系统,现利用主机系统的结构详细说明这些系统组件的配置。每个微机系统中均设有局部总线LB,局部 总线由控制线、地址线和数据线组成,局部总线将微处理机MP、转接协调装置AE、故障信号接收和发送装置STAE以及分配装置ZTE彼此联接起来。比如在用SAB    80286实现的微处理机中,其控制是以主机系统中央集中控制的。由微处理机MP控制的转接协调装置AE既向与之相连接的多机总线发送信息,同时也接收来自多机总线上的信息。此转接协调装置负责及时向多机总线及局部总线传递信息。
分配装置ZTE由三部分组成,一个是按优先权指示符规定顺序周期性分配多机总线的优先权分配装置ZPZ,一个是用于共用存储器的数据区分配存取的数据库分配装置DBZ,另一个是监控共用存储器数据区存取时间的监控装置Zü。导线组A从各副机系统的所有优先权分配装置直接通往主机系统的优先权分配装置,各个副机系统均经导线组A传递其对多机总线的分配请求。此外,从主机系统的优先权分配装置ZPZ引出的导线组Z通向多机系统中配置的各副机系统的所有优先权分配装置。分配信息经导线组Z传送给每一台副机系统。各副机系统收到分配信息后,立即占用共用的多机总线。微处理机MP经用虚线标出的局部总线通知优先权分配装置ZPZ,多机系统中哪个微机系统处于故障状态或无故障状态。在优先权分配装置中,出故障的微机系统不参加按优先权指示符规定顺序周期性进行的多机总线分配,直至微处理机MP向优先权分配装置发出一个显示无故障状态的信息。
共用存储器数据区DBSP存取的相互协调在数据库分配装置DBZ中进行。各个微机系统中的微处理机经局部总线通知各自的数据库分配装置DBZ,下一步占用总线将用于在共用存储器的数据区进行存取,以便对数据区储存的数据库进行写入-只有主机才行-或者 读取数据库信息-所有微机系统均可。在向共用存储器的数据区DBSP取数之前,数据库分配装置中先产生一个信号,并经局部总线LB和多机总线MPB通知主机系统及所有副机系统,当各微机系统中的某一系统正在读取数据库信息时,这个信号可以阻止主机系统再次向数据库写入。由于在共用存储器数据区进行取数可能持续使用若干个多机总线存取周期,所以对按照优先权指示符规定顺序周期性进行的分配必须予以控制-多机总线的分配每次只分给一个总线存取周期。在数据库分配装置中产生的控制信息通过一条控制线控制优先权分配装置,直至各个微机系统在共用存储器的数据区取数结束。优先权分配装置ZPZ根据不同的控制信息,决定按照优先权指示符规定顺序周期性进行的多机总线的分配是中止或是继续进行。
分配装置ZTE中配置的监控装置Zü负责监控在共用存储器数据区的存取时间,为此,在共用存储器的数据区开始取数的时间要经导线üL通知监控装置。如果由于微机系统出故障而超过了允许的最大存取时间,那么监控装置就产生一个相应的信息,并通知数据库分配装置DBZ。根据这个信息,数据库分配装置立即强行中止在共用存储器的数据区正在进行的存取,并按优先权指示符规定顺序周期性进行的分配原则将多机总线以及共用存储器的数据区分给其他的微机系统。主机系统的故障信息接收装置STAE各通过一条导线ST与所有副机系统的故障信息发送装置相连。所有副机系统的故障状态或无故障状态均以相应的信号经此导线通知主机系统。故障信息接收装置将这些信息收集起来,当状态发生变化时,用相应的信号经局部总线传送给主机系统的微处理机。然后-如前面已经叙述过的那样-各个微机系统或是不参加按照优先权指示符规定顺序进行的周期性的 分配,或是重新接受这种分配。
所有微机系统和共用存储器均通过一条由控制线、地址线和数据线组成的多机总线相互连接在一起。
各系统组件例如可以采用下述集成电路:
转接协调装置AE:SAB    8287(与数据总线匹配);
SAB    82283(与地址总线匹配);
82288(总线控制装置)
分配装置    ZTE:SAB    8289(总线分配装置)加上晶体管-晶体管逻辑电路-或非门电路和晶体管-晶体管逻辑电路-D型触发器。这些门电路和组件集中在一个客户专用集成组件上。
故障接收及发送装置STAE:SAB    8254(时间监视)和晶体管-晶体管逻辑电路-转换级。
有关的符号表
A,A1…A4总线存取请求
AE    转接协调装置
DBSP    数据区
DBZ    数据库分配装置
DZ    总线存取周期
HP    主处理机系统
LB    局部总线
M1,M2信息
MP    微处理机
MPB    多机总线
NP    副处理机系统
SP    存储器
St    控制导线
StAE    故障指示装置
t    时序
Z,Z1…Z4分配信息
ZDB1,ZDB2    多机总线存取
ZMB1,ZMB2    多机总线对存储器数据区的存取
ZPZ    优先权分配装置
ZTE    分配装置
Zü    监控装置

Claims (5)

1、一种选择多微处理机系统的共用存储器的方法,该多微处理机系统由多台通过局部总线而互联的单微处理机系统而组成,其中这些所述单微处理机分别在一台共用存储器内对具有公用数据库的数据区进行存取,这种存取是按照所被分配的优先权指示符,通过这样的一个微处理机总线系统而分别地分配对存储器的存取,该微处理机总线系统仅在一个系统固有总线存取周期之内可以进行对总线的存取,而且所有的微处理机系统通过一条单独的请求线路分别传送这些总线存取请求,并且,该多处理机总线按优先权指示符规定的顺序循环地分配给每台微处理机,代表分配至每个多处理机系统的信息信号也被进行传送,所述方法的特征在于包括以下各步骤:
所述数据库仅被被规定为主处理机系统的一个多处理机系统所修改;
所述数据库被规定为副微处理机系统的其余的微处理机系统所读出;
所有微处理机的总线存取请求通过多条单独的请求线路而传送至设置在主处理机内的分配装置;
在主处理机系统为了修改数据库而向一个数据区进行存取之前,由主处理机向每台副处理机传送一个状态信号,因而在数据库被主处理机系统进行修改的期间内,所有副处理机系统对该多处理机总线和对该数据区的存取被阻止,
现行的存取受到监控装置的监控,因而所述的存取得以结束,并且所述多处理机总线存取被分配至一个不同的副处理机系统,
在一个副处理机系统为了对该数据库进行读出而对数据库区进行存取之前,由该副处理机系统向该主处理机系统传送一个状态信号,因而直到比进行存取的该副处理机系统具有更高的优先级的所有副处理机系统结束对该数据库区的存取之前,或者直到监控装置结束一次现行的存取之前,该主处理机系统为了修改数据库而对该数据库区和对该多处理机总线进行的存取被阻止。
2、根据权利要求1的方法,其特征在于,当一台或多台副处理机系统向主处理机系统发出故障信息之后,分配装置就不再将多处理机总线分配给出故障的副处理机系统,直到出故障的副处理机系统向主处理机系统发出无故障信号为止。
3、根据权利要求1的方法,其特征在于,所有微处理机系统结构相同,各微处理机系统既可作为主处理机系统,也可作为副处理机系统,可以相互调换。
4、根据权利要求1的方法,其特征在于,各微处理机系统的局部存储器中储存的优先权指示符可任意分配给微处理机系统。
5、根据权利要求1所述方法的电路布线,其特征在于,每台微处理机系统均经由控制、地址和数据导线构成的局部总线  同分配装置相连接;分配装置中的局部总线引到控制多机按优先权指示符周期进行存取的优先权分配装置,并接到控制数据库存取的数据库分配装置上;数据库分配装置上为控制优先权分配装置提供信息的控制出口同优先权分配装置的控制入口连接;监控装置监控数据库存取的时间,监控装置通过一条传送总线存取开始信息的导线或经过一条传送总线存取结束信息的导线同数据库分配装置连接。
CN87102475A 1986-04-02 1987-04-02 多台微处理机系统共用存储器的控制方法 Expired CN1010716B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP3610995.9 1986-04-02
DE3610995 1986-04-02

Publications (2)

Publication Number Publication Date
CN87102475A CN87102475A (zh) 1987-10-14
CN1010716B true CN1010716B (zh) 1990-12-05

Family

ID=6297727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN87102475A Expired CN1010716B (zh) 1986-04-02 1987-04-02 多台微处理机系统共用存储器的控制方法

Country Status (10)

Country Link
US (1) US5109330A (zh)
EP (1) EP0239827B1 (zh)
JP (1) JPS62237563A (zh)
CN (1) CN1010716B (zh)
AT (1) ATE89940T1 (zh)
AU (1) AU576445B2 (zh)
CA (1) CA1280828C (zh)
DE (1) DE3785958D1 (zh)
ES (1) ES2042510T3 (zh)
ZA (1) ZA872363B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481066A (en) * 1987-09-24 1989-03-27 Nec Corp Connection system for multi-processor
JP2668134B2 (ja) * 1989-06-08 1997-10-27 株式会社日立製作所 電力系統の監視制御方法及び装置
US5577261A (en) * 1995-01-23 1996-11-19 Tandem Computers Incorporated Ordered and reliable maintenance of inter-process relationships in a distributed multiprocessor
US5630140A (en) * 1995-01-23 1997-05-13 Tandem Computers Incorporated Ordered and reliable signal delivery in a distributed multiprocessor
US5802597A (en) * 1995-12-22 1998-09-01 Cirrus Logic, Inc. SDRAM memory controller while in burst four mode supporting single data accesses
US5930515A (en) * 1997-09-30 1999-07-27 Scientific-Atlanta, Inc. Apparatus and method for upgrading a computer system operating system
JP2001101145A (ja) * 1999-09-28 2001-04-13 Fujitsu Ltd 分散メモリ型並列計算機におけるデータ転送方式

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3943493A (en) * 1974-03-13 1976-03-09 Sperry Rand Corporation Shared processor data entry system
GB1504112A (en) * 1976-03-17 1978-03-15 Ibm Interactive enquiry systems
US4000485A (en) * 1975-06-30 1976-12-28 Honeywell Information Systems, Inc. Data processing system providing locked operation of shared resources
US4400771A (en) * 1975-12-04 1983-08-23 Tokyo Shibaura Electric Co., Ltd. Multi-processor system with programmable memory-access priority control
JPS5335447A (en) * 1976-09-14 1978-04-01 Oki Electric Ind Co Ltd Multi processor system
US4101959A (en) * 1976-10-22 1978-07-18 Informer, Inc. Terminal display and storage system
US4363094A (en) * 1977-12-29 1982-12-07 M/A-COM DDC, Inc. Communications processor
FR2428284A1 (fr) * 1978-06-07 1980-01-04 Ibm France Systeme de selection de circuit d'interface prioritaire
US4266271A (en) * 1978-10-10 1981-05-05 Chamoff Martin E Reconfigurable cluster of data-entry terminals
US4245306A (en) * 1978-12-21 1981-01-13 Burroughs Corporation Selection of addressed processor in a multi-processor network
US4488217A (en) * 1979-03-12 1984-12-11 Digital Equipment Corporation Data processing system with lock-unlock instruction facility
FR2477809B1 (fr) * 1980-03-10 1987-08-21 Jeumont Schneider Systeme de transmission rapide de messages entre calculateurs
US4374414A (en) * 1980-06-26 1983-02-15 Gte Automatic Electric Labs Inc. Arbitration controller providing for access of a common resource by a duplex plurality of central processing units
US4396984A (en) * 1981-03-06 1983-08-02 International Business Machines Corporation Peripheral systems employing multipathing, path and access grouping
FR2513407B1 (fr) * 1981-09-24 1987-01-16 Finger Ulrich Systeme d'arbitrage des demandes d'acces de plusieurs processeurs a des ressources communes, par l'intermediaire d'un bus commun
US4482950A (en) * 1981-09-24 1984-11-13 Dshkhunian Valery Single-chip microcomputer
US4604685A (en) * 1982-02-19 1986-08-05 Honeywell Information Systems Inc. Two stage selection based on time of arrival and predetermined priority in a bus priority resolver
NL8202060A (nl) * 1982-05-19 1983-12-16 Philips Nv Rekenmachinesysteem met een bus voor data-, adres- en besturingssignalen, welke bevat een linkerbus en een rechterbus.
IT1151683B (it) * 1982-07-06 1986-12-24 Honeywell Inf Systems Sistema multiprocessore a bus asincrono con caricamento di microistruzioni da memoria di lavoro
US4530069A (en) * 1982-08-20 1985-07-16 Universal Data, Inc. Expandable data communication system utilizing hand-held terminal
US4484273A (en) * 1982-09-03 1984-11-20 Sequoia Systems, Inc. Modular computer system
US4590554A (en) * 1982-11-23 1986-05-20 Parallel Computers Systems, Inc. Backup fault tolerant computer system
JPS59202527A (ja) * 1983-05-02 1984-11-16 Fuji Electric Co Ltd バス制御方式
US4603385A (en) * 1983-05-11 1986-07-29 International Business Machines Corp. Integrated data processing/text processing system having a terminal with dual emulation and enhanced function capabilities
US4587609A (en) * 1983-07-01 1986-05-06 Honeywell Information Systems Inc. Lockout operation among asynchronous accessers of a shared computer system resource
JPS60107170A (ja) * 1983-11-15 1985-06-12 Nec Corp マルチプロセッサ制御方式
US4777591A (en) * 1984-01-03 1988-10-11 Texas Instruments Incorporated Microprocessor with integrated CPU, RAM, timer, and bus arbiter for data communications systems
US4635189A (en) * 1984-03-01 1987-01-06 Measurex Corporation Real-time distributed data-base management system
US4669056A (en) * 1984-07-31 1987-05-26 International Business Machines Corporation Data processing system with a plurality of processors accessing a common bus to interleaved storage
EP0194024B1 (en) * 1985-02-05 1992-09-09 Digital Equipment Corporation Apparatus and method for controlling access in a multi-cache data processing system
US4794516A (en) * 1985-10-31 1988-12-27 International Business Machines Corporation Method and apparatus for communicating data between a host and a plurality of parallel processors
US5016162A (en) * 1988-03-30 1991-05-14 Data General Corp. Contention revolution in a digital computer system

Also Published As

Publication number Publication date
ES2042510T3 (es) 1993-12-16
CA1280828C (en) 1991-02-26
EP0239827A3 (en) 1990-05-02
JPS62237563A (ja) 1987-10-17
CN87102475A (zh) 1987-10-14
ATE89940T1 (de) 1993-06-15
AU576445B2 (en) 1988-08-25
EP0239827B1 (de) 1993-05-26
US5109330A (en) 1992-04-28
DE3785958D1 (de) 1993-07-01
AU7095087A (en) 1987-10-08
ZA872363B (en) 1987-11-25
EP0239827A2 (de) 1987-10-07

Similar Documents

Publication Publication Date Title
CA1104226A (en) Computer useful as a data network communications processor unit
CA1121513A (en) Multiconfigurable modular processing system integrated with a preprocessing system
EP0069438B1 (en) A multiprocessor system, a system and method for intercommunicating between processors, a system for effecting data transfer, a system for controlling routing of messages, and an arrangement for ascertaining a global state of readiness of a system
US5006978A (en) Relational database system having a network for transmitting colliding packets and a plurality of processors each storing a disjoint portion of database
US5307496A (en) Multiprocessor computing apparatus for utilizing resources
US20030167360A1 (en) Address assignment method for at least one bus device that has recently been connected to a bus system
EP0070083A2 (en) Computing apparatus and method of processing message packets
US4374414A (en) Arbitration controller providing for access of a common resource by a duplex plurality of central processing units
CN1320469C (zh) 多功能处理机计算机系统中的连接线用转接输入/输出节点
CA2264464A1 (en) Prioritized transaction server allocation
CN101310266A (zh) 航空器的模块化航空电子系统
US4395753A (en) Allocation controller providing for access of multiple common resources by a plurality of central processing units
CN1010716B (zh) 多台微处理机系统共用存储器的控制方法
US4394728A (en) Allocation controller providing for access of multiple common resources by a duplex plurality of central processing units
US5758053A (en) Fault handling and recovery for system having plural processors
CN101145052A (zh) 设备间实时信息交互系统和设备间实时信息交互方法
CN1555622A (zh) 用于在总线系统的用户处生成程序中断的方法和装置以及总线系统
CN1148215A (zh) 分散系统和多处理机系统
JP2875448B2 (ja) データ転送装置及びマルチプロセッサシステム
US7260740B2 (en) Fault-tolerant computer cluster and a method for operating a cluster of this type
JPH0413739B2 (zh)
CN102722466A (zh) 一种3取2或2取2控制系统中的16位多总线电路
Jensen A distributed function computer for real-time control
Jafari A new loop structure for distributed microcomputing systems.
Shin et al. A distributed i/o architecture for harts

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee