DE19648060A1 - Speichersystem zum Verarbeiten digitaler Videosignale - Google Patents

Description

Die Erfindung betrifft allgemein Speichersysteme zum Verar­ beiten digitaler Videosignale, und spezieller betrifft sie ein solches Speichersystem, das auf Blockdaten in einem Ganz- und in einem Halbpixelmodus zugreifen kann.

Im allgemeinen wird als Speichervorrichtung in einem Spei­ chersystem zum Verarbeiten digitaler Videosignale ein Di­ rektzugriffsspeicher, RAM, wie ein dynamischer RAM, DRAM, oder ein statischer RAM, SRAM, verwendet.

Zusätzlich zu einem RAM sind ein Bitstrompuffer und eine Speichersteuerung dazu erforderlich, ein Datenformat in das Format eines Einheitsblocks umzusetzen.

Hierbei findet das Bildverarbeitungssystem unter Verwendung des Videosignal-Verarbeitungsspeichers die Daten für einen Bewegungsvektor betreffend die Bewegung zwischen einem vori­ gen Schirm und einem aktuellen Schirm heraus, um die Daten zu komprimieren, und dann schreibt es das Bild abhängig vom Ausmaß des Bewegungsvektors weiter. Der Empfänger verarbei­ tet das Signal unter Verwendung solcher Daten, um das ur­ sprüngliche Bild wiederherzustellen. Im Bewegungsvektorbild sind Daten in der Einheit eines Makroblocks von 16 × 16 Bits verarbeitet.

In Fig. 1 ist ein herkömmliches Speichersystem zum Verarbei­ ten digitaler Videosignale veranschaulicht, wie es im US-Patent 5,430,684 beschrieben ist.

Dieses herkömmliche Speichersystem weist folgendes auf: eine RBA (Random Block Access = wahlfreier Blockzugriff)-Steuer­ einrichtung 10 zum Steuern wahlfreier Blockzugriffe unter Verwendung von von außen zugeführten Signalen; eine Adres­ senerzeugungseinrichtung 20 zum Erzeugen einer Adresse unter Verwendung einer Anfangsadresse, abhängig von einer Steue­ rung durch die RBA-Steuereinrichtung 10; ein Speicherzellen­ array 30 zum Einspeichern von Daten abhängig von der Steue­ rung durch die RBA-Steuereinrichtung 10 und die Adressener­ zeugungseinrichtung 20; eine Übertragungssteuereinrichtung 40 zum Steuern der Datenübertragung durch das Speicherzel­ lenarray 30 abhängig von der RBA-Steuereinrichtung 10 und der Adressenerzeugungseinrichtung 20; und eine Eingangs/Aus­ gangs-Einrichtung zum Aufnehmen und Ausgeben von Daten ent­ sprechend der Steuerung durch die RBA-Steuereinrichtung 10 und die Übertragungssteuereinrichtung 40.

Die Adressenerzeugungseinrichtung 20 besteht aus einem Zei­ lenadressengenerator 21 und einem Spaltenadressengenerator.

Die Übertragungssteuereinrichtung 40 besteht aus einem RBA-Selektor 41, einem seriellen Widerstand 42 und einem RBA-Y-Decodierer 43.

Die Eingangs/Ausgangs-Einrichtung 50 besteht aus einer Ein­ gangseinheit 51 und einer Eingangs/Ausgangs-Steuerung 52.

Wie es in Fig. 2 veranschaulicht ist, weist die RBA-Steuer­ einrichtung 10 folgendes auf: einen X-Zustandspunktzeiger­ teil 10 zum Empfangen eines seriellen Takts SC, ein RBA-Modusflagsignal RBAM, ein RBA-Zustandszeigerfreigabesignal RSPE, ein Y-Zustandszeigersignal YRn, wobei dann ein X-Zu­ standszeigersignal XRn ausgegeben wird; einen Y-Zustandszei­ gerteil 12 zum Empfangen des RBA-Modusflagsignals RBAM, des RBA-Zustandszeigerfreigabesignals RSPE und des seriellen Takts SC, um dann ein Y-Zustandszeigersignal YRn auszugeben; einen RAS-Generator 13 zum Erzeugen eines internen RAS-Signals (Row Address Strobe Signal = Zeilenadressenabtastsi­ gnal) /RASi unter Verwendung eines externen RAS-Signals /RAS, des X-Zustandszeigersignals XRn, des Y-Zustandszeiger­ signals YRn und des RBA-Modusflagsignals RBAM; einen CAS-Generator 14 zum Erzeugen eines internen CAS-Signals (Column Address Strobe Signal = Spaltenadressenabtastsignal) /CASi unter Verwendung eines externen CAS-Signals /CAS sowie der Signale XRn, YRn und RBAM; eine Übertragungssteuerung 15 zum Ausgeben eines Übertragungssignals XF, eines Registerfreiga­ besignals RGE und eines Serielldecodierer-Freigabesignals SDE unter Verwendung der Signale YRn, RBAM und SC; eine Le­ se/Schreib-Steuerung 16 zum Empfangen eines Schreibfreigabe-Latchsignals /WEL, sowie der Signale RBAM, XRn und YRn, um dann ein RBA-X-Schreibfreigabesignal RWXE, das RBA-Zustands­ zeigerfreigabesignal RSPE und ein RBA-Y-Freigabesignal RYE auszugeben; einen Modusselektor 17 zum Empfangen der Signale XRn, YRn, eines externen Datenübertragungssignals /DT, des RBA-Steuersignals RBA sowie eines Schreibfreigabesignals /WE, um dann die Signale RBAM und /WEL auszugeben; und einen Taktgenerator 18 für interne Takte zum Erzeugen eines Systemtakts unter Verwendung der Signale RBAM, RYE und SC.

Nachfolgend wird die Funktion dieses Speichersystems zum Verarbeiten digitaler Videosignale kurz beschrieben.

Wenn das Zeilenadressenabtastsignal /RAS fällt, stellt das Speichersystem abhängig vom Zustand des Schreibfreigabesi­ gnals /WE, des Datenübertragungssignals /DT und des RBA-Steuersignals RBA einen geeigneten Modus ein und erstellt eine Zeilenadresse zum Auswählen von Wortleitungen im Spei­ cherzellenarray 30 unter Verwendung der Anfangszeilenadresse für den an einen Adresseneingangsanschluß AI gelieferten Block.

Wenn auch das Spaltenadressenabtastsignal /CAS fällt, wählt das Speichersystem die entsprechende Zelle unter den Spei­ cherzellen, die mit einer ausgewählten Wortleitung des Spei­ cherzellenarrays 30 verbunden sind, unter Verwendung der An­ fangsspaltenadresse des Blocks, wie sie an den Adressenein­ gangsanschluß AI gegeben wird, aus und erstellt dann ein Auswahlsignal SELn zum Steuern der Datenübertragung zwischen den ausgewählten Zellen und dem seriellen Register 42, und eine interne Y-Adresse zum Verbinden der Datenleitung des Eingangs/Ausgangs-Teils 52 und derjenigen des seriellen Re­ gisters 42. Dann werden die Eingangs/Ausgangs-Daten (16 × 16 Bits) eines beliebigen Blocks kontinuierlich über den Ein­ gangs/Ausgangs-Teil 51 abhängig von der Steuerung durch den Eingangs/Ausgangs-Steuerteil 52 eingegeben/ausgegeben, und dann wird dieser Vorgang wiederholt ausgeführt, um die Daten eines Blocks zu lesen und zu schreiben.

Wenn ein Lesevorgang vorliegt, ist es möglich, die Anfangs­ adresse eines Blocks von 16 × 16 Bits als Anfangsadresse auf eine wahlfreie Position in der Speicherzelle zu legen, je­ doch kann bei einem Schreibvorgang nur eine Adresse eingege­ ben werden, bei der die zugehörige Anfangsadresse ein Viel­ faches von 16 ist. D. h., daß das System bei Lesevorgängen für wahlfreien Blockzugriff betrieben wird, jedoch bei Schreibvorgängen für seriellen Blockzugriff.

Indessen wird gemäß internationalen Standards zum Verarbei­ ten digitaler Signale wie MPEG2- oder HDTV-Signalen der Be­ wegungsvektor eines Makroblocks mittels einer Halbpixelein­ heit dargestellt, um die Auflösung zu verbessern, und, ge­ nauer gesagt, ist hierfür eine Makroblockgröße von 17 × 17 Bits erforderlich.

Jedoch stellt das herkömmliche Speichersystem zum Verarbei­ ten digitaler Videosignale für den Lesevorgang seine Block­ größe auf 16 × 16 Bits ein, und so ist das System nur zum Anzeigen eines Bewegungsvektors in Ganzpixeleinheit verwend­ bar. Im Ergebnis kann durch das herkömmliche System nicht auf Blockgrößen gemäß Halbpixeleinheit zugegriffen werden, weswegen es nicht dazu geeignet ist, die Auflösung aktueller Videodaten auf natürliche Weise zu verarbeiten.

Der Erfindung liegt die Aufgabe zugrunde, ein Speichersystem zum Verarbeiten digitaler Videosignale zu schaffen, das in einem Ganzpixelmodus auf Blockdaten von 16 × 16 Bits und in einem Halbpixelmodus auf Blockdaten von 17 × 17 Bits zugrei­ fen kann.

Diese Aufgabe ist durch die Speichersysteme gemäß den beige­ fügten unabhängigen Ansprüchen gelöst.

Die Erfindung wird im folgenden anhand von durch Figuren veranschaulichten Ausführungsbeispielen näher beschrieben.

Fig. 1 ist ein Blockdiagramm eines herkömmlichen Speicher­ systems zum Verarbeiten digitaler Videosignale;

Fig. 2 ist ein detailliertes Blockdiagramm einer RBA-Steue­ rung in Fig. 1;

Fig. 3 ist ein Blockdiagramm eines erfindungsgemäßen Spei­ chersystems zum Verarbeiten digitaler Videosignale;

Fig. 4 ist ein detailliertes Blockdiagramm der RBA-Steuerung und einer Halbpixelmodus-Steuerung in Fig. 3;

Fig. 5A und 5B sind Wahrheitstabellen, die den Betriebszu­ stand der Halbpixelmodus-Steuerung von Fig. 3 veranschauli­ chen;

Fig. 6 ist ein Diagramm, das Signalverläufe beim Ausführen eines RBA-Lesevorgangs beim Ganzpixelmodus gemäß der Erfin­ dung zeigt;

Fig. 7 ist ein Diagramm, das Signalverläufe beim Ausführen eines RBA-Lesevorgangs beim Halbpixelmodus gemäß der Erfin­ dung zeigt;

Fig. 8 ist ein Diagramm, das Signalverläufe beim Ausführen eines RBA-Schreibvorgangs gemäß der Erfindung zeigt;

Fig. 9A ist ein Diagramm, das eine Speicherkarte beim Aus­ führen eines RBA-Lesevorgangs beim Ganzpixelmodus gemäß der Erfindung zeigt;

Fig. 9B ist ein Diagramm, das eine Speicherkarte zum Ausfüh­ ren eines RBA-Lesevorgangs beim Halbpixelmodus gemäß der Er­ findung zeigt; und

Fig. 9C ist ein Diagramm, das eine Speicherkarte zum Ausfüh­ ren eines RBA-Schreibvorgangs bei der Erfindung zeigt.

Wie es in Fig. 3 veranschaulicht ist, verfügt das dort dar­ gestellte Speichersystem gemäß einem Ausführungsbeispiel der Erfindung über folgendes: eine RBA-Steuerung 100 zum Steuern wahlfreien Blockzugriffs unter Verwendung extern angelegter Signale; einen Adressengenerator 200 zum Erzeugen von Zei­ len- und Spaltenadressen unter Verwendung einer Anfangs­ adresse AI unter Kontrolle durch die RBA-Steuerung 100; ein Speicherzellenarray 300 zum Einspeichern von Daten unter Kontrolle durch die RBA-Steuerung 100 und den Adressengene­ rator 200; eine Übertragungssteuerung 400 zum Kontrollieren der Datenübertragung des Speicherzellenarrays 300 abhängig von der RBA-Steuerung 100 und dem Adressengenerator 200; eine Eingangs/Ausgangs-Schaltung 500 zum Eingeben und Ausge­ ben von Daten unter Kontrolle durch die RBA-Steuerung 100 und die Übertragungssteuerung 400; und eine Halbpixelmodus-Steuerung 600 zum Kontrollieren der RBA-Steuerung 100 für den Zugriff auf Daten mit Einheiten eines Halbpixelmodus-Blocks während eines Lesevorgangs unter Verwendung eines ex­ ternen Halbpixelmodus-Freigabesignals HPE und eines Schreib­ freigabe-Latchsignals /WEL.

Der Adressengenerator 200 besteht aus einem Zeilenadressen­ generator 210 und einem Spaltenadressengenerator 220.

Die Übertragungssteuerung 400 besteht aus einem RBA-Selektor 410, einem seriellen Register 420 und einem RBA-Y-Decodierer 430.

Die Eingangs/Ausgangs-Schaltung 500 besteht aus einer Ein­ gangs/Ausgangs-Einheit 510 und einer Eingangs/Ausgangs- Steuerung 520.

Die RBA-Steuerung 100 gibt ein Signal aus, das den Zeilen­ adressengenerator 210, die Spaltenadressengenerator 220, den RBA-Selektor 410, das serielle Register 420, den RBA-Y-Deco­ dierer 430 und die Eingangs/Ausgangs-Steuerung 520 unter Verwendung folgender Signale steuert: extern angelegtes Zei­ lenadressenabtastsignal /RAS, Spaltenadressenabtastsignal /CAS, Schreibfreigabesignal /WE, Datenübertragungssignal /DT, serieller Takt /SC, RBA-Steuersignal RBA, intern zuge­ führtes X-Zustandszeigerrücksetzsignal XSPR, Y-Zustandszei­ gerrücksetzsignal YSPR, MSB für den X-Zustand X-MSB und MSB für den Y-Zustand Y-MSB.

Der Zeilenadressengenerator 210 des Adressengenerators 200 wählt Wortleitungen des Speicherzellenarrays 300 durch Er­ zeugen einer Zeilenadresse unter Verwendung der Anfangszei­ lenadresse des Blocks und Signalen, wie sie vom RBA-Steuer­ teil 100 ausgegeben werden, aus.

Der Spaltenadressengenerator 220 des Adressengenerators 200 erzeugt eine Spaltenadresse unter Verwendung der Anfangs­ spaltenadresse des Blocks und der vom RBA-Steuerteil 100 ausgegebenen Signale, und er gibt die Spaltenadresse dann an den RBA-Selektor 410 und den RBA-Y-Decodierer 430 aus.

Das Speicherzellenarray 300 ist ein DRAM-Zellenarray, das vom Zeilenadressengenerator 210 und vom RBA-Selektor 410 über Wortleitungen und Bitleitungen angesteuert wird.

Der RBA-Selektor 410 der Übertragungssteuerung 400 gibt ein Auswahlsignal SELn aus, das die Übertragung von Daten zwi­ schen dem Speicherzellenarray 300 und dem seriellen Register 420 abhängig von Signalen steuert, wie sie vom Spaltenadres­ sengenerator 220 und der RBA-Steuerung 100 ausgegeben wer­ den.

Das serielle Register 420 überträgt/empfängt Daten an das/ vom Speicherzellenarray 300 und die/der Eingangs/-Ausgangs­ einheit 510 abhängig von Signalen, wie sie vom RBA-Selektor 410, vom RBA-Y-Decodierer 430 und der RBA-Steuerung 100 aus­ gegeben werden.

Der RBA-Y-Decodierer 430 gibt eine Y-Adresse aus, die das serielle Register 420 steuert, und zwar unter Verwendung der Spaltenadresse, wie sie vom Spaltenadressengenerator 220 ab­ hängig von von der RBA-Steuerung 100 ausgegebenen Signalen.

Die Eingangs/Ausgangs-Einheit 510 der Eingangs/Ausgangs-Schaltung 500 sendet/empfängt Daten an das/vom seriellen Re­ gister 420 unter Steuerung durch die Eingangs/Ausgangs-Steuerung 520, die Daten-Eingabe/Ausgabe betreffend externe Einrichtung ausführt.

Die Eingangs/Ausgangs-Steuerung 520 steuert die Eingangs/ Ausgangs-Einheit abhängig von Signalen, wie sie von der RBA-Steuerung 100 ausgegeben werden.

Wie es in Fig. 4 veranschaulicht ist, umfaßt die RBA-Steue­ rung 100 einen X-Zustandszeigerteil 110, einen Y-Zustands­ zeigerteil 120, einen RAS-Generator 110 für ein internes RAS-Signal, einen CAS-Generator 140 für ein internes CAS-Signal, eine Übertragungssteuerung 150, eine Lese/Schreib-Steuerung 160, einen Modusselektor 170 und einen Taktgenera­ tor 180 für einen internen Takt.

Die Halbpixelmodus-Steuerung 600 umfaßt einen Halbpixel­ modus-Detektor 610, eine X-Zustandszeigersteuerung 620 und eine Y-Zustandszeigersteuerung 630.

Der X-Zustandszeigerteil 110, der ein n-Bit-Zähler ist, emp­ fängt den seriellen Takt SC, das RBA-Modusflagsignal RBAM und das RBA-Zustandszeigerfreigabesignal RSPE sowie das Y-Zustandszeigersignal YRn, das X-Zustandszeigerrücksetzsignal XSPR und das Y-Zustandszeigerrücksetzsignal YSPR, wie sie vom Y-Zustandszeigerteil 120 ausgegeben werden, und er gibt ein X-Zustandszeigersignal XRn aus. Wenn der RBA-Modus ein­ gestellt ist, zählt der n-Bit-Zähler 110 ausgehend von 0, wobei er immer dann um 1 inkrementiert, wenn das vom Y-Zu­ standszeigerteil 120 ausgegebene Y-Zustandszeigersignal YRn gemäß Datenblockeinheit auf 0 zurückgesetzt wird, und er wird durch das X-Zustandszeigerrücksetzsignal YSPR zurückge­ setzt.

Der Y-Zustandszeigerteil 120, der ein n-Bit-Zähler ist, emp­ fängt das RBA-Modusflagsignal RBAM, das RBA-Zustandszeiger­ freigabesignal RSPE, den seriellen Takt SC, das X-Zustands­ zeigerrücksetzsignal XSPR und das Y-Zustandszeigerrücksetz­ signal YSPR, und er gibt dann ein Y-Zustandszeigersignal YRn aus. So beginnt der Zähler 120 dann, wenn der RBA-Modus er­ richtet ist, ausgehend von 0 zu zählen, und er wird mit je­ dem Zyklus des seriellen Takts um 1 inkrementiert. Daher wird während des Zählvorgangs dann, wenn der Zyklus des se­ riellen Takts mit Datenblockeinheit verstrichen ist, der Y-Zustandszeigerteil 120 durch das Y-Zustandszeigerrücksetz­ signal YSPR zurückgesetzt, woraufhin er erneut ab 0 zählt.

Der RAS-Generator 130 gibt ein internes RAS-Signal RASi an den Zeilenadressengenerator 210 aus, wobei er das extern eingegebene Zeilenadressenabtastsignal /RAS, das vom X-Zu­ standszeigerteil 110 ausgegebene X-Zustandszeigersignal XRn, das vom Y-Zustandszeigerteil 120 ausgegebene Y-Zustandszei­ gersignal YRn, das vom Modusselektor 170 ausgegebene RBA-Modusflagsignal RBAM, das von der X-Zustandszeigersteuerung 620 ausgegebene MSB-Signal für den X-Zustand X-MSB und das von der Y-Zustandszeigersteuerung 630 ausgegebene MSB-Signal für den Y-Zustand Y-MSB verwendet. D.h., daß der Generator 130 ein internes RAS-Signal /RASi für den Zugriff auf Daten im Speicherzellenarray 300 für die erste Hälfte des seriel­ len Taktzyklus mit Datenblockeinheit erzeugt, und er dann ein internes RAS-Signal /RASi für eine Auffrischvorgang für die zweite Hälfte des seriellen Taktzyklus mit Datenblock­ einheit erzeugt.

Der CAS-Generator 140 gibt ein internes CAS-Signal /CASi an den Spaltenadressengenerator 220 aus, wozu er das extern zugeführte Spaltenadressenabtastsignal /CAS, das vom X-Zu­ standszeigerteil 110 ausgegebene X-Zustandszeigersignal XRn, das vom Y-Zustandszeigerteil 120 ausgegebene Y-Zustandszei­ gersignal YRn, das vom Modusselektor 170 ausgegebene RBA-Modusflagsignal RBAM, das von der X-Zustandszeigersteuerung 620 ausgegebene MSB-Signal für den X-Zustand X-NSB und das von der Y-Zustandszeigersteuerung 630 ausgegebene MSB-Signal für den Y-Zustand Y-MSB verwendet. D.h., daß der CAS-Gene­ rator 140 ein internes CAS-Signal /CASi für Zugriff auf Da­ ten im Speicherzellenarray 300 für die erste Hälfte des se­ riellen Taktzyklus mit Datenblockeinheit erzeugt, und er dann ein internes CAS-Signal /CASi für einen Auffrischvor­ gang für die zweite Hälfte des seriellen Taktzyklus mit Da­ tenblockeinheit erzeugt.

Die Übertragungssteuerung 150 gibt ein Übertragungssignal XF zum Steuern der Datenübertragung vom Speicherzellenarray 300 an das serielle Register 420 und den RBA-Selektor 410 aus, sie gibt ein Registerfreigabesignal RGE zum Steuern der Ver­ bindung einer Spannungsquelle Vcc mit dem seriellen Register 420 an dieses serielle Register 420 aus, und sie gibt ein Serielldecodierer-Freigabesignal SDE zum Freigeben des RBA-Y-Decodierers 430 aus, wozu sie das vom Y-Zustandszeigerteil 120 ausgegebene Y-Zustandszeigersignal YRn, das vom Modus­ selektor 170 ausgegebene RBA-Modusflagsignal RBAM, den ex­ tern angelegten seriellen Takt SC, das von der X-Zustands­ zeigersteuerung 620 ausgegebene MSB-Signal für den X-Zustand X-MSB und das von der Y-Zustandszeigersteuerung 630 ausgege­ bene MSB-Signal für den Y-Zustand Y-MSB verwendet.

Die Lese/Schreib-Steuerung 160 empfängt das vom Modusselek­ tor 170 ausgegebene RB-Modusflagsignal BRAN, das Schreib­ freigabe-Latchsignal /WEL, das vom X-Zustandszeigerteil 110 ausgegebene X-Zustandszeigersignal XRn sowie das vom Y-Zu­ standszeigerteil 120 ausgegebene Y-Zustandszeigersignal YRn, und sie gibt dann ein RBA-X-Schreibfreigabesignal RWXE an die Eingangs/Ausgangs-Steuerung 520, den X-Zustandszeiger­ teil 110 und den Y-Zustandszeigerteil 120 aus, so daß im Lesemodus oder im Schreibmodus jeweilige Blöcke zum korrek­ ten Zeitpunkt bearbeitet werden können. Die Steuerung 160 gibt auch ein RBA-Zustandszeigerfreigabesignal RSPE an den X-Zustandszeigerteil 110, den Y-Zustandszeigerteil 120 und die Eingangs/Ausgangs-Steuerung 520 aus, und sie gibt das RBA-Y-Freigabesignal RYE an die Eingangs/Ausgangs-Steuerung 520, den Spaltenadressengenerator 220 und den Taktgenerator 180 aus.

Der Modusselektor 170 empfängt das vom X-Zustandszeigerteil 110 ausgegebene X-Zustandszeigersignal XRn, das vom Y-Zu­ standszeigerteil 120 ausgegebene Y-Zustandszeigersignal YRn, das extern angelegte Datenübertragungssignal /DT, das RBA-Steuersignal RBA und das Schreibfreigabesignal /WE, und er gibt ein RBA-Modusflagsignal RBAM aus, das den RBA-Modus für jeweilige Blöcke in der Eingangs/Ausgangs-Steuerung 520 ein­ stellt. Der Selektor 170 gibt auch das Schreibfreigabe-Latchsignal /WEL, das anzeigt, ob es sich um den Lese- oder den Schreibmodus handelt, an die Eingangs/Ausgangs-Steuerung 520, die Lese/Schreib-Steuerung 160 und den Spaltenadressen­ generator 220 aus.

Der Taktgenerator 180 erzeugt Systemtakte SYCL ab einem Zeitpunkt, zu dem das Y-Adressensignal freigegeben werden sollte, so daß die Systemtakte als Takte von die Y-Adresse betreffenden Signalen verwendet werden, wobei das vom Modus­ selektor 170 ausgegebene RBA-Modusflagsignal RBAM, das von der Lese/Schreib-Steuerung 160 ausgegebene RBA-Y-Freigabe­ signal RYE und der serielle Takt SC verwendet werden.

Der Halbpixelmodus-Detektor 610 erfaßt, ob der Halbpixel­ modus oder der Ganzpixelmodus vorliegt, wozu er ein externes Halbpixelmodus-Freigabesignal HPE und das vom Modusselektor 170 ausgegebene Schreibfreigabe-Latchsignal /WEL verwendet, und dann gibt er ein Halbpixelmodus-Erkennungssignal HPD aus, wenn der Halbpixelmodus vorliegt.

Die X-Zustandszeigersteuerung 630 erzeugt ein Y-Zustandszei­ gerrücksetzsignal YSPR, wozu sie das vom Y-Zustandszeiger­ teil 120 ausgegebene X-Zustandszeigersignal YRn und das vom Halbpixelmodus-Detektor 610 ausgegebene Halbpixelmodus-Er­ kennungssignal HPD verwendet, und sie gibt das Signal YSPR an den Y-Zustandszeiger 120 aus, und sie gibt auch das MSB-Signal für den Y-Zustand Y-MSB an den RAS-Generator 130, den CAS-Generator 140 und die Übertragungssteuerung 150 aus.

Nachfolgend wird kurz der RBA-Lesevorgang beim so aufgebau­ ten Ausführungsbeispiel der Erfindung beschrieben.

Ein RBA-Lesevorgang ist eine Funktion, bei der Daten für das Speicherzellenarray 300 in Blockeinheiten von mXn Bits ein­ gegeben werden, nämlich 16 × 16 Bits im Fall des Ganzpixel­ modus sowie 17 × 17 Bits im Fall des Halbpixelmodus, während eine Adresse als Startadresse verwendet wird.

Wenn das RBA-Steuersignal RBA im Zustand H ist, werden das Datenübertragungssignal /DT im Zustand L und das Schreib­ freigabesignal /WE im Zustand H an den Modusselektor 170 an­ gelegt, und zwar mit der fallenden Flanke, bei der das an den RAS-Generator 130 angelegte Zeilenadressenabtastsignal /RAS von H auf L übergeht, wie es in den Fig. 6 und 7 veran­ schaulicht ist, wobei der Modusselektor 170 das RBA-Modus­ flagsignal RBAM und das Schreibfreigabe-Latchsignal /WEL auf den Zustand H setzt, damit der Systemmodus der RBA-Lesemodus wird.

Daher beginnt das ganze System mit einem Betrieb im RBA-Lesemodus. Hierbei wird durch das Halbpixelmodus-Freigabe­ signal HPE und das Schreibfreigabe-Latchsignal /WEL, wie sie in die Halbpixelmodus-Steuerung 610 eingegeben werden, er­ mittelt, ob der RBA-Lesevorgang im Ganzpixelmodus oder im Halbpixelmodus erfolgt.

Nachfolgend wird der RBA-Lesevorgang beschrieben, wobei er in die Fälle des Ganzpixelmodus und des Halbpixelmodus un­ terteilt ist.

(1) Lesevorgang im Ganzpixelmodus

Wenn bei der steigenden Flanke des seriellen Takts Sc das externe Halbpixelmodus-Freigabesignal HPE L ist, wie in Fig. 6 dargestellt und das vom Modusselektor 170 ausgegebene Schreibfreigabe-Latchsignal /WEL H ist, ermittelt der Halb­ pixelmodus-Detektor 610, daß der Lesevorgang im Ganzpixel­ modus erfolgen soll, und dann stellt er das Halbpixelmodus-Erkennungssignal HPD auf L.

Wenn das vom Halbpixelmodus-Detektor 610 ausgegebene Halb­ pixelmodus-Erkennungssignal HPD L ist, stellt die X-Zu­ standszeigersteuerung 620 das X-Zustandszeigerrücksetzsignal XSPR für jeweils 16 Zyklen des seriellen Takts auf L, und die Y-Zustandszeigersteuerung 630 stellt das Y-Zustandszei­ gerrücksetzsignal YSPR für jeweils 16 Zyklen des seriellen Takts auf L.

Hierbei wird, da der X-Zustandszeigerteil 110 der RBA-Steue­ rung 100 erneut zurückgesetzt wird, wenn das X-Zustandszei­ gerrücksetzsignal XSPR L wird, und der Y-Zustandszeigerteil 120 der RBA-Steuerung 100 erneut rückgesetzt wird, wenn das Y-Zustandszeigerrücksetzsignal YSPR L wird, der X-Zustands­ zeigerteil 110 für jeweils 16 Zyklen des seriellen Takts zu­ rückgesetzt, und der Y-Zustandszeigerteil 120 wird erneut für jeweils 16 Zyklen des seriellen Takts zurückgesetzt.

Der Zeilenadressengenerator 210 erzeugt gesteuert durch den X-Zustandszeigerteil 110 und den seriellen Takt SC eine RBA-Zeilenadresse, und zwar unter Verwendung der Zeilenadresse, wie sie als Adresseneingangssignal AI bei der fallenden Flanke des interenen RAS-Signals RASi zugeführt wird. Hier­ bei wird die intern erzeugt Zeilenadresse, d. h. die X-Adresse immer dann erzeugt, wenn die extern zugeführte Zei­ lenadresse für jeweils 16 Zyklen des seriellen Takts um 1 erhöht wird, und sie kann kontinuierlich 16 Wortleitungen im Speicherzellenarray 300 auswählen, wenn der 256. Zyklus des seriellen Takts verstrichen ist.

Die interne X-Adresse, die die folgenden 16 Wortleitungen auswählen kann, wird erneut unter Verwendung des extern ein­ gegebenen Adresseneingangssignals AI im 257. Zyklus als Ver­ satz erzeugt. Dieser Vorgang wird kontinuierlich wiederholt.

Der Spaltenadressengenerator 220 erzeugt für jeden Zyklus des seriellen Takts mittels Steuersignalen, wie sie vom Y-Zustandszeigerteil 120 und vom internen Taktgenerator 180 ausgegeben werden, unter Verwendung der Y-Adresse, d. h. der Spaltenadresse des extern bei der fallenden Flanke des in­ ternen CAS-Signals /CASi angelegten Adresseneingangssignals AI, eine RBA-Spaltenadresse.

Wenn Betrieb im RBA-Lesemodus vorliegt, wird die interne Y-Adresse ausgegeben, nachdem die X-Adresse die Wortleitungen des Speicherzellenarrays 300 ausgewählt hat, so daß dann der Bitleitungs-Meßverstärker des Speicherzellenarrays Da­ ten in einer Speicherzelle erfaßt, anders gesagt, nach 16 Zyklen des seriellen Takts.

Diese Y-Adresse steuert die Datenübertragung von der ausge­ wählten Speicherzelle zum seriellen Register 420, und zwar unter Verwendung des vom RBA-Selektor 410 ausgegebenen Aus­ wahlsignals SELn, und sie steuert auch die Übertragung von Daten eines gewünschten Blocks vom seriellen Register 420 zur Datenleitung, wobei diese Y-Adresse verwendet wird.

Der Wert der Y-Adresse, wie er über den Adresseneingang AI eingegeben wird, wird in einem internen Y-Adressenpuffer zwischengespeichert, im RBA-Y-Adressenpuffer (nicht darge­ stellt) für 16 Zyklen des seriellen Takts verzögert und in einen Y-Adressenzähler (nicht dargestellt) geladen, so daß ab diesem Zeitpunkt die Y-Adresse sequentiell gezählt wird, wobei sie für jeden Zyklus des seriellen Takts während der 16 Zyklen desselben um 1 inkrementiert wird. Im 17. Zyklus des seriellen Takts wird derselbe Wert wie der obige An­ fangswert erneut geladen, wodurch dieselbe Adresse gezählt wird, wie sie vom 1. bis zum 16. Takt des seriellen Takts gezählt wurde.

Dieser Vorgang wird sechzehn Mal wiederholt, d. h. für 256 Zyklen des seriellen Takts, und dann wird der anfängliche Y-Adressenwert der extern eingegebenen Adresseneingangssi­ gnale AI erneut mit der fallenden Flanke des CAS-Signals /CAS für den Zählvorgang geladen und dann vordecodiert, um an den RBA-Selektor 410 und den RBA-Y-Decodierer 430 ausge­ geben zu werden.

Der RBA-Selektor 410 steuert die Übertragung von Daten von der durch die X-Adresse ausgewählten Speicherzelle unter Verwendung der vordecodierten Y-Adresse an das serielle Re­ gister 420.

Der RBA-Y-Decodierer 430 decodiert die vordecodierte Y-Adresse und gibt dann die decodierte Y-Adresse an das se­ rielle Register 420 aus. Dann überträgt das serielle Regis­ ter 420 unter Verwendung der decodierten Y-Adresse Daten an die Eingangs/Ausgangs-Einheit 510.

Indessen empfängt der RAS-Generator 130 extern ein Zeilen­ adressenabtastsignal /RAS, das X-Zustandszeigersignal XRn und das Y-Zustandszeigersignal YRn vom X-Zustandszeigerteil 110 und vom Y-Zustandszeigerteil 120, das MSB für den X-Zu­ stand X-MSB und das MSB für den Y-Zustand Y-MSB von der X-Zustandszeigersteuerung 620 und der Y-Zustandszeigersteue­ rung 630, er erstellt ein internes RAS-Signal /RASi zum Zu­ greifen auf Daten im Speicherzellenarray in der ersten Hälf­ te der 16 Zyklen des seriellen Takts, und er erstellt auch ein internes RAS-Signal /RASi für einen Auffrischvorgang in­ nerhalb der zweiten Hälfte.

Der CAS-Generator 140 empfängt von außen ein Spaltenadres­ senabtastsignal /CAS, das X-Zustandszeigersignal XRn und das Y-Zustandszeigersignal YRn vom X-Zustandszeigerteil 110 und vom Y-Zustandszeigerteil 120, das MSB für den X-Zustand X-MSB und das MSB für den Y-Zustand Y-MSB von der X-Zu­ standszeigersteuerung 620 und der Y-Zustandszeigersteuerung 630, er erstellt ein internes CAS-Signal /CASi für den Zu­ griff auf Daten des Speicherzellenarrays in der ersten Hälf­ te der 16 Zyklen des seriellen Takts, und er erzeugt auch ein internes CAS-Signal /CASi für einen Auffrischvorgang in der zweiten Hälfte.

Die internen RAS- und CAS-Signale /RASi und /CASi, wie sie von den RAS- und CAS-Generatoren 130 und 140 erzeugt werden, werden als Zeilen- und Spaltenadressenabtastsignale für den tatsächlichen Betrieb des internen Systems verwendet, und sie werden so gesteuert, daß für jeweils 16 Zyklen des se­ riellen Takts derselbe Vorgang ausgeführt wird.

Die Übertragungssteuerung 150 erzeugt ein Übertragungssignal XF zum Steuern eines Zeitpunkts, wie er zum Übertragen von Daten vom Speicherzellenarray 300 an das serielle Register 420 erforderlich ist, ein Registerfreigabesignal RGE und ein Serielldecodierer-Freigabesignal SDE.

Hierbei empfängt die Übertragungssteuerung 150 das X-Zu­ standszeigersignal XRn und das Y-Zustandszeigersignal YRn, wie sie vom X-Zustandszeigerteil 110 bzw. vom Y-Zustandszei­ gerteil 120 ausgegeben werden, und dann erzeugt sie jeweils einmal für alle 16 Zyklen des seriellen Takts nach dem Fal­ len des Zeilenadressenabtastsignals /RAS einen Impuls, näm­ lich ein Übertragungssignal XF, und dann verstreichen 16 Zyklen des seriellen Takts, um Daten von der durch die X-Adresse ausgewählten Speicherzelle an das serielle Register 420 zu übertragen.

Das Registerfreigabesignal RGE steuert das Anlegen einer Spannungsquelle Vcc an das serielle Register, um dadurch die Datenübertragung zu erleichtern.

Das Serielldecodierer-Freigabesignal SCE gibt den den RBA-Y-Decodierer 430 bildenden seriellen Decodierer frei, um da­ durch die Datenübertragung zwischen dem seriellen Register 420 und der Eingangs/Ausgangs-Einheit 51 zu steuern.

Der X-Zustandszeigerteil 110 und der Y-Zustandszeigerteil 120 beginnen ausgehend von (0,0) zu zählen, sobald der RBA-Modus eingestellt ist. Der Y-Zustandszeigerteil 120 wird mit jedem Takt des seriellen Takts um 1 inkrementiert, und er wird zurückgesetzt, um erneut ausgehend von 0 zu zählen, wenn 16 Zyklen des seriellen Takts verstrichen sind. Der X-Zustandszeigerteil 110 wird immer dann um 1 inkrementiert, wenn das Y-Zustandszeigersignal des Y-Zustandszeigerteils 120 von 16 wieder auf 0 zurückgesetzt wird. Danach beginnen, wenn das X-Zustandszeigersignal XRn und das Y-Zustandszei­ gersignal YRn die Werte (16, 16) einnehmen, die Zeigerteile erneut ausgehend von (0,0) zu zählen, um auf den nächsten Block zuzugreifen, da der Zugriff auf die Daten eines Blocks beendet ist. D. h., daß die aktuellen Werte des X-Zustands­ zeigersignals XRn und des Y-Zustandszeigersignals YRn die Verschiebungen gegenüber der X-Anfangsadresse und der Y-An­ fangsadresse anzeigen, d. h. die Werte des Adressenversatzes im Speicherzellenarray 300.

Hierbei werden der X-Zustandszeigerteil 110 und der Y-Zu­ standszeigerteil 120 durch das X-Zustandszeigerrücksetzsi­ gnal XSPR bzw. das Y-Zustandszeigerrücksetzsignal YSPR zu­ rückgesetzt, wie sie von der X-Zustandszeigersteuerung 620 bzw. der Y-Zustandszeigersteuerung 630 in der Halbpixelmo­ dus-Steuerung 600 ausgegeben werden. Der X-Zustandszeiger­ teil 110 und der Y-Zustandszeigerteil 120 werden im Ganzpi­ xelmodus für jeweils 16 Zyklen des seriellen Takts L, so daß die zwei Zeigerteile 110 und 120 nicht durch die X-Zu­ standszeigersteuerung 620 und die Y-Zustandszeigersteuerung 630 beeinflußt werden.

Nun wird der obengenannte Lesevorgang im Ganzpixelmodus de­ taillierter beschrieben. Der Zeilenadressengenerator 210 er­ zeugt mit der fallenden Flanke des Zeilenadressenabtastsig­ nals /RAS eine X-Adresse zum Auswählen einer Wortleitung, und der Spaltenadressengenerator 220 erzeugt eine Y-Adresse, nachdem 16 Zyklen des seriellen Takts ab der fallenden Flan­ ke des Zeilenadressenabtastsignals /RAS verstrichen sind, um die Y-Adresse freizugeben, so daß Daten vom Speicherzellen­ array 300 an das serielle Register 420 übertragen werden, wie auch vom seriellen Register 420 an die Datenleitung der Eingangs/Ausgangs-Einheit 510.

Daher werden im RBA-Lesemodus mit der fallenden Flanke des Zeilenadressenabtastsignals /RAS nach 16 Zyklen des seriel­ len Takts Daten AUSGABE an den Eingangs/Ausgangs-Anschluß für Blockdaten in der Eingangs/Ausgangs-Einheit 510 gegeben. Danach kann kontinuierlich in bis zu 239 Zyklen des seriel­ len Takts im RBA-Modus auf Daten zugegriffen werden, und nachdem der RBA-Modus abgeschlossen ist, werden die Daten nach 16 Zyklen des seriellen Takts ausgegeben.

(2) Lesevorgang im Halbpixelmodus

Wenn das extern eingegebene Halbpixelmodus-Freigabesignal HPE H ist, wie in Fig. 7 dargestellt, und das vom Modusse­ lektor 170 ausgegebene Schreibfreigabesignal /WEL H ist, er­ mittelt der Halbpixelmodus-Detektor 610, daß der Lesevor­ gang den Halbpixelmodus betrifft, und dann setzt er das Halbpixelmodus-Erkennungssignal HPD auf den Zustand H.

Wenn das von- Halbpixelmodus-Detektor 610 ausgegebene Halb­ pixelmodus-Erkennungssignal HPD H ist, setzt die X-Zustands­ zeigersteuerung 620 das X-Zustandszeigerrücksetzsignal XSPR für jeweils 17 Zyklen des seriellen Takts auf den Zustand L, und die Y-Zustandszeigersteuerung 630 setzt das Y-Zustands­ zeigerrücksetzsignal YSPR für jeweils 17 Zyklen des seriel­ len Takts auf L.

Hierbei wird, da der X-Zustandszeigerteil 110 der RBA-Steue­ rung 100 erneut rückgesetzt wird, wenn das X-Zustandszeiger­ rücksetzsignal XSPR L wird, und der Y-Zustandszeigerteil 120 der RBA-Steuerung 100 erneut rückgesetzt wird, wenn das Y-Zustandszeigerrücksetzsignal YSPR L wird, der X-Zustandszei­ gerteil 110 für jeweils 16 Zyklen des seriellen Takts rück­ gesetzt, und er wird erneut beim 17. Zyklus des seriellen Takts durch das X-Zustandszeigerrücksetzsignal XSPR rückge­ setzt. Der Y-Zustandszeigerteil 120 wird alle 16 Zyklen des seriellen Takts rückgesetzt, und er wird erneut durch das Y-Zustandszeigerrücksetzsignal YSPR im 17. Zyklus des seriel­ len Takts rückgesetzt.

D. h., daß der X-Zustandszeigerteil 110 und der Y-Zustands­ zeigerteil 120 ab (0,0) zu zählen beginnen, sobald der RBA-Modus eingestellt ist. Der Y-Zustandszeigerteil 120 wird mit jedem Zyklus des seriellen Takts um 1 inkrementiert, und er wird zurückgesetzt, um erneut ausgehend von 0 zu zählen, nachdem 19 Zyklen des seriellen Takts verstrichen sind. Hierbei wird, da das von der Y-Zustandszeigersteuerung 630 ausgegebene Y-Zustandszeigerrücksetzsignal YSPR mit dem 17. Zyklus des seriellen Takts L wird, der Y-Zustandszeigerteil 120 erneut im 17. Zyklus des seriellen Takts rückgesetzt und zählt ab 0.

Daher inkrementiert immer dann, wenn das Y-Zustandszeigersi­ gnal YRn des Y-Zustandszeigerteils 110 durch das Y-Zustands­ zeigerrücksetzsignal YSPR erneut auf 0 rückgesetzt wird, nachdem es von 16 auf 0 rückgesetzt wurde, der X-Zustands­ zeigerteil 110 das Zeigersignal um 1. Auch wird der X-Zu­ standszeigerteil 110 rückgesetzt, um erneut ab 0 zu zählen, wenn das X-Zustandszeigersignal XRn 16 wird. Hierbei wird das Zeigersignal vom von der X-Zustandszeigersteuerung 620 ausgegebenen X-Zustandszeigerrücksetzsignal XSPR rückgesetzt und beginnt erneut ab 0 zu zählen. Demgemäß beginnen, wenn das X-Zustandszeigersignal XRn und das Y-Zustandszeigersi­ gnal YRn die Werte (17, 17) einnehmen, die Zeigerteile erneut ab (0,0) zu zählen, um auf den nächsten Block zuzugreifen, da der Zugriff auf die Daten eines Blocks beendet ist. D.h., daß die aktuellen Werte des X-Zustandszeigersignals XRn und des Y-Zustandszeigersignals YRn Verschiebungen an der X-Anfangsadresse und der Y-Anfangsadresse repräsentie­ ren, d. h. die Werte des Adressenversatzes im Speicherzel­ lenarray 300.

Wie in Fig. 5A setzt, wenn das vom X-Zustandszeigerteil 110 ausgegebene X-Zustandszeigersignal XRn 1 ist, die X-Zu­ standszeigersteuerung 620 das MSB für den X-Zustand X-MSB auf 1, und sie gibt es an den RAS-Generator 130, den CAS-Generator 140 und die Übertragungssteuerung 150 aus.

Wie in Fig. 5B setzt, wenn das vom Y-Zustandszeigerteil 120 ausgegebene Y-Zustandszeigersignal YRn 1 ist, die Y-Zu­ standszeigersteuerung 630 das MSB für den Y-Zustand Y-MSB auf 1, und sie gibt es an den RAS-Generator 130, den CAS-Generator 140 und die Übertragungssteuerung 150 aus.

Indessen empfängt der RAS-Generator 130 extern ein Zeilen­ adressenabtastsignal /RAS, das X-Zustandszeigersignal XRn und das Y-Zustandszeigersignal YRn vom Y-Zustandszeigerteil 110 bzw. vom Y-Zustandszeigerteil 120, das MSB für den X-Zu­ stand X-MSB und das MSB für den Y-Zustand Y-MSB von der X-Zustandszeigersteuerung 620 bzw. der Y-Zustandszeigersteue­ rung 630, er erstellt ein internes RAS-Signal /RASi zum Zu­ greifen auf Daten im Speicherzellenarray innerhalb der ers­ ten Hälfte der 17 Zyklen des seriellen Takts, und er er­ stellt auch ein internes RAS-Signal /RASi für Auffrischung in der zweiten Hälfte.

Der CAS-Generator 140 empfängt von außen ein Spaltenadres­ senabtastsignal /CAS, das X-Zustandszeigersignal XRn und das Y-Zustandszeigersignal YRn vom X-Zustandszeigerteil 110 bzw. vom Y-Zustandszeigerteil 120, das MSB für den X-Zustand X-MSB und das MSB für den Y-Zustand Y-MSB von der X-Zu­ standszeigersteuerung 620 bzw. der Y-Zustandszeigersteuerung 630, er erstellt ein internes CAS-Signal /CASi für den Zu­ griff auf Daten im Speicherzellenarray innerhalb der ersten Hälfte der 17 Zyklen des seriellen Takts, und er erstellt auch ein internes CAS-Signal /CASi für Auffrischung im zwei­ ten Teil.

Die internen RAS- und CAS-Signale /RASi und /CASi, wie sie von den RAS- und CAS-Generatoren 130 und 140 erzeugt werden, werden als Zeilen- und Spaltenadressenabtastsignale für den tatsächlichen Betrieb des internen Systems verwendet, und sie werden so gesteuert, daß für jeweils 17 Zyklen des se­ riellen Takts derselbe Vorgang ausgeführt wird.

Die Übertragungssteuerung 150 erzeugt ein Übertragungssignal XF zum Steuern eines Zeitpunkts, wie für Datenübertragen vom Speicherzellenarray 300 an das serielle Register 420 erfor­ derlich, ein Registerfreigabesignal RGE und ein Serielldeco­ dierer-Freigabesignal SDE.

Hierbei empfängt die Übertragungssteuerung 150 das X-Zu­ standszeigersignal XRn und das Y-Zustandszeigersignal YRn, wie sie vom X-Zustandszeigerteil 110 bzw. vom Y-Zustandszei­ gerteil 120 ausgegeben werden, und dann erzeugt sie einmal für jeweils 17 Zyklen des seriellen Takts ab dem Fallen des Zeilenadressenabtastsignals /RAS einen Impuls, nämlich den Übertragungssignal XF, und dann verstreichen 18 Zyklen des seriellen Takts, um Daten der durch die X-Adresse ausgewähl­ ten Speicherzelle an das serielle Register 420 zu übertra­ gen.

Das von der Übertragungssteuerung 150 ausgegebene Register­ freigabesignal RGE steuert das Verbinden einer Spannungs­ quelle Vcc mit das serielle Register, um dadurch die Daten­ übertragung zu erleichtern.

Das Serielldecodierer-Freigabesignal SDE gibt den den RBA-Y-Decodierer 430 bildenden seriellen Decodierer frei, um da­ durch die Datenübertragung zwischen dem seriellen Register 420 und der Eingangs/Ausgangs-Einheit 510 zu steuern.

Der Zeilenadressengenerator 210 erzeugt gesteuert durch den X-Zustandszeigerteil 110 und den seriellen Takt SC unter Verwendung der Zeilenadresse, wie sie als Adresseneingangs­ signal AI mit der fallenden Flanke des internen RAS-Signals RASi angelegt wird, eine RBA-Zeilenadresse. Hierbei wird die interne Zeilenadresse, d. h. die X-Adresse, immer dann er­ zeugt, wenn die extern für 17 Zyklen des seriellen Takts an­ gelegte Zeilenadresse um 1 inkrementiert wird, und sie kann kontinuierlich 17 Wortleitungen des Speicherzellenarrays 300 auswählen, wenn der 289. Zyklus des seriellen Takts verstri­ chen ist.

Die interne X-Adresse, mit der die folgenden 17 Wortleitun­ gen ausgewählt werden können, wird erneut unter Verwendung der Adresseneingangssignale AI erzeugt, wie sie extern beim 290. Zyklus eingegeben werden und als Versatz dienen. Dieser Vorgang wird kontinuierlich wiederholt.

Der Spaltenadressengenerator 220 erzeugt mit jedem Zyklus des seriellen Takts seine RBA-Spaltenadresse, und zwar mit­ tels Steuersignalen, wie sie vom Y-Zustandszeigerteil 120 und vom internen Taktgenerator 180 ausgegeben werden, unter Verwendung der Y-Adresse, d. h. der Spaltenadresse der Adresseneingangssignale AI, wie sie von außen bei der fal­ lenden Flanke des internen CAS-Signals /CASi eingegeben wer­ den.

Beim Betrieb im RBA-Lesemodus wird die interne Y-Adresse ausgegeben, nachdem die X-Adresse eine Wortleitung des Spei­ cherzellenarrays 300 ausgewählt hat, so daß ein Bitlei­ tungs-Meßverstärker im Speicherzellenarray anschließend Da­ ten in einer Speicherzelle erfaßt, d. h. nach 17 Zyklen des seriellen Takts.

Diese Y-Adresse steuert die Übertragung von Daten von der ausgewählten Speicherzelle in das serielle Register 420, wo­ bei sie das vom RBA-Selektor 410 ausgegebene Auswahlsignal SELn verwendet, und sie steuert die Übertragung von Daten eines gewünschten Blocks vom seriellen Register 420 an die Datenleitung, wobei diese Y-Adresse verwendet wird.

Der Wert der Y-Adresse, wie er über den Adresseneingang AI geliefert wird, wird in einem internen Y-Adressenpuffer zwi­ schengespeichert, im RBA-Y-Adressenpuffer (nicht darge­ stellt) für 17 Zyklen des seriellen Takts verzögert und in den Y-Adressenzähler (nicht dargestellt) geladen, so daß ab diesem Zeitpunkt die Y-Adresse sequentiell gezählt wird, wobei sie für jeden Zyklus des seriellen Takts während der 17 Zyklen desselben um 1 inkrementiert wird. Im 18. Zyklus des seriellen Takts wird derselbe Wert wie der obige An­ fangswert erneut geladen, um dadurch dieselbe Adresse zu zählen, wie diejenige, die vom l. Zyklus bis zum 176. Zyklus des seriellen Takts gezählt wurde.

Dieser Vorgang wird siebzehn Mal wiederholt, d. h. für 289 Zyklen des seriellen Takts, und dann wird der anfängliche Y-Adressenwert aus den extern eingegebenen Adresseneingangssi­ gnalen AI erneut mit der fallenden Flanke des CAS-Signals /CAS für den Zählvorgang geladen und dann vordecodiert, um an den RBA-Selektor 410 und den RBA-Y-Decodierer 430 ausge­ geben zu werden.

Der RBA-Selektor 410 steuert die Übertragung von Daten von der durch die X-Adresse ausgewählten Speicherzelle unter Verwendung der vordecodierten Y-Adresse an das serielle Re­ gister 420.

Der RBA-Y-Decodierer 430 decodiert die vordecodierte Y-Adresse und gibt sie dann an das serielle Register 420 aus. Dann überträgt das serielle Register 420 unter Verwendung der decodierten Y-Adresse Daten an die Eingangs/Ausgangs-Einheit 510.

Nun wird der obengenannte Lesevorgang im Halbpixelmodus de­ taillierter beschrieben. Der Zeilenadressengenerator 210 er­ zeugt mit der fallenden Flanke des Zeilenadressenabtastsi­ gnals /RAS eine X-Adresse, um eine Wortleitung auszuwählen, und der Spaltenadressengenerator 220 erzeugt die Y-Adresse, nachdem 17 Zyklen des seriellen Takts ab der fallenden Flan­ ke des Zeilenadressenabtastsignals /RAS verstrichen sind, um die Y-Adresse freizugeben, so daß Daten vom Speicherzellen­ array 300 an das serielle Register 420 sowie von diesem an die Datenleitung der Eingangs/Ausgangs-Einheit 510 übertra­ gen werden.

Daher werden im Fall des RBA-Lesemodus im Halbpixelmodus mit der fallenden Flanke des Zeilenadressenabtastsignals /RAS nach 17 Zyklen des seriellen Takts Datenausgabe an den Ein­ gangs/Ausgangs-Anschluss für Blockdaten der Eingangs/Aus­ gangs-Einheit 510 ausgegeben. Danach kann im RBA-Modus kon­ tinuierlich auf die Daten bis zum 272. Zyklus des seriellen Takts zugegriffen werden, und nachdem der RBA-Modus abge­ schlossen ist, werden die Daten nach 17 Zyklen des seriellen Takts ausgegeben.

(3) RBA-Schreibvorgang

Ein RBA-Schreibvorgang bedeutet, unabhängig davon, ob der Ganzpixelmodus oder der Halbpixelmodus vorliegt, eine Funk­ tion, bei der eingegebene Daten seriell mit einer Blockgröße von mXn Bits, z. B. 16 × 16 Bits, eingegeben werden.

Daher ist die Anzahl von Startadressen während eines Schreibvorgangs 2 mal 16.

Wie es in Fig. 8 veranschaulicht ist, setzt der Modusselek­ tor 170 das RBA-Modusflagsignal RBAM auf H und setzt dann das Schreibfreigabe-Latchsignal /WEL auf L, um den RBA-Schreibmodus einzustellen, wenn das interne Spaltenadressen­ abtastsignal /CASi und das RBA-Steuersignal RBA jeweils H sind, das Datenübertragungssignal /DT L ist und das Schreib­ freigabesignal /WE L ist, wobei diese Signale alle bei der fallenden Flanke des an den RAS-Generator 130 gegebenen in­ ternen RAS-Signals /RASi erzeugt werden, und sie an den Mo­ dusselektor 170 angelegt werden. Daher beginnt das ganze System mit einem Betrieb im RBA-Schreibmodus.

Die Grundfunktion der jeweiligen Blöcke ist identisch mit denen beim Vorgang im RBA-Lesemodus.

Die eingegebenen Daten EINGABE, wie sie an den Eingangs/Aus­ gangs-Anschluß der Eingangs/Ausgangs-Einheit 510 gegeben werden, erscheinen am seriellen Register 420 und werden in dieses eingeschrieben, nachdem das Zeilenadressenabtastsig­ nal /RAS gefallen ist und dann 16 Zyklen des seriellen Takts verstrichen sind.

Nach 32 Zyklen des seriellen Takts verstrichen sind, wird damit begonnen, die Daten aus dem seriellen Register 420 an das Speicherzellenarray 300 zu übertragen.

Um den obigen Vorgang zu steuern, wird das RBA-Y-Freigabesi­ gnal RYE nach 16 Zyklen des seriellen Takts H, wodurch dafür gesorgt wird, daß die Y-Adresse betreffende Signale freige­ geben werden, so daß Daten in das serielle Register 420 eingeschrieben werden können.

Das RBA-X-Schreibfreigabesignal RWXE wird nach 32 Zyklen des seriellen Takts H, wodurch dafür gesorgt wird, daß die X-Adresse betreffende Signale freigegeben werden, so daß da­ durch Daten vom seriellen 420 an das Speicherzellenarray 300 übertragen werden.

Die Fig. 9A und 9B repräsentieren Speicherkarten für den Be­ trieb im RBA-Lesemodus bzw. im RBA-Schreibmodus.

Wie es in Fig. 9A dargestellt ist, wird, beim korrekten Aus­ führen des Lesemodus bei einem Anwendungsprogramin zum Zu­ greifen auf Daten in Blockgröße beim Verarbeiten eines digi­ talen Signals, die Blockstartadresse, während des RBA-Lese­ betriebs im Ganzpixelmodus, so spezifiziert, daß auf Daten mit einer Blockgröße von mXn Bits, d. h. 16 × 16 Bits auf­ einanderfolgend zugegriffen wird. Die Einheit kann wiederum mit derselben Blockgröße im Speicherzellenarry wiederherge­ stellt werden. Wenn RBA-Lesebetrieb im Halbpixelmodus vor­ liegt, wie in Fig. 9B dargestellt, wird der Blockstartzu­ griff wahlfrei spezifiziert, um nun auf Daten mit einer Blockgröße von (m+1) × (n+1), d. h. 17 × 17 Bits, zuzugrei­ fen.

Im RBA-Schreibmodus wird, wie es in Fig. 9C veranschaulicht ist, eine Schreibfunktion für serielle Blöcke mit einer Blockgröße von mXn Bits bereitgestellt, so daß durch die Signalverarbeitungseinheit verarbeitete Daten nun mit der­ selben Blockgröße im Speicherzellenarray wiederhergestellt werden können. Da im Speichersystem ein interner Auffrisch­ zähler vorhanden ist, kann für automatische Auffrischfunk­ tion gesorgt werden, ohne daß beim Ausführen des Lese/ Schreib-Modus für eine Auffrischfunktion für außen gesorgt wird.

Beim erfindungsgemäßen Speichersystem zum Verarbeiten digi­ taler Videosignale wird im Ganzpixelmodus mit einer Block­ größe von mXn Bits auf Daten zugegriffen, oder im Halbpixel­ modus wird mit einer Blockgröße von (m+1) × (n+1) zugegrif­ fen, und Daten werden im Schreibmodus im Ganz/Halbpixelmodus seriell mit einer Blockgröße von mXn Bits geschrieben, so daß das Speichersystem für das MPEG- oder HDTV-System zur Verarbeitung im Halbpixelmodus verwendet werden kann, um da­ durch die Auflösung zu verbessern.

Außerdem sind keine externen Steuerschaltungen erforderlich, da das interne Speichersystem automatisch in den Ganz-/Halb­ pixelmodi arbeitet, weswegen die Systembelastung hinsicht­ lich einer Umformatierung der externen Steuerschaltung und der Lesedaten beträchtlich verringert werden kann, wobei sich die Daten-Zugriffs/Verarbeitungs-Zeit verringert und der Schaltungsaufbau vereinfacht, wodurch die Schaltung bil­ liger wird.

Claims (16)

1. Speichersystem zum Verarbeiten digitaler Videosignale, das mit Blockeinheit auf Daten zugreifen kann, gekennzeich­ net durch:

• - eine Erkennungseinrichtung (600) zum Erkennen, ob das Speichersystem einen Lese/Schreib-Vorgang in einem Ganzpi­ xelmodus oder einem Halbpixelmodus ausführen soll; und
• - eine Steuereinrichtung (100) zum Steuern des Zugriffs auf Daten mit der Einheit von Blöcken von mXn Bits, wenn von der Erkennungseinrichtung erkannt wird, daß das System im Ganz­ pixelmodus arbeiten soll, oder den Zugriff auf Daten in der Einheit von Blöcken mit (m+1) × (n+1) Bits zu steuern, wenn erkannt wird, daß das System im Lesemodus im Halbpixelmodus arbeiten soll.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß das System wahlfreien Zugriff auf Blöcke mit der Einheit von Blöcken von 16 × 16 Bits ausführt, wenn die Erkennungsein­ richtung (600) erkennt, daß das System im Lesemodus im Ganzpixelmodus arbeiten soll.

3. System nach Anspruch 1, dadurch gekennzeichnet, daß das System wahlfreien Zugriff auf Blöcke mit der Einheit von Blöcken von 17 × 17 Bits ausführt, wenn die Erkennungsein­ richtung (600) erkennt, daß das System im Lesemodus im Halbpixelmodus arbeiten soll.

4. System nach Anspruch 1, dadurch gekennzeichnet, daß das System serielles Schreiben von Blöcken mit der Einheit von Blöcken von 16 × 16 Bits ausführt, wenn die Erkennungs­ einrichtung (600) erkennt, daß das System im Lesemodus im Ganzpixelmodus arbeiten soll.

5. System nach Anspruch 1, dadurch gekennzeichnet, daß das System serielles Schreiben von Blöcken mit der Einheit von Blöcken von 17 × 17 Bits ausführt, wenn die Erkennungs­ einrichtung (600) erkennt, daß das System im Lesemodus im Halbpixelmodus arbeiten soll.

6. Speichersystem zum Verarbeiten digitaler Videosignale, das mit Blockeinheit auf Daten zugreifen kann, gekennzeich­ net durch:

• - eine RBA (Random Block Access = wahlfreier Zugriff auf Blö­ cke)-Steuereinrichtung (100) zum Steuern eines RBA-Vorgangs unter Verwendung extern zugeführter Signale;
• - eine Adressenerzeugungseinrichtung (200) zum Erzeugen von Zeilen- und Spaltenadressen unter Verwendung einer Anfangs­ adresse unter Steuerung durch die RBA-Steuereinrichtung;
• - ein Speicherzellenarray (300) zum Lesen und Schreiben von Daten unter Steuerung durch die RBA-Steuereinrichtung und die Adressenerzeugungseinrichtung;
• - eine Übertragungssteuereinrichtung (400) mit einem RBA-Selektor (410), einem seriellen Register (420) und einem RBA-Y-Decodierer (430), um Datenübertragung vom Speicherzel­ lenarray auf serielle Weise unter Steuerung durch die RBA-Steuereinrichtung und die Adressenerzeugungseinrichtung zu steuern;
• - eine Eingangs/Ausgangs-Einrichtung (500) zum Aufnehmen und Ausgeben von Daten unter Steuerung durch die RBA-Steuerein­ richtung und die Übertragungssteuereinrichtung; und
• - eine Halbpixelmodus-Erkennungseinrichtung (600) zum Erken­ nen, ob das System in einem Lesemodus in einem Ganz- oder einem Halbpixelmodus arbeiten soll, und zum Steuern der RBA-Steuereinrichtung so, daß sie im Halbpixelmodus arbeitet, wenn erkannt wurde, daß Betrieb im Lesemodus im Halbpixel­ modus erfolgen soll.

7. Speichersystem zum Verarbeiten digitaler Videosignale, das mit Blockeinheit auf Daten zugreifen kann, gekennzeich­ net durch:

• - eine RBA (Random Block Access = wahlfreier Blockzugriff)-Steuereinrichtung (100) zum Steuern des Zugriffs auf Daten mit der Einheit von Blöcken von mXn Bits im Ganzpixel-Lese­ modus, dagegen mit der Einheit von Blöcken mit (m+1) × (n+1) Bits im Halbpixel-Lesemodus, unter Verwendung eines extern zugeführten Zeilenadressenabtastsignals, eines Spaltenadres­ senabtastsignals, eines Schreibfreigabesignals, eines Daten­ übertragungssignals, eines seriellen Takts, eines RBA-Steu­ ersignals, eines intern zugeführten X-Zustandszeigerrück­ setzsignals, eines Y-Zustandszeigerrücksetzsignals, des MSB für den X-Zustand und des MSB für den Y-Zustand;
• - eine Zeilenadressenerzeugungseinrichtung (210) zum Erzeu­ gen einer Zeilenadresse unter Verwendung einer Anfangszei­ lenadresse unter Steuerung durch die RBA-Steuereinrichtung;
• - eine Spaltenadressenerzeugungseinrichtung (220) zum Erzeu­ gen einer Spaltenadresse unter Verwendung einer Anfangsspal­ tenadresse unter Steuerung durch die RBA-Steuereinrichtung;
• - ein Speicherzellenarray (300) zum Auswählen von Wortlei­ tungen entsprechend der von der Zeilenadressenerzeugungsein­ richtung ausgegebenen Zeilenadresse;
• - einen RBA-Selektor (410) zum Steuern der Datenübertragung aus dem Speicherzellenarray abhängig von den Signalen, wie sie von der Spaltenadressenerzeugungseinrichtung und der RBA-Steuereinrichtung ausgegeben werden;
• - eine Seriellregistereinrichtung (420) zum Übertragen von Daten aus dem Speicherzellenarray abhängig vom Signal, wie es von der RBA-Steuereinrichtung und dem RBA-Selektor ausge­ geben wird;
• - eine RBA-Y-Decodiereinrichtung (430) zum Steuern der se­ riellen Registereinrichtung unter Verwendung der von der Spaltenadressenerzeugungseinrichtung ausgegebenen Spalten­ adresse in Abhängigkeit von der RBA-Steuereinrichtung;
• - eine Eingangs/Ausgangs-Steuereinrichtung (520) zum Steuern der Eingabe/Ausgabe von Daten unter Steuerung durch die RBA-Steuereinrichtung;
• - eine Eingangs/Ausgangs-Einrichtung (510) zum Aufnehmen/Ausgeben von Daten unter Steuerung durch die Eingangs/Aus­ gangs-Steuereinrichtung; und
• - eine Halbpixelmodus-Erkennungseinrichtung (600) zum Erken­ nen, ob das System im Ganzpixelmodus oder im Halbpixel-Lese­ modus arbeiten soll, und die dann, wenn erkannt wird, daß der Halbpixel-Lesemodus vorliegen soll, ein X-Zustandszei­ gersteuersignal, ein Y-Zustandszeigersteuersignal, ein NSB für den X-Zustand und ein MSB für den Y-Zustand ausgibt.

8. System nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die RBA-Steuereinrichtung (100) folgen­ des aufweist:

• - einen Y-Zustandszeigerteil (120) zum Ausgeben eines Y-Zu­ standszeigersignals für jeden Zyklus des seriellen Takts, wenn der RBA-Modus errichtet ist, und zwar unter Verwendung eines extern zugeführten seriellen Takts, eines X-Zustands­ zeigerrücksetzsignal und eines Y-Zustandszeigerrücksetzsig­ nals, wie sie von der Halbpixelmodus-Erkennungseinrichtung (600) ausgegeben werden;
• - einen X-Zustandszeigerteil (110) zum Ausgeben eines X-Zu­ standszeigersignals abhängig vom extern zugeführten seriel­ len Takt, dem X-Zustandszeigerrücksetzsignal und dem Y-Zu­ standszeigerrücksetzsignal, wie sie von der Halbpixelmodus-Erkennungseinrichtung ausgegeben werden, sowie dem Y-Zu­ standszeigersignal, wie es vom Y-Zustandszeigerteil ausgege­ ben wird;
• - einen RAS-Generator (130) zum Ausgeben eines internen RAS-Signals, wie es intern im System verwendet wird, unter Ver­ wendung des X-Zustandszeigersignals und des Y-Zustandszei­ gersignals, wie sie vom X-Zustandszeigerteil bzw. vom Y-Zu­ standszeigerteil ausgegeben werden, eines MSB für den X-Zu­ stand und eines MSB für den Y-Zustand, wie sie von der Halb­ pixelmodus-Erkennungseinrichtung ausgegeben werden, und eines externen Zeilenadressenabtastsignals;
• - einen CAS-Generator (140) zum Ausgeben eines internen CAS-Signals, wie es intern im System verwendet wird, unter Ver­ wendung des X-Zustandszeigersignals und des Y-Zustandszei­ gersignals, wie sie vom X-Zustandszeigerteil bzw. vom Y-Zu­ standszeigerteil ausgegeben werden, eines MSB für den X-Zu­ stand und eines MSB für den Y-Zustand, wie sie von der Halb­ pixelmodus-Erkennungseinrichtung ausgegeben werden, und eines externen Zeilenadressenabtastsignals; und
• - eine Übertragungssteuerung (150) zum Ausgeben eines Über­ tragungssignals, das die Datenübertragung zwischen dem Spei­ cherzellenarray (300) und dem seriellen Register (420) sowie zwischen diesem und der Eingangs/Ausgangs-Einrichtung (500) steuert, eines Registerfreigabesignals und eines Seriellde­ codierer-Freigabesignals, wie sie an den RBA-Selektor (410), das serielle Register bzw. den RBA-Y-Decodierer (430) gelie­ fert werden, wozu das vom Y-Zustandszeigerteil verwendete Y-Zustandszeigersignal, der extern zugeführte serielle Takt und die MSB-Signale für den X- und den Y-Zustand verwendet werden, wie sie von der Halbpixelmodus-Erkennungseinrichtung ausgegeben werden.

9. System nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Y-Zustandszeigerteil (120) ein Y-Zustandszeigersignal ausgibt, das mit jedem Zyklus des seri­ ellen Takts um 1 inkrementiert wird, wenn der RBA-Modus ein­ gestellt ist, und das zurückgesetzt wird, wenn der Zyklus des seriellen Takts der jeweiligen Datenblockgröße im Halb- oder Ganzpixelmodus verstrichen ist, und mit dessen Zählung unter Verwendung des extern zugeführten seriellen Takts so­ wie des X- und des Y-Zustandszeigerrücksetzsignals, wie sie von der Halbpixelmodus-Erkennungseinrichtung (600) ausgege­ ben werden, begonnen wird.

10. System nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der X-Zustandszeigerteil (110) ein X-Zustandszeigersignal ausgibt, das immer dann um 1 inkremen­ tiert wird, wenn das vom Y-Zustandszeigerteil (120) ausgege­ bene Y-Zustandszeigersignal auf 0 zurückgesetzt wird, wobei Blockeinheiten gemäß dem Halb- oder Ganzpixelmodus verwendet werden, und unter Verwendung des extern zugeführten seriel­ len Takts sowie des X- und des Y-Zustandszeigerrücksetzsig­ nals, wie sie von der Halbpixelmodus-Erkennungseinrichtung (600) ausgegeben werden.

11. System nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Y-Zustandszeigerteil erneut durch das Y-Zustandszeigerrücksetzsignal rückgesetzt wird, wie es von der Halbpixelmodus-Erkennungseinrichtung (600) ausgege­ ben wird.

12. System nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der X-Zustandszeigerteil erneut durch das X-Zustandszeigerrücksetzsignal rückgesetzt wird, wie es von der Halbpixelmodus-Erkennungseinrichtung (600) ausgege­ ben wird.

13. System nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Halbpixelmodus-Erkennungseinrich­ tung (600) folgendes aufweist:

• - einen Halbpixelmodus-Detektor (610) zum Erkennen, ob das System im Halbpixel-Lesemodus oder im Ganzpixel-Lesemodus arbeiten soll, wozu er das externe Halbpixel-Freigabesignal und ein von der RBA-Steuereinrichtung ausgegebenes Schreib­ freigabe-Latchsignal verwendet, wobei er dann ein Halbpixel- Modus-Erkennungssignal ausgibt, wenn das System im Halbpi­ xelmodus arbeiten soll;
• - eine X-Zustandszeigersteuerung (620) zum Ausgeben des X-Zustandszeigerrücksetzsignals und des MSB-Signals für den X-Zustand unter Verwendung des vom X-Zustandszeigerteil aus­ gegebenen X-Zustandszeigersignals und des vom Halbpixelmo­ dus-Detektor ausgegebenen Halbpixelmodus-Erkennungssignals; und
• - eine Y-Zustandszeigersteuerung (630) zum Ausgeben des Y-Zustandszeigerrücksetzsignals und des MSB-Signals für den Y-Zustand unter Verwendung des vom Y-Zustandszeigerteil aus­ gegebenen X-Zustandszeigersignals und des vom Halbpixelmo­ dus-Detektor ausgegebenen Halbpixelmodus-Erkennungssignals.

14. System nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die X-Zustandszeigersteuerung (620) das MSB-Signal für den X-Zustand auf den Pegel H triggert, wenn erkannt wird, daß Betrieb im Halbpixel-Lesemodus vorliegt und die X-Zustandszeigersignale alle H sind.

15. System nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Y-Zustandszeigersteuerung (630) das MSB-Signal für den Y-Zustand auf den Pegel H triggert, wenn erkannt wird, daß Betrieb im Halbpixel-Lesemodus vorliegt und die Y-Zustandszeigersignale alle H sind.

16. System nach Anspruch 15, dadurch gekennzeichnet, daß der Y-Zustandszeigerteil (620) ein Y-Zustandszeigersignal ausgibt, das das Zeigersignal mit jedem Zyklus des seriellen Takts um 1 inkrementiert, wenn der RBA-Modus eingestellt ist, und das erneut durch Rücksetzen gezählt wird, wenn der Zyklus des seriellen Takts der jeweiligen Datenblockgröße im Halbpixelmodus oder im Ganzpixelmodus abgelaufen ist, wobei der von außen zugeführte serielle Takt und das X- und das Y-Zustandszeigerrücksetzsignal verwendet werden, wie sie je­ weils von der Halbpixelmodus-Erkennungseinrichtung (600) ausgegeben werden.