KR100233843B1 - 영상 데이터 저장 장치 - Google Patents
영상 데이터 저장 장치 Download PDFInfo
- Publication number
- KR100233843B1 KR100233843B1 KR1019960064138A KR19960064138A KR100233843B1 KR 100233843 B1 KR100233843 B1 KR 100233843B1 KR 1019960064138 A KR1019960064138 A KR 1019960064138A KR 19960064138 A KR19960064138 A KR 19960064138A KR 100233843 B1 KR100233843 B1 KR 100233843B1
- Authority
- KR
- South Korea
- Prior art keywords
- image data
- signal
- output
- input
- storage device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Image Input (AREA)
Abstract
본 발명은 영상 데이터 저장 장치에 관한 것으로, 하나의 메모리 소자를 이용한 어드레스 생성 기법으로 안정된 데이터 복원을 실현할 수 있도록 한 영상 데이터에 자정 장치에 관한 것이다.
Description
본 발명은 영상 데이터 저장 장치에 관한 것으로, 특히 입력되는 영상데이터에 에러가 발생하였을 경우 안정적인 데이터 복원을 이룰 수 있도록 한 영상 데이터 저장 장치에 관한 것이다.
일반적으로 영상 데이터의 복호화는 메모리 소자에 영상 데이터를 저장하였다가 출력하는 방식으로 이루어지는데, 영상 데이터 복원시 중요한 것은 데이터의 안정된 복원이다. 그러면 종래의 영상 데이터 저장 장치를 제1도를 통해 설명하면 다음과 같다.
종래의 영상 데이터 저장 장치는 제1도에 도시된 바와 같이 제 1 및 제 2 메모리 소자(2 및 3)에 저장된 영상 데이터가 지연회로(4)로부터 출력되는 신호에 따라 배럴시프터(1)를 통해 출력되며 상기 지연회로(4)로부터 래치회로(5) 및 분배기(6)를 통해 디지털 신호가 출력되도록 구성된다.
상기 영상 데이터 저장 장치는 두 개의 메모리 소자(2 및 3)을 이용하여 한 슬라이스씩 영상 데이터를 번갈아 저장하한다 이는 안정적인 가변길이 복호화를 이루기 위한 것인데, 예를들어 한 비트의 데이터가 손실됨으로써 한 슬라이스 전체의 데이터가 손실되는 것이 방지된다. 즉, 두 개의 메모리 소자를 이용하여 압축된 영상 신호를 안정정으로 가변길이 복호화 할 수 있도록 한다. 그러나 이러한 장치는 하드웨어적으로 장치를 구현시키는 과정에서 장치의 크기가 커지는 단점이 있다.
따라서 본 발명은 하나의 메모리 소자를 이용한 어드레스 생성 기법으로 안정된 데이터 복원을 실현할 수 있도록 하므로써 상기한 단점을 해소할 수 있는 영상 데이터 저장 장치를 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 입력되는 영상 데이터를 저장하기 위한 제 1 레지스터와, 읽기 및 쓰기 어드레스를 각각 생성시키기 위한 쓰기 및 읽기 어드레스 생성기와, 상기 쓰기 및 읽기 어드레스 생성기의 출력신호를 입력받으며 어드레스 제어신호에 따라 동작되는 제 1 멀티플랙서와, 입력단자를 통해 상기 제 1 레지스터의 출력신호를 입력받으며 어드레스 입력단자를 통해 상기 제 1 멀티플랙서의 출력신호를 입력받는 메모리 소자와, 상기 메모리 소자의 출력단자와 접속된 제 2 및 제 3 레지스터와, 출력제어신호에 따라 상기 제 2 및 제 3 레지스터로부터 입력되는 신호를 영상신호 출력단자로 출력하는 제 2 멀티플랙서로 이루어지는 것을 특징으로 한다.
제1도는 종래의 영상 데이터 저장 장치를 설명하기 위한 블록도.
제2도는 본 발명에 따른 영상 데이터 저장 장치를 설명하기 위한 블록도.
제3도은 제2도를 설명하기 위한 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1 : 배럴 시프터 2 및 3 : 제1 및 제2 메모리 소자
4 : 지연회로 5 : 래치회로
6 : 분배기 11 : 제 1 레지스터
12 : 쓰기 어드레스 생성기 13 : 일기 어드레스 생성기
14 : 제 1 멀티플랙서 15 : 메모리 소자
16 : 제 2 멀티플랙서 17 : 제 3 레지스터
18 : 제 2 멀티플랙서
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2도는 본 발명에 따른 영상 데이터 저장 장치를 설명하기 위한 블록도로서, 제3를 참조하여 설명하면 다음과 같다.
입력되는 영상 데이터(ID)는 제 1 레지스터(11)를 통해 메모리 소자(15)의 입력단자(IN)로 입력된다. 그리고 상기 메모리 소자(15)의 어드레스 입력단자(ADD)에는 쓰기 어드레스 생성기(12) 및 읽기 어드레스 생성기(13)의 출력신호를 입력으로 하며 어드레스 제어신호에 따라 동작되는 제 1 멀티플랙서(14)의 출력신호가 입력된다. 또한 상기 메모리 소자(15)에는 클록신호(CK), 메모리 쓰기 입력(W) 및 메모리 읽기 입력(R) 신호가 각각 입력되며 상기 메모리 소자(15)의 출력단자(OUT)에는 제 2 및 제 3 레지스터(16 및 17)가 각각 접속된다. 그리고 상기 제 2 및 제 3 레지스터(16 및 17)의 출력신호(A 및 B)는 출력제어신호(CT)에 따라 동작되는 제 2 멀티플랙서(18)를 통해 영상신호(OD) 출력단자로 출력되도록 구성된다. 그러면 상기 영상 데이터 저장 장치의 동작을 도 3을 참조하여 설명하면 다음과 같다.
우선, 제3도에 도시된 바와 같이 입력되는 영상 데이터(ID)는 상기 클록신호(CK)보다 4배 늦은 속도로 입력된다. 상기 영상 데이터(ID)가 입력되면 상기 쓰기 어드레스 생성기(12)에서 어드레스가 카운터되어 증가하게 되는데, 이때 상기 클럭신호(CK)가 1인 구간에서는 데이터를 쓰게 되고 0인 구간에서 데이터를 읽게 된다. 상기 쓰기와 읽기 어드레스는 한 주기씩 번갈아 상기 제 1 멀티플렉서(4)에 의해 상기 메모리 소자(15)의 어드레스 입력단자(ADD)로 입력된다. 그러므로 상기 어드레스에 의해 상기 메모리 소자(15)의 출력신호는 제 2 및 제 3 레지스터(16 및 17)에 각각 저장된다. 이때 상기 제 2 및 제 3 레지스터(16 및 17)는 정상 상태의 레지스터와 에러가 발생하였을 때의 레지스터로 구분되고 상기 제 2 및 제 3 레지스터(16 및 17)의 출력신호(A 및 B)는 상기 출력제어신호(CT)에 따라 제어되는 상기 제 2 멀티플랙서(18)를 통해 출력된다. 이때 상기 출력제어신호(CT)가 1면 정상 상태의 데이터가 출력되고 0이면 에러 상태의 데이터가 출력된다.
본 발명에서는 입력되는 영상 데이터에 에러가 발생하였을 경우 한개의 메모리를 이용한 어드레스 생성 기법으로 저장된 영상 데이터를 안정적으로 복원시킬 수 있는 장점이 있다. 또한 본 발명은 별도의 데이터 저장 장치가 없이 하나의 메모리 소자를 이용하기 때문에 하드웨어적으로 장치를 구현하는 데 있어 종래보다 작은 면적이 필요하게 된다.
상술한 바와 같이 본 발명에 의하면 입력되는 영상 데이터에 에러가 발생하였을 경우 한개의 메모리를 이용한 어드레스 생성 기법으로 저장된 영상 데이터를 안정적으로 복원시키므로써 별도의 데이터 저장 장치가 없이 하나의 메모리 소자로 이루어진 하드웨어를 구성할 수 있다. 그러므로 장치의 크기를 종래보다 감소시킬 수 있는 효과가 있다.
Claims (1)
- 영상 데이터 저장 장치에 있어서, 입력되는 영상 데이터를 저장하기 위한 제 1 레지스터와, 읽기 및 쓰기 어드레스를 각각 생성시키기 위한 쓰기 및 읽기 어드레스 생성기 와, 상기 쓰기 및 읽기 어드레스 생성기의 출력신호를 입력받으며 어드레스 제어신호에 따라 동작되는 제 1 멀티플랙서와, 입력단자를 통해 상기 제 1 레지스터의 출력신호를 입력받으며 어드레스 입력단자를 통해 상기 제 1 멀티플랙서의 출력신호를 입력받는 메모리 소자와, 상기 메모리 소자의 출력단자와 접속된 제 2 및 제 3 레지스터와, 출력제어신호에 따라 상기 제 2 및 제 3 레지스터로부터 입력되는 신호를 영상신호 출력단자로 출력하는 제 2 멀티플랙서로 이루어지는 것을 특징으로 하는 영상 데이터 저장 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960064138A KR100233843B1 (ko) | 1996-12-11 | 1996-12-11 | 영상 데이터 저장 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960064138A KR100233843B1 (ko) | 1996-12-11 | 1996-12-11 | 영상 데이터 저장 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980045893A KR19980045893A (ko) | 1998-09-15 |
| KR100233843B1 true KR100233843B1 (ko) | 1999-12-01 |
Family
ID=19487120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960064138A KR100233843B1 (ko) | 1996-12-11 | 1996-12-11 | 영상 데이터 저장 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100233843B1 (ko) |
-
1996
- 1996-12-11 KR KR1019960064138A patent/KR100233843B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980045893A (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100337052B1 (ko) | 동기화된 독출 포인터 및 기록 포인터를 갖는 2 중 포트 ｆｉｆｏ | |
| KR100813424B1 (ko) | 지연 라인 동기화 장치 및 방법 | |
| JP4315552B2 (ja) | 半導体集積回路装置 | |
| KR100523716B1 (ko) | 탑재되는 메모리 장치들의 수에 제한없는 레지스터 및이를 갖는 메모리 모듈 | |
| US5416749A (en) | Data retrieval from sequential-access memory device | |
| CA2347230C (en) | Serial-to-parallel/parallel-to-serial conversion engine | |
| KR940006361B1 (ko) | 반도체 기억장치 및 그 제어방법 | |
| US5508967A (en) | Line memory | |
| US7461186B2 (en) | Data handover unit for transferring data between different clock domains by parallelly reading out data bits from a plurality of storage elements | |
| US7069406B2 (en) | Double data rate synchronous SRAM with 100% bus utilization | |
| US7355917B2 (en) | Two-dimensional data memory | |
| KR100233843B1 (ko) | 영상 데이터 저장 장치 | |
| EP0493138B1 (en) | Memory circuit | |
| JPH11328947A (ja) | 大規模ｆｉｆｏ回路 | |
| US6643793B1 (en) | Apparatus for transferring and holding data based on a selected clock rate | |
| KR200256519Y1 (ko) | 비동기 입출력 버퍼 구동 장치 | |
| KR910009296B1 (ko) | 순차접근 기억장치 | |
| FI105727B (fi) | Menetelmä ja järjestely prosessorin liittämiseksi ASIC-piiriin | |
| KR100211770B1 (ko) | 버스트 어드레스 레지스터 | |
| KR0180666B1 (ko) | 가변길이 복호화를 위한 데이타 저장장치 | |
| KR20010006850A (ko) | 스큐 포인터 발생 회로 및 방법 | |
| US20040160845A1 (en) | Method and apparatus to reduce access time in synchronous FIFOS with zero latency overhead | |
| JP3057728B2 (ja) | 半導体記憶装置 | |
| JPS6235693B2 (ko) | ||
| KR20000005325U (ko) | 플립플롭을 이용한 데이터 저장 및 출력 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090901 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |