SU1381565A1 - Многоканальный коммутатор - Google Patents

Abstract

Изобретение относитс  к телемеханике и может быть использовано в автоматизированных системах контрол  и управлени  многопараметрическими объектами, а также в средствах программного опроса каналов с автоматическим выбором пор дка опроса . Цель изобретени  - упрощение и повышение быстродействий коммутатора. Коммутатор содержит счетчик 1, блок 2 пам ти, регистр 3 сдвига, группу элементов И 4, сумматор 5, элемент И 6, дешифратор 7, блок 8 управлени , содержащий элемент НЕ 9, элементы И 10 и 11, элементы задержки 12, 13 и триггер 14. Коммутатор также содержит элемент ИЛИ 15 и элемент 16 задержки. Сущность изобретени  заключаетс  в том, что формирование сигнала на разрешение спроса каналов низкой опросности происходит в том случае, когда содержимое всех масок дл  каналов более высокой опросности . 3 ил. 3

Description

сл

со оо

сл

О5 СЛ

N)

cfJuP.Z

Изобретение отниситс  к телемеханике, может быть ис1К)Л1)Зовано в автоматизированных системах контрол  и управлени  многопараметрическими объектами, а также в системах программного опроса каналов и  вл етс  усоверп енствованием изобретени  по авт. св. № 1260993.

Цель изобретени  - упрощение и повы шение быстродействи  коммутатора.

На фиг. 1 представлен пример построени  кадра из сигналов различной опроснос- ти; на фиг. 2 - функциональна  схема коммутатора; на фиг. 3 маски каналов дл  данного кадра.

Ко.ммутатор содержит счетчик 1, блок 2 пам ти, регистр 3 сдвига, группу элементов И 4, сумматор 5, элемент И 6, дешифратор 7, блок 8 управлени , в состав которого вход т элемент НЕ 9, элементы И 10 и 11, элементы 12 и 13 задержки и триггер 14, элемент ИЛИ 15 и элемент 16 задержки.

Счетчик 1 предназначен дл  фиксации синхроимпульсов кадра. Число, формирующеес  на счетчике,   5л етс  номером позиции кадра. Число младших разр дов соответствует размеру маски самых высокоонрос- ных каналов. Младп ие разр ды подаютс  на су.мматор 5 непосредственно, старшие разр ды - через элементы И 4. Перед началом формировани  кадра состо ние счетчика 1...1.

Блок 2 пам ти предназначен дл  хранени  масок каналов всех опросностей, кроме минимальной. Маски размещаютс  в пам ти последовательно. Пам ть одноразр дна 

Регистр 3 сдвига предназначен дл  обра зовани  11оследовате;1ьности констант 0...01, О ..011 1...1 в цикле работы коммутатора.

Чис .И) В1)фабатываемы констант равно числу старших разр дов счетчика 1. В на чале каждого цикла ре1истр находитс  в состо нии 0...0. Установка его в это состо ние нроизводитс  сигналом с выхода элемента ИЛИ 15 через элемент 16 задержки. Образование констант производитс  при помощи сигналов сдвига и установки младшего разр да в «I, поступающих соответственно с первого и второго выходов блока 8 управлени . Выходы регистра соединены с соответствующими входами элементов И 4 и сумматора 5. Выход старщего разр да подключен к одному из входов элемента ИЛИ 15.

Сумматор 5 предназначен дл  образовани  адреса обращени  к блоку 2 пам ти в результате суммировани  двух слагаемых. Первое слагаемое представл ет собой композицию младших разр дов счетчика 1, поступающих непосредственно, и старших разр дов счетчика, коммутируемых через элементы И 4 константой с регистра 3 сдвига. Вторым слагаемым  вл етс  константа с регистра 3 сдвига. Веса разр дов константы равны весам соответствующих старших раз5

р дов счетчика 1. Если второе слагаемое равно 0...0, то старшие разр ды в образовании первого слагаемого не участвуют и результатом суммировани   в-т етс  код младших разр дов счетчика 1.

В (V - 1)-м такте цикла работы коммутатора сумматор используетс  дважды: первый раз ;ц  образовани  адреса обращени  к пам ти, второй - дл  образовани  номера Q канала низшей опросности.

Элемент И 6 предназначен дл  коммутации номера опрашиваемого канала на вход дешифратора 7.

Дешифратор 7 служит дл  дешифрации номера канала и выработки управл ющего 5 сигнала, поступающего на соответствующий датчик.

Блок 8 управлени  вырабатывает управл ющие сигналы, поступающие на блок 2 пам ти и регистр 3 сдвига.

Элементы 12, 13 и 16 задержки предназначены дл  компенсации переходных процессов в цеп х и компонентах коммутатора.

Коммутатор работает следующим образом .

Исходной информацией дл  работы коммутатора  вл ютс  маски каналов всех опросностей , кроме минимальной, размещаемые в блоке 2 пам ти. Опрос очередного канала в кадре производитс  в результате выполнени  коммутатором цикла поиска этого канала.

Перед началом очередного цикла поиска регистр 3 сдвига находитс  в состо нии 0...0, а на выходе триггера 14 имеетс  запрещающий потенциал, преп тствующий про хождению через элемент И 10 тактовых им- 5 пульсов, очередной цикл поиска начинаетс  с поступлени  очередного синхроимпульса на вход счетчика 1 и на первый вход блока 8 управлени . При этом на счетчике фиксируетс  номер очередной позиции кадра, а триггер 14 взводитс  и на его выходе по вл етс  разрешающий потенциал, поступающий на второй вход элемента И 10.

В дальнейшем работа коммутатора в цикле поиска происходит потактно.

Такт 1. Такт начинаетс  с момента по в- 5 лени  на выходе элемента И 10 первого тактового импульса в цикле. Тактовый импульс воздействует на вход блока 2 пам ти, в результате чего в последнем запускаетс  циклограмма «Чтение. Поскольку регистр 3 сдвига находитс  в состо нии 0...0, то ре- 0 зультатом суммировани , а следовательно, и адресом пам ти  вл етс  состо ние младших разр дов счетчика 1. По этому адресу из пам ти считываетс  состо ние соответствующего разр да маски каналов с высшей частотой опроса.

Если это сос то ние «1, то адрес пам ти (номер канала) транслируетс  через элемент И 6 (управл емый по второму входу счи0

танной «I с выхода элемента ИЛИ 15), фиксируетс  и дешифруетс  дешифратором 7 Через врем  lj сигналом «1 подтверждаетс  состо ние «О регистра 3 сдвига и восстанавливаетс  исходное состо ние триггера 14, запирающего элемент И 10. Поскольку сигнал на выходе блока 2 пам ти присутствует длительное врем , то по вление разрешающего сигнала с выхода элемента 12 задержки не приводит к срабатыванию элемента И 11, поскольку на другом входе этого элемента присутствует запрещающий потенциал с элемента НЕ 9. На этом выполнение цикла поиска канала заканчиваетс .

Если состо ние считанного разр да маски равно «О, то выдача адреса пам ти не производитс , триггер 14 состо ние не мен ет , а на выходе элемента НЕ 9 по вл етс  разрешающий потенциал. Спуст  врем  С, с момента обращени  к пам ти тактовый имвает . На этом выполнение цикла поиска канала заканчиваетс .

Если состо ние считанного разр да «О, выдача номера канала не производитс , 5 триггер 14 состо ни  не мен ет, а на выходе элемента НЕ 9 сохран етс  разрешающий потенциал. При по влении разрешающего потенциала на выходе элемента 12 задержки срабатывает элемент И 11, в результате чего на сдвигающий вход регистра 3 сдвига поступает сигнал и его состо ние становитс  0...010. Однако через врем  ii сигнал с выхода элемента 13 задержки измен ет его на 0...011. В соответствии с новой константой через соответствующие элементы И 4 транслируетс  значение первого и второго правых из старших разр дов счетчика 1. Поскольку слагаемыми стали числа O...0bjb, а„...а и 0...011, результатом суммировани  стал адрес необходимого раз10

15

пульс по вл етс  на выходе элемента 12 за- ., р да следующей (третьей) маски. На этом

держки, в результате чего срабатывает элемент И 11. Сигнал с выхода этого элемента действует на сдвигающий вход регистра 3 сдвига. Но поскольку состо ние регистра 0...0, то после действи  сдвигающего сигнала его состо ние не мен етс . Спуст  врем  TI по в-т етс  сигнал на выходе элемента 13 задержки, в результате действи  которого правый (младший) разр д регистра 3 сдвига принимает состо ние «1. В соответствии с новым состо нием 0...01 сдвигающего регистра через соответствующий элемент И 4 транслируетс  состо ние первого (младшего) из старших разр дов счетчика 1 на соответствующий вход сумматора 5. Поскольку первым слагаемым стало число О...ОЬ., а...а, , где а...а - значени  младщих разр дов; Ц - значение правого из старших разр дов счетчика 1, а вторым слагаемым - константа 0...01, на выходе сумматора 5 образуетс  адрес соответствующего разр да маски каналов следующей по величине опросности, по которому следует провести обращение к пам ти. На этом первый такт цикла поиска кончаетс .

Такт 2. Такт начинаетс  с момента по влени  на выходе элемента И 10 второго тактового импульса, в результате чего из блока 2 пам ти по адресу (0...0,Ь, а...а) +

30

второй такт цикла поиска кончаетс .

Выполнение последующих тактов вплоть до (v) - 1)-го аналогично.

Последний (V - 1)-й такт. Такт начинаетс  с момента по влени  на выходе эле25 мента И 10 (т)-1)-го тактового импульса в цикле. Если в результате воздействи  этого импульса из пам ти считываетс  «I, то на выход коммутатора поступает номер канала опросности f, а регистр 3 сдвига и триггер 14 сбрасываютс  в «О. На этом выполнение цикла поиска канала заканчиваетс .

Однако в случае, если из пам ти считываетс  «О, коммутатор выполн ет действи  по формированию и опросу канала низшей

25 опросности. Когда состо ние регистра 3 сдвига в результате воздействи  сигналов с блока 8 управлени  становитс  1...1 и на сумматоре 5 фор.мируетс  номер канала низшей опросности, выдача этого номера производитс  при помощи потенциала «1 со стар шего разр да регистра 3 сдвига (действительно , «1 в старшем разр де регистра сдвига по вл етс  только при поиске канала низшей опросности). Этим же потенциалом «1 коммутатор сбрасываетс  в исходное состо ние .

45

Как видно, в этом такте работы коммутатора может произойти опрос как канала опросности f 2 (при считывании «1 из пам ти ), так и канала опросности f 1 (при

+ (0... 0....О.,) производитс  считывание необходимого разр да второй маски.

Если состо ние считанного разр да «1, то номер канала транслируетс  на дешифра- 50 считывании из пам ти «О), тор 7, где дешифруетс . Считанным сигналом «1 регистр 3 сдвига сбрасываетс  в состо ние 0...0, а триггер 14 принимает исходное состо ние, запира  элемент И 10. Поскольку на выходе элемента НЕ 9 и.меет место запрещающий потенциал, то при по влении разрешающего сигнала на выходе элемента 12 задержки элемент И 11 не срабатыФормула изобретени 

55

Многоканальный коммутатор по авт. св. № 1260993, отличающийс  тем, что, с целью упрощени  и повышени  быстродействи  коммутатора, в него введены элемент задержки и элемент ИЛИ, который первым

вает. На этом выполнение цикла поиска канала заканчиваетс .

Если состо ние считанного разр да «О, выдача номера канала не производитс , триггер 14 состо ни  не мен ет, а на выходе элемента НЕ 9 сохран етс  разрешающий потенциал. При по влении разрешающего потенциала на выходе элемента 12 задержки срабатывает элемент И 11, в результате чего на сдвигающий вход регистра 3 сдвига поступает сигнал и его состо ние становитс  0...010. Однако через врем  ii сигнал с выхода элемента 13 задержки измен ет его на 0...011. В соответствии с новой константой через соответствующие элементы И 4 транслируетс  значение первого и второго правых из старших разр дов счетчика 1. Поскольку слагаемыми стали числа O...0bjb, а„...а и 0...011, результатом суммировани  стал адрес необходимого раз

р да следующей (третьей) маски. На этом

второй такт цикла поиска кончаетс .

Выполнение последующих тактов вплоть до (v) - 1)-го аналогично.

Последний (V - 1)-й такт. Такт начинаетс  с момента по влени  на выходе элемента И 10 (т)-1)-го тактового импульса в цикле. Если в результате воздействи  этого импульса из пам ти считываетс  «I, то на выход коммутатора поступает номер канала опросности f, а регистр 3 сдвига и триггер 14 сбрасываютс  в «О. На этом выполнение цикла поиска канала заканчиваетс .

Однако в случае, если из пам ти считываетс  «О, коммутатор выполн ет действи  по формированию и опросу канала низшей

опросности. Когда состо ние регистра 3 сдвига в результате воздействи  сигналов с блока 8 управлени  становитс  1...1 и на сумматоре 5 фор.мируетс  номер канала низшей опросности, выдача этого номера производитс  при помощи потенциала «1 со старшего разр да регистра 3 сдвига (действительно , «1 в старшем разр де регистра сдвига по вл етс  только при поиске канала низшей опросности). Этим же потенциалом «1 коммутатор сбрасываетс  в исходное состо ние .

Как видно, в этом такте работы коммутатора может произойти опрос как канала опросности f 2 (при считывании «1 из пам ти ), так и канала опросности f 1 (при

считывании из пам ти «О),

из пам ти «О),

Claims (1)

1. Формула изобретени 

   50 считывании из пам ти «О),

   55

   Многоканальный коммутатор по авт. св. № 1260993, отличающийс  тем, что, с целью упрощени  и повышени  быстродействи  коммутатора, в него введены элемент задержки и элемент ИЛИ, который первым

   входом и выходом подключен между выходом блока пам ти и вторым входом элемента И, элемент задержки входом и выходом подключен между выходом элемента ИЛИ и

   точкой соединени  первых входов блока управлени  и регистра сдвига, последний выход которого подключен к второму входу элемента ИЛИ.