SU1532945A1

SU1532945A1 - Цифровое устройство дл воспроизведени функций

Info

Publication number: SU1532945A1
Application number: SU884436552A
Authority: SU
Inventors: Евгений Анатольевич Дружинин; Михаил Валентинович Макаркин; Михаил Владимирович Миланов; Леонид Филиппович Куйдин
Original assignee: Харьковский авиационный институт им.Н.Е.Жуковского
Priority date: 1988-05-03
Filing date: 1988-05-03
Publication date: 1989-12-30

Abstract

Изобретение относитс к автоматике и вычислительной технике. Целью изобретени вл етс увеличение точности. Устройство содержит элементы И и И-НЕ, счетчик, регистр аргумента, две схемы сравнени , два накапливающих сумматора, два блока пам ти, элемент задержки, шесть блоков умножени , четыре комбинационных сумматора и блок задани шага. Цель достигаетс за счет вычислени значени функции методом конечных разностей до п того пор дка. Кроме того, устройство позвол ет получить значение интеграла функции. 1 ил.

Description

- конечные разности 1-го пор дка ,

И{ - 1-е коэффициенты. Вычисление значени интеграла от воспроизводимой функции производитс по формуле

к

j f(x)dx - j f(x)dx + f(x)dx;(2),

ё. «

X-X

2

f(xK)+f(Xi (3)

f(x)di

XK

Таким образом общий принцип работу устройства сводитс к следующему:

1.Выбираетс опорный узел интер- п{эл ции.

2.Производитс вычисление значе- ни воспроизводимой функции, дл чего

- по значению Х-ХК и адресу опор

ного узла интерпол ции выбирают из пам ти все величины, вход щие в формулу (1)}

-перемножают коэффициенты слагаемых интерпол ционного многочлена на соответствующие конечные разности по формуле (1);

-вычисл ют значение воспроизводимой функции сложением членов интерпол ционного многочлена по формуле (1).

3. Производитс вычисление значени интеграла от воспроизводимой функции, дл чего

-по значению адреса, соответствующего номеру опорного узла интерпол ции , выбирают из пам ти значение первой составл ющей, вход щей в формулу (2);

-вычисл ют значение второй составл ющей , вход щей в формулу (2);

-производ т сложение обеих составл ющих формулы (2).

Устройство работает следующим образом .

С входа 1 аргумента заданное зна- чение аргумента поступает на вход регистра 7 аргумента и фиксируетс в момент прихода импульса с входа 2 запуска. Импульс с входа 2 запуска одновременно поступает на вход счетчика 6, обнул его, на первый вход накапливающего сумматора 11, устанавлива его в исходное состо ние (на выходе первого накапливающего сумматора по вл етс значение аргумента а последнем узле интерпол ции Xft), на первый вход накапливающего сумматора 12, устанавлива его в исходное

5

0

5

0

5

состо ние, на выходе второго накапливающего сумматора по вл етс значение функции в последнем узле интерпол ции f(X).

Далее производитс поиск опорного узла интерпол ции.

На первый вход элемента И А поступают импульсы с тактового входа 3. Заданное значение аргумента с выхода регистра 7 аргумента поступает на вход схемы 8 сравнени ; на вход сумматора 10.

В блоке 27 задани шага устанавливаетс необходимое значение шага интерпол ции h, которое поступает на вход накапливающего сумматора И и на вход схемы 9 сравнени .

Значение аргумента в узлах интерпол ции с выхода накапливающего сумматора 11 поступает на вход схемы 8 сравнени и на вход сумматора 10.

Сумматор 10 вычисл ет разность между заданным значением аргумента и значением аргумента в текущем узле интерпол ции.

Схема 8 сравнени работает следующим образом.

Если заданное значение аргумента больше или равно значению аргумента текущего узла интерпол ции, т.е. Х ХК на выходе формируетс сигнал запрещени (1), при Х Хц - формируетс сигнал разрешени (О).

Схема 9 сравнени работает следующим образом.

Если значение шага интерпол ции больше или равно разности между за- данным значением аргумента и значением аргумента в текущем узле интерпо- , (л ции, котора поступает с выхода сумматора 10, т.е. , на выходе формируетс сигнал запрещени (1), при - сигнал разрешени (О).

Выходы схем 8 и 9 сравнени соединены соответственно с первым и вторым входами элемента И-НЕ 5, который запрещает прохождение тактовых импульсов через элемент И Ц в случае по влени на обоих входах сигналов запрещени (,так как выход элемента И-НЕ 5 соединен с вторым входом элемента И k.

Поиск опорного узла осуществл етс следующим образом.

При приходе импульса запроса схема 8 сравнени сравнивает заданное значение аргумента X со значением аргумента в последнем узле интерпол ции Хп,. так как Х« ЈХП, на ее выходе по5

вл етс сигнал разрешени . Схема 9 сравнени сравнивает значение шага интерпол ции h со значением Х-Х на выходе сумматора 10, так как h Х-ХК, на ее выходе по вл етс сигнал разрешени . Элемент И-НЕ 5 формирует сигнал разрешени на втором входе элемента И J. Таким образом импульсы пропускаютс с тактового входа 3 через элемент И k.

Счетчик 6 формирует адрес следующего узла интерпол ции.

Накапливающий сумматор 11 осуществл ет вычитание шага интерпол ции из значени аргумента предыдущего узла интерпол ции. Накапливающий сумматор 12 вычитает конечную разность первого пор дка, поступающую с выхода первого блока 13 пам ти, выбранную по адресу, сформированному счетчиком 6, из значени функции в предыдущем узле интерпол ции . Процесс повтор етс до тех пор, пока на выходах обеих схем 8 и 9 сравнени не сформируетс CHI- нал запрещени , т.е. не будут выполнены услови и . В этом случае на выходе элемента И-НЕ 5 формируетс сигнал запрещени (О), который, поступа на второй вход элемента И +, запрещает прохождение импульсов с тактового входа 3. Процесс нахождени опорного узла завершен . При этом на выходе счетчика 6 присутствует адрес, соответствующий номеру опорного узла интерпол ции, на выходе накапливающего сумматора 11 присутствует значение аргумента в опорном узле интерпол ции, на выходе накапливающего сумматора 12 - значение функции в опорном узле интерпол ции , на выходе сумматора 10 - разность между заданным значением аргумента и значением аргумента в опорном узле интерпол ции Х-ХК.

При приходе сигнала запрещени (О) на вход элемента 22 задержки с выхода элемента И-НЕ 5 она формирует на выходе 28 готовности результата сигнал разрешени с временной задержкой, достаточной дл вычислени значени воспроизводимой функции и значени интервала Jf(x)dx. Далее

«0

производитс вычисление значени воспроизводимой функции. По адресу, соответствующему номеру опорного узла интерпол ции, из блока пам ти 13 выбираютс значени конечных разнос15

тей вплоть до п того пор дка,,которые передаютс с первого, второго, третьего , четвертого и п того выходов бло- . ка пам ти 13 на входы соответствующих блоков 15-19 умножени .

По значению разности Х-ХК, поступающий на вход блока И пам ти, выбираютс значени коэффициентов слагае- Ю мых интерпол ционного многочлена, которые передаютс схвыходов второго блока И пам ти на входы соответствующих блоков умножени . Блоки умножени перемножают коэффици- 15 енты слагаемых интерпол ционного многочлена на соответствующие конечные разности и передают их с выходов на входы сумматора 20.

Значение функции в опорном узле 20 интерпол ции поступает на вход сумматора 20 с выхода накапливающего сумматора 12. Сумматор 20 вычисл ет значени воспроизводимой функции суммированием членов интерпол ционного 25 многочлена по формуле {1).

Значение воспроизводимой функции с выхода сумматора 20 поступает на выход 23 значени функции.

Далее производитс вычисление зна- 30 чени интеграла от воспроизводимой функции.

По адресу, соответствующему номеру опорного узла интерпол ции, из блока 13 пам ти выбираетс значение

35

f(x)dx, которое передаетс на вход

сумматора 25. Сумматор 21 вычисл ет f(XK) + f(X), причем f(XK) поступает

на его вход с выхода накапливающего сумматора 12, a f(X) - с выхода сумматора 20, и передает это значение на вход блока умножени . Значение Х-ХК поступает с выхода сумматора 10

на вход блока 2 умножени , операци делени на два осуществл етс разовым сдвигом вправо значени Х-Х,, , который осуществл етс соответствующей коммутацией .

Блок 2k умножени вычисл ет значение второй составл ющей формулы (2) . по формуле (3) и выдает это значение на вход сумматора 25, который осуществл ет сложение обоих составл ющих формулы (2) и выдает это значение на выход 26 значени интеграла.

При по влении сигнала разрешени на выходе готовности результата 28 внешнее устройство считывает данные

Claims

с выхода 23 функции и выхода 26 знамени интеграла. Формула изобретени

Цифровое устройство дл воспроиз- ведени функций, содержащее регистр аргумента, счетчик, элемент И, первую схему сравнени , блок пам ти конечных разностей, первый накапливающий сумматор, первый блок умножени и первый комбинационный сумматор, причем тактовый вход устройства соединен с первым входом элемента И, ,выход которого соединен со счетным входом счетчика, вход аргумента уст- ройства соединен с информационным входом регистра аргумента, выход которого соединен с первым входом пер- | вой схемы сравнени , выходы первого i блока умножени и первого накапливаю J щего сумматора соединены соответственно с входами первого и второго слагаемых первого комбинационного сумматора, отличающеес тем, что, с целью повышени точности в него введены блок задани шага, второй накапливающий сумматор, с второго по четвертый комбинационные сумматоры , втора .схема сравнени , элемент И-НЕ, элемент задержки, блок пам ти коэффициентов, с второго по шестой блоки умножени , причем выход элемента И соединен с тактовыми входами первого и второго накапливающих сумматоров, входы установки которых соединены с входом запуска устройства , входом разрешени записи регистра аргумента и входом установки в О счетчика, выход которого соединен с адресным входом блока пам ти конеч ных разностей, выходы с первого по п тый значений конечных разностей и выход значени интеграла которого соединены соответственно с входами множимого с первого по п тый блоков умножени и входом первого слагаемог второго комбинационного сумматора,

выход которого соединен с выходом значени интеграла устройства, первый выход значени конечной разности блока пам ти конечных разностей соединен с информационным входом первого накапливающего сумматора, выход которого соединен с входом первого слагаемого третьего комбинационного сумматора , вход второго слагаемого которого соединен с выходом первого комбинационного сумматора и выходом функции устройства, выход блока задани шага соединен с первым входом второй схемы сравнени и информационным входом второго накапливающего сумматора, выход которого соединен с вторым входом первой схемы сравнени и входом первого слагаемого четвертого комбинационного сумматора, вход второго слагаемого которого соединен с выходом регистра аргумента , выход четвертого комбинационного сумматора соединен с вторым входом второй схемы сравнени , входом множител шестого блока умножени и адресным входом блока пам ти коэффициентов , выходы с первого по п тый коэффициентов которого соединены с входами множител соответственно с первого по п тый блоков умножени , выходы блоков умножени с второго по п тый соединены с входами соответственно с третьего по шестой слагаемых первого комбинационного сумматора, выход третьего комбинационного сумматора соединен с входом множимого шестого блока умножени , выход которого соединен с входом второго слагаемого второго комбинационного сумматора , выходы первой и второй схем сравнени соединены с соответствующими входами элемента И-НЕ, выход которого соединен с вторым входом элемента И и входом элемента задержки, выход которого соединен с выходом готовности устройства.