SU1076911A1

SU1076911A1 - Устройство дл вычислени функции @ ( @ - @ )/( @ + @ )

Info

Publication number: SU1076911A1
Application number: SU823405030A
Authority: SU
Inventors: Николай Сергеевич Анишин; Александр Михайлович Тивков
Original assignee: Кубанский государственный университет
Priority date: 1982-03-11
Filing date: 1982-03-11
Publication date: 1984-02-29

Abstract

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИИ Z (х-у)/(х+у), содержащее три регистра, два сумматора-вычитатеп , блок анализа знака разности и блок управлени , содержащий генератор импульсов,. элемент И, элемент ИЛИ, вычитающий счетчик, .дешифратор нул , триггер, элемент задержки и элемент НЕ, причем выход генератора импульсов соединен с первым входом элемента И, второй вход и выход которого соединены соответственно с выходом триггера и входом элемента задержки, выход которого соединен с входом вычитающего счетчика, выход которого соединен через дешифратор нул с первым входом элемента ИЛИ,, второй вход и выход которого соединены соответственно с выходом элемента НЕ и входом установки в нуль триггера. вход установки в единицу которого соединен с входом элемента НЕ и выходом равенства величин блока анализа знака разности, выход элемента И блока .управлени соединен с тактовыми входами первого, второго и третьего регистров, выход элемента задержки блока управлени соединен с тактовыми входами первого и второго сумматоров-вычитателей,выходы которых соединены соответственно с первым и вторым входами блока анализа знака разности, выход знака разности которого соединен с управл ющими входами первого и второго сумматороввычитателей , входы первого и второго S аргументов устройства соединены с входами установки соответственно (Л С первого и второго регистров, выходы которых соединены соответственно с информационными входами первого и второго сумматоров-вычитателей, установочные входы первого и второго сумматоров-вычитателей соединены с входами соответственно второго и первого аргументов устройства, отличающеес тем, что, с целью уменьшени количества обоCD рудовани , информационный вход со третьего регистра соединен с выходом знака разности блока анализа знака разности, выход третьего регистра соединен с выходом устройства .

Description

Изобретение относитс к цифровой вычислительной технике и может быть использовано в цифровых системах предварительной обработки информации , например, поступающей от датчиков.

Известно устройство, содержащее блок анализа, по два сумматора-вычитател и регистра сдвига, блок управлени , причем первый и второй выходу блока управлени соединены с управл ющими входа лк каждого из сумматоров-вычитателей соответственно , выходы которых поданы на вход блока анализа, а его два выхода соединены с сумматорами-вычитател ми и с блоком управлени соответственно . Каждый из двух входов устройства (переменные х и у) св заны с входами одноименных сумматоров-вычитателей и регистров сдвига ij .

Недостатком данного устройства вл етс ограниченность функциональных возможностей в части невозможности вычислени частного от делени разности двух чисел на их сумму.

Наиболее близким к предлагаемому вл етс цифровой функциональный преобразователь, содержащий четыре сумматора-вычитател , три регистра блок анализа и блок управлени , первый и второй выходы которого подключены соо.тветственно к входам регистров, тактовым входам сумматоров-вычитателей , управл ющие входы которых соединены с выходом блока анализа, другой выход и входы которого подключены к входу блока управлени и выходам первого и второго сумматоров, первые и вторые информационные входы которых соединены соответственно с выходами соответствующих регистров и задани начальных условий, выход третьего регистра соединен с первыми информационными входами третьего и четвертого сумматоров-вычитателей, вторые информационные входы которых .соединены с входом установки преобразовател .

Недостатком известного устройства вл ютс повышенные аппаратурные затраты.

Цель изобретени - уменьшение количества оборудовани .

Поставленна цель достигаетс тем, что в устройстве дл вычислени функции Z (х-у)/(х+у), содержащем три регистра, два сумматора-вычитател , блок анализа знака разности и блок управлени , содержащий генератор импульсов, элемент И, элемент ИЛИ, вычитающий счетчик, деишфратор нул , триггер.

элемент задержки и элемент НЕ, причем выход генератора импульсов соединен с первым входом элемента И, второй вход и выход которого соединены соответственно с выходом триггера и входом.элемента задержки выход которого соединен с входом вычитающего счетчика, выход которог соединен через дешифратор нул с первым входом элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом элемента НЕ и входом установки в нуль триггера, вход установки в единицу которого соединен с входом элемента НЕ и выходом равенства величин блока анализа знака разности, выход элемента И блока управлени соединен с тактовыми входами первого, второго и третьегЬ регистров, выход элемента задержки блока управлени соединен с тактовыми входами первого и второ сумматоров-вычитателей, выходы которых соединены соответственно с первым и вторым входами блока анализа знака разности, выхо.д знака разности которого соединен с управл ющими входами первого и второго сумматоров-вычитателей , входы первого и второго аргументов устройства соединены с входами установки соответственно первого и второго регистров , выхо,цы которых соединены соответственно с информационными входам первого и второго сумматоров-вычиталелей , установочные входы которых соединены соответственно с входами второго и первого аргументов устройства , информационный вход третьего регистра соединен с выходом знака разности блока анализа знака разности , ВЫ.ХОД третьего регистра соединен с выходом устройства.

На фиг,1 представлена блок-схема предлагаемого устройстваi на фиг.2 - блок-схема блока управлени

Устройство содержит сумматоры-вычитатели 1 и. 2, регистры 3-5, блок б анализа знака разности, блок 7 управлени , элемент И 8,. содержащий элемент ИЛИ 9, элемент 10 задержки, вычитающий счетчик 11, дешифратор 12 нул , триггер 13, элемент НЕ 14, генератор 15 импульсов.

Устройство работает на основании следующих соотношений:

r iм-гs- 42.(О

ijj K.,.,x.2 .Г41ПРИ X; ,-4. ,0-,

i.,.r4-,.,npHxV,-4V.O

{п-2)

J 0,1.

номер итерации ,

число разр дов аргументов,

N У - начальные значени .

Вычислени осуществл ют следующим образом.

Перед началом работы в первый регистр 3 и в сумматор-вычитатель 2 заноситс второй операнд у, а во второй регистр 4 и сумматор-вычитатель 1 - первый операнд х. Включаетс генератор тактовых импульсов в блоке 7 управлени . С выхода элемента И 8 блока 7 тактовый импульс поступает на управл ющие входы регистров 3 и 5 и сдвигает их содержимое на один разр д вправо, регистра 3 влево т.е. в сторону младших (дл регистра 3 старшихi разр дов. При этом на третий регистр 5 от блока 6 анализа знака разности подаетс сигнал (У-О-УО который будет знаком результата. Затем с выхода элемента 10 згшержки блока 7 управлени поступает другой импульс, который подсуммирует (или вычитает) значени операндов и

регистров 3 и 4 к (или из) значению сумматоров-вычитателей 2 и 1. Режим сложени -вычитани в этих сумматорах 1 и 2 определ етс по разности (х;. -yi где j 1, 2...(п-1) - номер итерации. В случ положительной разности сумматор 1 работает в режиме вычитани , а сумматор 2 - в режиме сложени . При орицательной разности их режимы взаимно мен ютс .

После выполнени (п-1) итераций в регистре 3 находитс значение Z (х-у)/(х+у), причем старшинств разр дов убывает слева направо, а знак числа определ етс на инверсном выходе старшего триггера регистра 3. Если результат отрицателен , то его значение представлено в обратном коде.

Благодар новой организации св зей с другими блоками устройства существенно уменьшено число оборудовани дл вычислени указанной функции.

Claims

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

ФУНКЦИИ z = (х-у)/(х+у), содержащее три регистра, два сумматора-вычитателя, блок анализа знака разности и блок управления, содержащий генератор импульсов,.элемент И, элемент ИЛИ, вычитающий счетчик, дешифратор нуля, триггер, элемент задержки и элемент НЕ, причем выход ' генератора импульсов соединен с первым входом элемента И, второй вход и выход которого соединены соответственно с выходом триггера и входом элемента задержки, выход которого соединен с входом вычитающего счетчика, выход которого соединен через дешифратор нуля с первым входом элемента ИЛИ,, второй вход и выход которого соединены соответственно с выходом элемента НЕ и входом установки в нуль триггера, вход установки в единицу которого ! соединен с входом элемента НЕ и выходом равенства величин блока анализа знака разности, выход элемента И блока .управления соединен с тактовыми входами первого, второго и третьего регистров, выход элемента задержки блока управления соединен с тактовыми входами первого и второго сумматоров-вычитателей,выходы которых соединены соответственно с первым и вторым входами блока анализа знака разности, выход знака разности которого соединен с управляющими входами первого и второго сумматороввычитателей, входы первого и второго^ аргументов устройства соединены с § входами установки соответственно первого и второго регистров, выходы которых соединены соответственно с информационными входами первого и второго сумматоров-вычитателей, установочные входы первого и второго сумматоров-вычитателей соединены с входами соответственно второго и первого аргументов устройства,' отличающееся тем, что, с целью уменьшения количества оборудования, информационный вход третьего регистра соединен с выходом знака разности блока анализа знака разности, выход третьего регистра соединен с выходом устройства.