SU646337A1 - Цифровое вычислительное устройство - Google Patents

Description

(54) ЦИФРОВОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО

1

Предлагаемое изобретение относитс  к области цифровой вычислитепьной технмки .

Известны цифровые вычиспитетшные уст ойства дп  выполнени  рекуррентных процедур, содержащие р д регистров и сумматор, производ щие в каждом итерационном цикле вычислени  согласно рекуррентному выражению l.

Очевидно, что быстродействие таких устройств существенно зависит от спож .ности. реализуемой процедуры.

Наиболее близким техническим решением к предложенному  вл етс  известное устройство, содержащее посто нный запоминающий, блок, регистр адреса, числовой регистр, блок управлени , три элемента И, причем первый- вход регистра адреса соединен с выходом первого элемента И, первый вход которого подключен ко входу устройства, выход регистра вареса соединен с первым вхо дом посто нного запоминающего блока, выход которого подключен ко входу

числового регистра, выход которого подключен к первым входам второго и третьего элементов И, выход второго элемента И подключен ко второму входу регистра адреса, выход третьего элемента И подключен к выходу устройства , первый, второй и третий выходы блока управлени  соединены со вторыми входами соответственно первого, второго и третьего элементов И Г2.

Недостатком известного устройства  вл етс  узкий класс решаемых задач,

Цепью предлагаемого устройства  вл етс  обеспечение возможности вьт- полнени  рекуррентных процедур.

Поставленна  цель достигаетс  тем, что в устройство введены счетчик, сумматор , вспомогательный регистр, четвертый элемент И, причем выход счетчика подк.лючен ко второму входу пос-. то нного запоминающего блока и первому входу блока управлени , второй вход которого соединен с выходом сумматора, первый вход которого подключен к выходу четвертого элемента И, первый вход которого соединен с ьыходом числового регистра, второй вход сумматора соединён с выходом вспомогательного регистра, четвертый и п тйй выходы бйЬка управлени  соединены соответственно со входом счетчика и вторым входом четвертого элемента И. На чертеже приведена структурна  сх.ема цифрового вычислитепьного устройства , Цифровое вычислительное устройство содержит вход устройства, 1, первый эл мент И 2, регистр 3 адреса, ттосто нный запоминающий блок 4, счетчик 5, числовой регистр 6, второй элемент И 7 третий элемент И 6, выход устройства 9 четвертый элемент И 10, сумматор 11, вспомогательньгй регистр 12, блок упра лени  13. Работа устройства происхойит в Двух режимах; режиме простого счета и режиме счета с проверкой на останов. В режиме простого счета каждый итеративный цикл состоит из двух тактов . В первом так;те по сигналам из блока управлени  13 на регистр адреса 3 заноситс  текущее (жачение переменной итеративного процесса со входа уст „ ройства 1 через элемент И 2 и .текущее значение рекуррентной функции с числов го регистра 6 через элемент И 7, к содержимому счетчика 5 прибав-п етс  единица. Во втором такте происходит считывание очередного значени  рекуррентной функции из посто нного запоминающего блока на числовой регистр 6. На определенном шаге итерации, номер которого зависит от характера сходимости процедуры, происходит переход в режим счета с проверкой на останов . При этом в первом такте текущего итерационного цикла по сигналам из блока управлени  13 из числового регистра 6 на сумматрр 11 через элемент И 1О и на регистр адреса 3 через элемент И 7 передаетс  текугйее значение рекуррентной функции, кроме того на регистр адреса 3 через элемен И 2 со входа устройства 1 передаетс  текушее значение пере1 енной итеративного процесса., а к содержимому-счетчнп ка 5 прибавлаетс  единица. Во- втором такте из йосто нного запоминаюшего блока считываетс  следующее значение рекуррентной функции. В режиме счета с проверкой на останов каждый цикл итерации состоит ИЗ четьфех тактов. В первом такте на регистр адреса 3 через эпемент И 2 со входа устройства 1 и через блок элемента И 7 из числового регистра 6 передаетс  текущее значение рекуррентной функции, к содержимому счетчика 5 прибавл етс  единица и в сумматоре 11 происходит вычисление абсототной величины разности текущего значени  рекуррентной функции, передаваемого через элемент И. 10 из числового регистра 6, и предыдущего значени . Во втором такте из содержимого сумматора 11 вычитаетс  содержимое 1вспомогательного регистра 12. Знак результата вычитани  анализируетс  блоком управлени  13, и если выполн ютс  останова, то в третьем такте из числового регистра 6 через элемент И 8 на выход устройства выдаетс  значение рекуррентной, функции и работа вычислительного устройства прекращаетс . Если услови  останова не выполн ютс , то в третьем такте происходит передача текущего значени  рекуррентной функции из числового регистра 6 в сумматор 11 через элемент И 10. В четвертом такте из постоШйого запоминающего блока 4 считы- ; йаетс  следующее значение рекуррентной функции. Условием останова рекуррентной процедуры  вл етс  наличие последовательности определенной длины отрицательных результатов вычитани  уставки из абсолютной величины разности значений рекуррентной функции в двух соседних шагах итерации. П р и м ,е р. Пусть - требуетс  оценить математическое ожидание случайного процесса X. (-t)- Известна  рекуррентна  формула определени  этой оценки имеет вид . гй(:к+о(к-л скихск-и1)/(), (.1) где К « 1,2,3.... На (К + 1)-ом щаге итерации по адресу, составленному из номера шага (К+1), текущего значени  переменной X (К -fl) и результата пре-. дыдущего шага /( П X , из посто нного запоминающего блока выбираетс  значение fl fK-f-l . Номер шага итерации, с которого начинаетс  счет с проверкой на останов, в данном случае зависит от требуемой точности вычислений и дисперсии оцениваемого процесса, 6 Использование предпигаемого устройства позвбп ет существенно повысить быстродействие, надежность и техно логичность устройств статической обработки информации, адаптивного унравпени  и идентификации случайных процессов. рмупа иаоб р е т е н и   Цифровое вычиспитепьное устройство, содержащее посто нный запоминающий блок, регистр адреса, числовой регистр, бпок управпени , три sneMeHta И, нричем первый вход регистра адреса соединен с выходом первого элемента И, первый вход которого подключен ко входу устройства, выход регистра адреса соединен с первым входом посто нного запоминающего бпока, выход которого подключен ко входу числового регистра, выход которого подкпючен к первым входам второго И, третьего эпемента И, вы ход второго эпемента И подкпючен ко второму Bxoriy регистра адреса, выход третьего эпемента И подкпючен к выходу устройства, первый, второй и третий выходы бпока управпени  соединены со вторыми входами соответственно первого второго и третьего элементов И, о т7 пинающеес  тем, что, с цепью расширени  кпасса решаемых задач за счет обеспечени  возможности выпошюни  рекуррентных процедур, в устройство введены счетчик, сумматор, вспомогательный регистр, четвертый эпемент И, причем выхЬд счетчика подкпючен ко второму входу посто нного запоминающего бпока и первому входу бпока управпени , второй вход которого .соединен с выходом сумматора,первый вход которого подкпючен к вьтходу четвертого эпементп И, йервьтй вход которого соединен с выходом чиспового регистра, второй вход сумматора соединен с выходом вспомогательного регистра, четвертый и п тый выходы бпока управпени  соединены соответственно со входом счетчика и вторым входом четвертого эпемента И. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетепьство СССР №362304, кп. G Об Р 15/36, G 06 F 15/36, 08.01.71. 2. Бапашов Е. П., Пузанков Д. В. огические процессуры дл  реализации разветвпенных алгоритмов , Управп ющие системы и машины, Кэ 6, 1974 . 120.