SU1536375A1 - Цифровой преобразователь координат - Google Patents

Цифровой преобразователь координат Download PDF

Info

Publication number
SU1536375A1
SU1536375A1 SU884415268A SU4415268A SU1536375A1 SU 1536375 A1 SU1536375 A1 SU 1536375A1 SU 884415268 A SU884415268 A SU 884415268A SU 4415268 A SU4415268 A SU 4415268A SU 1536375 A1 SU1536375 A1 SU 1536375A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
outputs
adders
Prior art date
Application number
SU884415268A
Other languages
English (en)
Inventor
Владимир Дмитриевич Байков
Светлана Дмитриевна Булгакова
Original Assignee
Ленинградский электротехнический институт им.В.И.Ульянова (Ленина)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский электротехнический институт им.В.И.Ульянова (Ленина) filed Critical Ленинградский электротехнический институт им.В.И.Ульянова (Ленина)
Priority to SU884415268A priority Critical patent/SU1536375A1/ru
Application granted granted Critical
Publication of SU1536375A1 publication Critical patent/SU1536375A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в специализированных вычислител х, осуществл ющих преобразование координат. Целью изобретени   вл етс  расширение класса решаемых задач за счет возможности преобразовани  треугольных координат в пр моугольные. Преобразователь содержит мультиплексоры 1-4, регистры 5-8, сумматоры-вычитатели 9-12, вычитатель 13, двигатели 14-17, шифратор итерационных переменных 18, сумматоры 19-20, входные регистры 21-24, блок 25 управлени . Введение шифратора итерационных переменных, вычитател , сдвигател , сумматора-вычитател  обеспечивает возможность выполнени  преобразовани  нового типа, реализуемого по принципу "цифра за цифрой". 3 ил.

Description

Аналогично в случае формировани 
на выходе шифратора 18 итерационных переменных управл ющего сигнала на
выходе 32 производитс  вычисление
новых координат u
v,4.
а именно
J4( J+1
по сигналу выхода 32 и тактовому сигналу Ј в блоке управлени  производитс  вычитание 1 в первом счетчике
61и прибавление 1 во втором счетчике 62. С выхода второго счетчика
62сформированна  константа сдвига , передаетс  на управл ющие входы сдвигателей 17 и 16, на которых реализуютс  выражени  (uj-B) 2 , vj .
На сумматорах-вычитател х 11 и 12 реализуетс  выражение (2). Результат с выхода сумматоров-вычитателей 11 и 12 пропускаетс  на входные регистры 23 и 24. Содержимое входных регистров 21 и 22 не измен етс .
Цифровой преобразователь координат , содержащий три сумматора-вычита- тел , три сдвигател , три входных регистра и блок управлени , причем выходы входных регистров с первого по третий соединены с информационными входами сдвигателей с первого по третий соответственно, выходы первого и второго сдвигателей соединены с входами первых операндов соответственно первого и второго сумматоров- вычитателей, входы вторых операндов которых соединены с выходами соответственно второго и первого входных регистров, выход третьего входного регистра соединен с входом первого операнда третьего сумматора-вычита- тел , выходы первого, второго и третьего сумматоров-вычитателей соединены с информационными входами соот
7153
ветственно второго, первого и третьего входных регистров, первый выход блока управлени  соединен с синхронизирующими входами первого и второго входных регистров, второй выход блока управлени  соединен с синхронизирующим входом третьего входного регистра, третий выход блока управлени  соединен с управл ющими входами ервого и второго сдвигателей, чет- (вертый выход блока управлени  соединен с управл ющим входом третьего сдвигател , о тличагощийс  тем, что, с целью расширени  класса решаемых задач за счет возможности Преобразовани  треугольных координат в пр моугольные, в него дополнительно введены шифратор итерационных переменных , вычитатель и два сумматора четвертый входной регистр, четвертый сдвигатель и четвертый сумматор- вычитатель, причем выход четвертого входного регистра соединен с входом уменьшаемого вычитател , вход вычитаемого которого соединен с входов константы преобразовател , выход вычитател  соединен с информационным входом четвертого сдвигател , выходы четвертого и третьего сдвигателей со единены соответственно с входом второго операнда третьего сумматора- вычитател  и входом первого операнда четвертого сумматора-вычитател „ выход которого соединен с информацион
0
15
30
20
25
ным входом четвертого входного регистра , выход которого соединен с входом второго операнда четвертого сумматора-вычитател , выходы входных регистров с первого по четвертый соединены с входами соответственно с первого по четвертый шифратора итерационных переменных, выход управлени  вращением которого соединен с входами операции сумматоров-вычита- телей соответственно с первого по четвертый, первый и второй выходы номера вектора вращени  соединены с одноименными первым и вторым входами блока управлени , выходы первого и третьего сумматоров-вычитателей соединены с входами соответственно первого и второго слагаемых первого сумматора , выходы второго и четвертого сумматоров-вычитателей соединены с входами соответственно первого и второго слагаемых второго сумматора, выходы первого и второго сумматоров соединены со сдвигом на один разр д в сторону младших разр дов с выходом соответственно ординаты и абсциссы преобразовател ; второй и четвертый выходы блока управлени  соединены соответственно с синхронизирующим входом четвертого входного регистра и управл ющим входом четвертого сдвигател , п тый выход блока управлени  соединен со стробирующими входами первого и второго сумматоров.

Claims (1)

  1. Формула изобретения
    Цифровой преобразователь координат, содержащий три сумматора-вычитателя , три сдвигателя, три входных регистра и блок управления, причем выходы входных регистров с первого по третий соединены с информационными входами сдвигателей с первого по третий соответственно, выходы первого и второго сдвигателей соединены с входами первых операндов соответственно первого и второго сумматороввычитателей, входы вторых операндов которых соединены с выходами соответственно второго и первого входных регистров, выход третьего входного регистра соединен с входом первого операнда третьего сумматора-вычитателя, выходы первого, второго й третьего сумматоров-вычитателей соединены с информационными входами соот ветственно второго, первого и третье- . Го входных регистров, первый выход блока управления соединен с синхронизирующими входами первого и второго входных регистров, второй выход блока управления соединен с синхронизирующим входом третьего входного регистра, третий выход блока управления соединен с управляющими входами (первого и второго сдвигателей, четвертый выход блока управления соединен с управляющим входом третьего рдвигателя, отличающийся Тем, что, с целью расширения класса решаемых задач за счет возможности * (преобразования треугольных координат в прямоугольные, в него дополнительно введены шифратор итерационных переменных, вычитатель и два сумматора, 2θ четвертый входной регистр, четвертый сдвигатель и четвертый сумматорвычитатель, причем выход четвертого входного регистра соединен с входом уменьшаемого вычитателя, вход вычи- 25 таемого которого соединен с входом константы преобразователя, выход вычитателя соединен с информационным входом четвертого сдвигателя, выходы четвертого и третьего сдвигателей со- βθ единены соответственно с входом второго операнда третьего сумматоравычитателя и входом первого операнда четвертого сумматора-вычитателя, выход которого соединен с информацион ным входом четвертого входного регистра, выход которого соединен с входом второго операнда четвертого сумматора-вычцтателя, выходы входных регистров с первого по четвертый соединены с входами соответственно с первого по четвертый шифратора итерационных переменных, выход управления вращением которого соединен с входами операций сумматоров-вычитателей соответственно с первого по четвертый, первый и второй выходы номера вектора вращения соединены с одноименными первым и вторым входами блока управления, выходы первого и третьего сумматоров-вычитателей соединены с входами соответственно'первого и второго слагаемых первого сумматора, выходы второго и четвертого сумматоров-вычитателей соединены с входами соответственно первого и второго слагаемых второго сумматора, выходы первого и второго сумматоров соединены со сдвигом на один разряд в сторону младших разрядов с выходом соответственно ординаты и абсциссы преобразователя; второй и четвертый выходы блока управления соединены соответственно с синхронизирующим входом четвертого входного регистра и управляющим входом четвертого сдвигателя, пятый выход блока управления .соединен со стробирующими входами первого и второго сумматоров.
SU884415268A 1988-02-23 1988-02-23 Цифровой преобразователь координат SU1536375A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884415268A SU1536375A1 (ru) 1988-02-23 1988-02-23 Цифровой преобразователь координат

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884415268A SU1536375A1 (ru) 1988-02-23 1988-02-23 Цифровой преобразователь координат

Publications (1)

Publication Number Publication Date
SU1536375A1 true SU1536375A1 (ru) 1990-01-15

Family

ID=21370753

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884415268A SU1536375A1 (ru) 1988-02-23 1988-02-23 Цифровой преобразователь координат

Country Status (1)

Country Link
SU (1) SU1536375A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1314337, кл. G 06 F 7/548, 1987. Авторское свидетедьство СССР № 748418, кл. G 06 F 7/548, 1978. *

Similar Documents

Publication Publication Date Title
US5218564A (en) Layout efficient 32-bit shifter/register with 16-bit interface
Taylor A VLSI residue arithmetic multiplier
EP0656584B1 (en) Conditional memory store from a register pair
US2936116A (en) Electronic digital computer
US5363322A (en) Data processor with an integer multiplication function on a fractional multiplier
SU1536375A1 (ru) Цифровой преобразователь координат
US5675527A (en) Multiplication device and sum of products calculation device
GB1061545A (en) Arithmetic section
JPH0346024A (ja) 浮動小数点演算器
RU2066067C1 (ru) Центральный процессор для многопроцессорной вычислительной системы
SU763892A1 (ru) Арифметическое устройство
Dawid et al. High speed bit-level pipelined architectures for redundant CORDIC implementation
SU1640686A1 (ru) Устройство дл вычислени скал рного произведени нормированных векторов
SU1591037A1 (ru) Арифметическое устройство для процессора быстрого преобразования фурье
SU1259259A1 (ru) Устройство дл вычислени модул комплексного числа
SU1661760A1 (ru) Устройство дл вычислени функции арктангенса
SU1589270A1 (ru) Устройство дл суммировани двух чисел с плавающей зап той
SU1756885A1 (ru) Устройство дл делени
Putrino et al. Resolution of branching with prediction
RU2020757C1 (ru) Устройство для вычисления квадратических остатков по модулю
Jyoti Singh et al. Study of Area-delay and Energy Efficient Multi-operand Binary Tree Adder
SU1612294A1 (ru) Устройство дл вычислени обратной величины
RU2006911C1 (ru) Логический процессор
SU796844A1 (ru) Арифметическое устройство
JPH01266668A (ja) 情報処理装置