SU1589270A1 - Устройство дл суммировани двух чисел с плавающей зап той - Google Patents
Устройство дл суммировани двух чисел с плавающей зап той Download PDFInfo
- Publication number
- SU1589270A1 SU1589270A1 SU884609228A SU4609228A SU1589270A1 SU 1589270 A1 SU1589270 A1 SU 1589270A1 SU 884609228 A SU884609228 A SU 884609228A SU 4609228 A SU4609228 A SU 4609228A SU 1589270 A1 SU1589270 A1 SU 1589270A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- mantissa
- output
- order
- switches
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике, может быть использовано при реализации арифметических устройств электронных вычислительных машин с плавающей зап той. Цель изобретени - упрощение устройства. Предложенное устройство содержит два регистра, вычитатель пор дков, сдвигатель, сумматор мантисс, блок нормализации, два коммутатора пор дков и два коммутатора мантисс. 1 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано при построении арифметических устройств вычислительных машин с плавающей зап той.
.Целью изобретени вл етс упрощение устройства дл суммировани двух чисел с плавающей зап той.
На чертеже представлена схема устройства дл суммировани двух чисел с плавающей зап той.
Устройство дл суммировани двух чисел с плавающей зап той содержит регистры 1 и 2, вычитатель 3 пор дков , сдвигатель 4, сумматор 5 мантисс, блок 6 нормализации, коммутаторы 7 и 8 пор дков, коммутаторы 9 и 10 мантиссы , входы П и 12 слагаемых устройства , тактовые входы 13 и 14 устройства , выход 15 суммы устройства.
Устройство дл суммировани двух чисел с плавающей зап той работает следующим образом.
Вначале определ етс разность пор дков . Дл этого с выхода регистра 1 пор док X первого слагаемого подаетс на первый вход вычитател 3 пор дков , с выхода регистра 2 пор док Y второго слагаемого- подаетс на второй вход вычитател 3 пор дков. В вычита- теле 3 пор дков определ етс разность пор дков X-Y в обратном коде. При этом, если X Y (в этом случае запись разности пор дков в обратном.коде совпадает с записью разности пор дков с пр мом коде), то на выходе переноса вычитател 3 пор дков будет единичный сигнал и в блок 6 нормализации через коммутатор 7 поступает больший пор док X. При этом мантисса В второго слагаемого через коммутатор 9 поступает на информационный вход сдвига- тел 4, мантисса А слагаемого через коммутатор 10 поступает на вход второго слагаемого сумматора 5 мантисс, а разность X-Y с выхода вычитател 1
i
(Л
с
ел
IN9
пор дков через коммутатор 8 без измерени поступает на вход второго сдви- |га сдвигател 4. В сдвигателе 4 о,су- цествл етс сдвиг мантиссы В второго слагаемого на величину разности пор дков X-Y, после чего сдвинута мантисса В второго слагаемого поступает на вход первого слагаемого сумматора 5 мантисс. Мантисса А первого слагав- мого поступает на вход второго слагаемого сумматора 5 мантисс без сдви- |га. Далее сдвинута мантисса В второ- |г6 слагаемого и несдвинута мантисса А первого слагаемого складаваютс в сумматоре 5 мантисс. С выхода сумма тора 5 мантисс и коммутатора 7 мантисса и пор док результата поступают в (Блок 6 нормализации, в котором резуль ат.корректируетс и передаетс на Ьыход 15 устройства.
В случае, если , то на выходе fiepeHoca вычитател 3 пор дков - нулевой сигнал и в блок 6 нормализации Через коммутатор 7 поступает пор док Y. При этом мантисса А первого слагаемого через коммутатор, 9 поступает на информационный вход сдвигател 4, мантисса В второго слагаемого через ком- Мутатрр 10 - на вход второго слагаемого сумматора 5i мантисс, а разность X-Y пор дков поступает в коммутатор 8, где инвертируетс . Инверсное значение разности X-Y поступает на вход кода сдвига сдвигател 4. В сдвигателе 4 осзлцествл етс сдвиг мантиссы А первого слагаемого на величину модул разности пор дков X-Y, после Чего сдвинута мантисса А первого слагаемого поступает на вход первого слагаемого сумматора 5 мантисс, Мантисса В второго слагаемого посту- пает на вход второго слагаемого сумматора 5 мантисс без сдвига. Далее сдвинута мантисса А первого слагаемого и несдвинута мантисса В второго слагаемого складываютс в сумматоре 5 мантисс. С выхода сумматора
5мантисс и коммутатора 7 мантисса и пор док результата поступают в блок
6нормализации, в котором результат корректируетс , нормализуетс и передаетс на выход 15 устройства.
5 0
5
0
5
Claims (1)
- Формула изобретениУстройство дл суммировани двух чисел с плавающей зап той, содержащее два регистра, сдвигатель, сумматор мантисс, вычитатель пор дков, два коммутатора пор дков, блок нормализации , причем выходы первого и второго слагаемых устройства соединены с информационными входами соответствующих регистров, управл ющие В2{оды которых подключены к первому и второму тактовым входам устройства , выход разр дов пор дка первого регистра соединен с входом уменьшаемого вычитател пор дков и с первым информационным входом первого коммутатора пор дков, второй инфор- мационньш вход которого подключен к выходам разр дов пор дка второго регистра и к входу вычитаемого вычитател пор дков, выход переноса кото.рого соединен с управл ющими входами соответственно первого и второго коммутаторов пор дков, выход первого коммутатора пор дка соединен с входом пор дка блока нормализации , вход мантиссы которого соединен с выходом сумматора мантисс, вход первого слагаемого сумматора мантисс соединен с выходом сдвигател , вход кода сдвига которого соединен с выходом второго коммутатора пор дка, информационный вход которого соединен с вь1ходом разности вычитател пор дков, выход блока нормализации вл етс выходом результата устройства, о тличающе- е с тем, что, с целью упрощени устройства, оно содержит первый и второй коммутаторы мантиссы, причем выходы разр дов мантиссы первого регистра соединены соответственно с первыми информационными входами пер- вого и второго коммутаторов мантиссы , выходы разр дов мантиссы второго регистра соединены соответственно с вторыми информационными входами первого и второго коммутаторов мантиссы , выход переноса вычитател пор дков соединен с управл ющими входами первого и второго коммутаторов мантиссы , выходы которых соединены соответственно с информационным входом сдвигател и входом второго слагаемого сумматора мантисс.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884609228A SU1589270A1 (ru) | 1988-11-23 | 1988-11-23 | Устройство дл суммировани двух чисел с плавающей зап той |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884609228A SU1589270A1 (ru) | 1988-11-23 | 1988-11-23 | Устройство дл суммировани двух чисел с плавающей зап той |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1589270A1 true SU1589270A1 (ru) | 1990-08-30 |
Family
ID=21411059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884609228A SU1589270A1 (ru) | 1988-11-23 | 1988-11-23 | Устройство дл суммировани двух чисел с плавающей зап той |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1589270A1 (ru) |
-
1988
- 1988-11-23 SU SU884609228A patent/SU1589270A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1259248, кл. G 06 F 7/38, 1964. Авторское свидетельство СССР № 1290300, кл. G 06 F 7/50, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0136834A2 (en) | A digital circuit performing an arithmetic operation with an overflow | |
KR950020084A (ko) | 결과 정규화기, 데이타 프로세서 및 결과를 정규화하는 방법 | |
JPH04290122A (ja) | 数値表現変換装置 | |
SU1589270A1 (ru) | Устройство дл суммировани двух чисел с плавающей зап той | |
JPH0346024A (ja) | 浮動小数点演算器 | |
SU763892A1 (ru) | Арифметическое устройство | |
SU1290300A1 (ru) | Устройство дл суммировани двух чисел с плавающей зап той | |
SU1238064A1 (ru) | Устройство дл извлечени квадратного корн | |
SU1501052A1 (ru) | Устройство дл вычислени функции Х= @ А @ +В @ | |
SU1564617A2 (ru) | Устройство дл извлечени квадратного корн | |
SU1483450A1 (ru) | Устройство дл сложени и вычитани чисел по модулю | |
SU1363192A1 (ru) | Суммирующе-вычитающее устройство | |
SU1413624A1 (ru) | Арифметическое устройство с переменной длиной операндов | |
SU1383342A1 (ru) | Устройство дл сложени и вычитани чисел с плавающей зап той | |
SU1411741A1 (ru) | Устройство дл умножени чисел в модул рной системе счислени с плавающей зап той | |
SU1221650A1 (ru) | Устройство дл определени экстремумов функций | |
SU1589268A1 (ru) | Устройство дл выполнени операций над нечеткими переменными | |
SU1517024A1 (ru) | Вычислительное устройство | |
SU1405049A1 (ru) | Устройство дл суммировани двух чисел с плавающей зап той | |
RU2231823C2 (ru) | Устройство для контроля позиционных сумматоров по модулю | |
SU1425656A1 (ru) | Арифметическое устройство | |
SU1522197A1 (ru) | Устройство дл вычислени косинуса числа | |
SU1019441A1 (ru) | Двоично-дес тичный сумматор | |
SU1049920A1 (ru) | Устройство дл вычислени коэффициентов-фурье | |
SU1273918A1 (ru) | Устройство дл сложени - вычитани |