SU1517024A1 - Вычислительное устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при реализации арифметических устройств в электронных цифровых вычислительных машинах и цифровых измерительных приборах. Цель изобретени  - расширение функциональных возможностей за счет обеспечени  дополнительно к операции алгебраического суммировани  операции алгебраического вычитани . Устройство содержит сумматор 1, два блока 3, 5 инвертировани , элемент И 7, два элемента ЗАПРЕТ 9, 10 и четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11-14. Устройство выполн ет операции сложени  и вычитани  чисел с разными знаками, представленных пр мыми кодами, и формирует результат в пр мом коде. 1 ил.

Description

1

По

(Л

Изобретение относитс  к вычислительной техШ1ке и может-быть использовано при реализации арифметических устройств в электронных цифровых вычисли тельных машинах и цифровых измерительных приборах.

Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет обеспечеш1  допол- нительно к операции алгебраического суммировани  операции алгебраического вычитани .

На чертеже представлена блок-схема вычислительного -устройства.

Устройство содержит сумматор 1, вход 2 первого операнда, блок 3 инвертировани , вход 4 второго операнда , блок 5 инвертировани , выход 6 результата, элемент И 7, выход 8 приз нака переполнени , элементы ЗАШ ЕТ 9 и 10, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 11-14, вход 15 знака первого операвда вход 16 знака второго операнда, вход 17 управлеш1  режимом и выход 18 зпа- ка результата.

Устройство работает следующим образом ,

Код первого операнда А по входу 2 поступает на первый вход суммато- ра 1. Код второго операнда В поступает по входу 4 на информационный вход блока 3 пнвертировани , Знаки (Зн, А и Зн, З)операндов по входам 15 и 16 соответственно поступают на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12. При этом, если на выходе 17 есть нулевой сигнал то устройство выполн ет операцию алгебраического сложени , а если на входе 17 есть единичный сигнал, то уст- ройство выполн ет операцию алгебраиче чого БЬ :Чита1ш  ,

Пусть на входе 17 присутствует ну- сигнал, означающий, что устройство выполн ет операцию алгебраическо го сложетш. При одинаковых Зн.А и Зл, j па входах элемента ИСКЛЮЧАЮЩЕЕ ИЛ.И 12 о; ноБременно присутствуют два логнчсск 1х О (что соответствует пол Ж1П ег1ь;;ь м знакам) или две логические 1 (что соответствует отрицательным знакам), В этом случае на выходе элемента ИCKЛЮЧ :OЩEE А-ШИ 12 присутствует логической о, который поступает на псрБглй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

11, на втором входе которого также логический О с входа 17. Следовательно , ,а пыходе элемента ИСКЛ10ЧАЮ111ЕЕ ИЛИ 11 - логический О, который поступает

j

о 5

п Q

-

5

5

на управл ющий вход блока 3 инвертиро - вани , Поэтому код второго операнда не инвертируетс . Логический О с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 поступает также на вход элемента И 7, на выходе которого формируетс  логический О. С выхода элемента И 7 логический О поступает на вход переноса сумматора .1 и на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14. При этом на выходе 18 Зн.С результата устройства повтор ет значение на входе 16 Зн.В, так как на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 поступают соответственно логической О с входа 17 и логический О или логическа  1 с входа 16 Зн.В. Следовательно, Зн..В.

Логический О с выхода элемента ИСКЛЮЧАЮЩЕЕ или ll поступает на инверсный вход элемента ЗАПРЕТ 9 и разрешает прохождение сигнала с выхода нереноса сумматора 1 на выход 8. В этом случае выход 8 может быть использован дл  отображени  (п+1)-гО разр да при суммировании п-разр дных двоичных чисел, что исключает вьщачу неправильного результата при сложении.

Кроме этого, логический О с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1I поступает на пр мой вход элемента ЗАПРЕТ 10, вследствие чего на его выходе формируетс  логический О, который поступает на управл ющий вход блока 5 инвертировани  и запрещает инвертирование результата суммиро вани ,

Таким образом, в случае выполнени  операции алгебраического суммированн  при совпадении знаков слагаемых код результата С представл ет собой сумму пр мых кодов операндов к и В. Значение на выходе 18 повтор ет значение на выходе 16,

При Зн..В

(+А) + (+В) + (А+В);

(-А) + (-В) - (А+В).

При разных Зн.А и Зн.В на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 присутствуют противоположные сигналы, что вызывает по вле1те на его выходе логической 1. Эта логическа  1 поступает на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11, на втором входе которого есть логический О с входа 17. При этом на выходе элемента ИСКЛЮЧАЩЕЕ ИЛИ 11 формируетс  логическа  1, котора  поступает на управл ющий вход блока 3 инвертировани . Поэтому на второй вход сумматора 1 поступает инвертированный код операнда В, Если , то на выходе переноса сумматора 1 формируетс  сигнал в виде логической 1, Этот сигнал поступает на первый вход элемента И 7, пр мой вход элемента ЗАПРЕТ 9 и инверсный вход элемента ЗАПРЕТ 10, При этом логическа  I, котора  поступает на инверсный вход элемента ЗАПРЕТ 9 с выхода элемента ИСКЛЮЧАЮЩЕЕ Ш1И 11, запрещает прохождение сигнала на выход 8 признака переполнени . В это же врем  на второй вход элемента И 7 поступает логическа  1 с выхода элемента ИСКЛЮЧАЮЩЕЕ ШШ 11, котора  разрешает прохождение логической 1 на выход элемента И 7 и далее на вход переноса сумматора I, Таким образом , на первый вход сумматора 1 поступает пр мой код операнда А, на второй вход - инверсный код операнда В.

на вход переноса - логическа  1. На выходе сумматора 1 формируетс  разность операндов А и В в пр мом коде. Присутствие логической I на инверсном входе элемента ЗАПРЕТ 10 вызывает по ление логического О на его выходе, который поступает на управл ющий вход блока 5 инвертировани  ,зо Зн,.В есть Зн,.В и В этом случае пр мой код разности one- (-А) +(-ьВ) - (А-5) + (З-А

мируетс  инверсный код разности о рандов А и В,

Логический О с выхода перено сумматора 1 поступает на первый в элемента И 7, пр мой вход элемент ЗАПРЕТ 9 и инверсный вход элемент ПРЕТ 10. В резулвтате этого на вы де 8 будет логический О, а на вы

Q де элемента И 7, а следовательно, на входе переноса сумматора 1 та будет логический О. При наличии гической 1 с выхода элемента ИС ЧАЮЩЕЕ ИЛИ I 1 на пр мом входе элемент

)5 ПРЕТ 10 на его выходе формируетс  ло ка  1, котора  поступает на упра л ющий вход блока 5 инвертировани  При этом инверсный код разности о рандов инвертируетс  блоком 5 инв

20 тировани  и на выходе 6 по вл етс  пр мой код разности операндов.

Присутствие логического О на первом входе элемента ИСКЛЮЧАЮЩЕЕ 14 вызывает повторение сигнала с

25 хода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13, торый повтор ет сигнал с выхода 1 так как на первом его входе прису ствует логический О с входа 17. Таким образом, при 1А I IBI и

о Зн,.В есть Зн,.В и (-А) +(-ьВ) - (А-5) + (З-А

мируетс  инверсный код разности операндов А и В,

Логический О с выхода переноса сумматора 1 поступает на первый вход элемента И 7, пр мой вход элемента ЗАПРЕТ 9 и инверсный вход элемента ЗАПРЕТ 10. В резулвтате этого на выходе 8 будет логический О, а на выхоQ де элемента И 7, а следовательно, и на входе переноса сумматора 1 также будет логический О. При наличии логической 1 с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ I 1 на пр мом входе элемента ЗА5 ПРЕТ 10 на его выходе формируетс  логическа  1, котора  поступает на управл ющий вход блока 5 инвертировани . При этом инверсный код разности операндов инвертируетс  блоком 5 инвер0 тировани  и на выходе 6 по вл етс  пр мой код разности операндов.

Присутствие логического О на первом входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14 вызывает повторение сигнала с вы5 хода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13, который повтор ет сигнал с выхода 16, так как на первом его входе присутствует логический О с входа 17. Таким образом, при 1А I IBI и

рандов А и В поступает с выхода сумматора 1 на выход 6 результата устройства ,

Знак результата устройства определ етс  состо нием сигналов на входах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 14 .и 13 На первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14 с выхода элемента И 7 поступает логическа  1, На второй вход этого элемента поступает сигнал с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13, который повтор ет сигнал на входе 16, так как на втором входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 присутствует логический О с выхода 17, Присутствие логической 1 на первом входе элемента ИСКШОЧАЮЩЕЕ ИЛИ 14 выэывает инверсию сигнала с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13. Таким образом, на выходе 18 формируетс  инверси  сигнала с входа 16.

При одинаковых Зн,Л м Зн,В на вхо дах элемента ИСКШОЧАЮЩЕЕ ЯГО 12 присутствуют одновременно два логических О или две логические 1. На выходе элемента ИСКЛЮЧАЮЩЕЕ ;ШИ 12 - логичес кий О, который поступает на первый вход элемента ИСКЛЮЧАИДЕЕ ИЛИ 1 1 , на втором входе которого есть логическа  1 с входа 17 устройстиа. Тогда на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 - логическа  1, котора  поступает на управл ющий вход блока 3 инвертировани , вследствие чего код второго операнда В инвертируетс . Логическа  1 с выхода элемента ИСКЛЮЧАЮЩЕЕ И.ЛИ 1 1 поступает на инверсный вход элемента , ЗАПРЕТ 9, поэтому на выходе 8 - логн55

Следовательно, при |А 1 1В I и Зн.А УЗн.В

(-А) -I- ( В) - (А-в) ;

( А) (-В) - (А-В) . Если |А I 1В|, то на выходе перено- мент И 7 и поступает на вход переноса са сумматора 1 присутствует логический О, а на выходе сумматора 1 форческий О. Если lAl 5|В1, то на вы- ходеЪереноса сумматора 1 форм-ируетс  ло гическа  1, котора  проходит через эле

сумматора 1. При этом на выходе сумма тора 1 будет пр мой код разногти one

(+А) + (-В) + (А-3) - (В-А), Пусть на входе 17 присутствует единичный сигнал, означающий, что устройство выполн ет операцию алгебраического вычитани ,

При одинаковых Зн,Л м Зн,В на входах элемента ИСКШОЧАЮЩЕЕ ЯГО 12 присутствуют одновременно два логических О или две логические 1. На выходе элемента ИСКЛЮЧАЮЩЕЕ ;ШИ 12 - логический О, который поступает на первый вход элемента ИСКЛЮЧАИДЕЕ ИЛИ 1 1 , на втором входе которого есть логическа  1 с входа 17 устройстиа. Тогда на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 - логическа  1, котора  поступает на управл ющий вход блока 3 инвертировани , вследствие чего код второго операнда В инвертируетс . Логическа  1 с выхода элемента ИСКЛЮЧАЮЩЕЕ И.ЛИ 1 1 поступает на инверсный вход элемента , ЗАПРЕТ 9, поэтому на выходе 8 - логн

55

- мент И 7 и поступает на вход переноса

ческий О. Если lAl 5|В1, то на вы- ходеЪереноса сумматора 1 форм-ируетс  логическа  1, котора  проходит через элеент И 7 и поступает на вход переноса

сумматора 1. При этом на выходе сумматора 1 будет пр мой код разногти oneран}т ,ов А и В, В это же врем  на инверсном входе элемента ЗАПРЕТ 10 присутствует логическа  1 с выхода переноса сумматора 1, вследствие чего на его выходе будет логический О, Этот ло- гический О поступает на управл ющий вход блока 5 инвертировани , который обеспечивает пр мой код разности операндов А и В на выходе 6, Знак резуль-,,. тата устройства при этом определ етс  состо нием сигналов на входах элемент тов ИСКПЮ ШОЩЕЕ Ш1И 14 и 13. На первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14 поступает логическа  1 с выхода элеменр та И 7, а на второй вход поступает сиг-. нап 13,

с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ т.е. инверси  значе1П1Я За,В, так

как на первом входе элемента ИСКИЮЧА- ИЛИ 13 присутствует логическа  1 с входа 17, Присутствие логичес- KOii I на первом входе элемента ИС- iiJi 0 -L iOUlEE lUlli 14 вызывает инверсию сиг- iinjia с выхода элемента ИСКЛЮЧАЮЩЕЕ ;ПИ 13, т.е. Зн..В.

Поэтому при I А I I 3 I и Зн.А Зн.В

-(+В) + (А-В);

-(-В) - - (А-В).

/ . I 13 на выходе сумматора ;  инверсный код разности one А и В, а на выходе переноса сумформируетс  сигнал логическо Этот сигнал поступает на пер- j;ai вход элемента И 7 и инверсный вхо элг-мента ЗАПРЕТ 10, На пр мом входе элемента ЗАШ ЕТ 10 присутствует логи чосч а  1 с выхода элемента ИСЮ1ЮЧА- . ;Uin 11, Б результате на В1.ходе I lCMCHTa ЗАП1 ЕТ 10 формируетс  логиче к.1 1, котора  при поступлении на ули.ч вл ющий вход блока 5 инвертирует Л:::-:од::ой код сумматора , В результа- ;-е на нмходе 6 будет пр мой код раз- операндов ч и В, Логический О с uLixii;ja элемента tl 7 по I l. ii ;jxo;i элемента

iia jjiopoM входе которого присутствует ....-т.-г- ргное значение Зн. В, поступающе- - п.. 16. В этом случае на выхо- ;;.- 18 - инверсное значе1П1е знака вто- Р-ПЧ) О17еранда, поступающего на вход b, т.е. Зн,,В, Следовательно, при л I V Г: I и Зн., В,

(+А) .- (+В) - (А) - (В-А);

(-Л) - (-В) + (А-В) (В-А).

гунает на пе ИСКЛЮЧА10ЩЕЕ ШИ 14,

При различных Зн.А и Зн.В на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 фор- t--:ipye-i c логическа  1, на выходе лемеита ИС:;Ш;ОЧ.10ЩЕЕ ИЛИ 1 1 - логический , который поступает на управл ющий вход блока 3 инвертировани  В этом случае на второй вход сумматора 1 поступает пр мой код операнда В и на выходе сумматора I будет код суммы операндов А и В и сигнал с выхода переноса сумматора I, При этом на инверсном входе элемента ЗАПРЕТ 9 есть логический О, который разрешает прохождение сигнала с выхода переноса сумматора 1 на выход 8, Вместе с тем логический О с выхода элемента ИС- КЛЮЧАЩЕЕ ИЛИ 1 1 запрещает прохождение сигнала с выхода переноса сумматора 1 через элемент И 7 и формирует на его выходе логической О, который

поступает на вход переноса сумматора 1 и на первый вход элемента ЯС1ШЮЧАЩЕЕ ИШ- 14.

Наличие логического О на пр мом входе элемента ЗАПРЕТ 10 с выхода элемента ИС1ШЮЧА10ЩЕЕ ИЛИ 1 1 вызывает наличие логического О на его выходе и управл ющем входе блока 5 инвертировани , В результате этого на выходе 6 будет пр мой код суммы операндов А и В. Наличие логическогб О на первом входе элемента ИСКЛЮЧАЩЕЕ ИЛИ 14 повтор ет на его выходе сигнал, присутствующий на втором его входе, т.е. инверсное значение знака второго операнда на входе 16, так как Зн.С Зн,В, Поэтому при Зн.,В

35

-

0

-

0

5

(+А) - (-В) + (А+В)}

(-А) - (+В) - (А+В).

При подаче на вход 16 инверсного значени  Зн.В второго операнп,а это устройство вьнюлн ет операцию вычитани  чисел с различными знаками в случае подачи на вход 17 логического О и операдию сложени  чисел с различными знаками в случае подачи на вход , 17 логической 1 ,

Claims (1)

1. Формула изобретени 

   Вычислительное устройство, содержащее сумматор, два блока инвертировани , элемент И, первый, второй элементы ЗАПРЕТ, первый и второй элементы ИСКЛЮЧАЩЕЕ Лт, причем первый информационный вход сумматора соединен с входом первого операнда устройства , второй информационный вход сумматора соединен с выход()м первого блока инвертировани , информационный вход которого подключен к входу второго операнда устрс йстил, пг рвый и

   второй входы первого элемента ИСКЛЮЧАЮЩЕЕ 41ПИ соединены соответственно с входами знаков первого и второго операндов устройства, выход суммы суматора соединен с информационным входом второго блока инвертировани , выход которого соединен с выходом результата устройства, выход переноса сумматора соединен с первым входом элемента И, с пр мым входом первого элемента ЗАПРЕТ и с инверсным входом второго элемента ЗАПРЕТ, выход первого элемента ЗАПРЕТ соединен с выходом признака переполнени  устройства, выход элемента И подключен к входу переноса сумматора, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом знака результата устройства, выход второго элемента ЗАПРЕТ соединен с управл ющим входом второго блока инвертировани , управл ющий вход первого блока инвертировани  соединен с инверсным входом первого элемента ЗАПРЕТ, вторым входом элемента И и пр мым входом второго элемента ЗАПРЕТ, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет обеспечени  дополнительно к операции алгебраического суммировани  операции алгебраического вычитани , в него введены третий

   0 и четвертый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы которых соединены с входом управлени  режимом устройства, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входом третье5 го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с вторым входом элемента И, выход которого соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ШШ, второй вход которого

   0 соединен с выходом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с вторым входом первого элемента ИСКЛЮЧАЮЦЕЕ ИЛИ.