SU1599857A1

SU1599857A1 - Устройство дл сложени и вычитани чисел по модулю

Info

Publication number: SU1599857A1
Application number: SU884470192A
Authority: SU
Inventors: Валерий Иванович Глушков; Виктор Иванович Долгов; Виктор Анатольевич Краснобаев; Ирина Викторовна Кононова; Анатолий Иванович Сахно
Original assignee: Предприятие П/Я Г-4190
Priority date: 1988-08-02
Filing date: 1988-08-02
Publication date: 1990-10-15

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах и устройствах, функционирующих в системе остаточных классов. Целью изобретени вл етс сокращение аппаратурных затрат. Устройство дл сложени и вычитани чисел по модулю содержит первый информационный вход 1 устройства, вход 2 задани сложени устройства, дешифратор 3, кольцевой регистр 4 сдвига, блок 5 элементов И, шифратор 6, вход 7 задани вычитани устройства, выход 8 устройства, второй информационный вход 9 устройства, элемент 10 запрета, вычитатель 11 по модулю, вход 12 задани модул устройства, блоки 13 и 14 элементов И, блок 15 элементов ИЛИ, приемный регистр 16, схему 17 сравнени , счетчик 18, тактовый вход 19 устройства. 1 ил.

Description

1

н&-- h- 4ib

СП

со со

OG

сл

к

л

W

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах и устройствах , функционирукщих в системе остаточных классов (СОК).

Целью изобретени вл етс сокращение аппаратурных затрат,

На чертеже представлена схема устройства дл сложени и вычитани чисел по модулю.

Устройство содержит первьй информационный вход 1 устройства, вход 2 задани сложени устройства, дешифратор 3, кольцевой регистр 4 сдвига , первый блок 5 элементов И, .шифратор 6, вход 7 задани вычитани устройства, выход 8 устройства, второй информационный вход 9 устройства , элемент 10 запрета, вычитатель 11.no модулю, вход 12 задани модул устройства, второй и третий блоки 13 и 14 элементов И, блок 15 элементов ИЛИ, приемный регистр 16, схему

17сравнени , счетчик 18, тактовый вход 19 устройства.

Дешифратор 3 служит дл преобразовани первого операнда А из двоичного кода в унитарный, шифратор 6 - дл преобразовани унитарного выходного кода регистра 4 в двоичный код результата операции.

Устройство работает следующим об разом.

На первый вход 1 подаетс операнд А, а на второй вход 9 - операнд В, С выхода дешифратора 3 операнд А в унитарном коде поступает на А-й двоичный разр д регистра- 4, записыва единицу в данном разр де (исходное состо ние разр дов регистра 4 -нулевое). Второй операнд В поступает на вход вычитаемого вычита- тел 11. В зависимости от типа реализуемой операции операнд В (операци сложени ) или операнд m - В (операци вычитани , га - значение модул ) через блок 15 элементов ИЛИ поступает на вход регистра 16. С началом работы импульсы с входа 19 через открытый элемент 10 запрета поступают на вход счетчика 18 и на вхо разрешени сдвига регистра 4, сдвига исходное содержимое его на В (либо В) двоичных разр дов в положительном (против часовой стрелки) направлении. При наличии в счетчике

18значени В (либо В) выходной сигнал схемы 17 сравнени закрывает

элемент 10 запрета, прекраща пода- чу импульсов на счетчик 18 и регистр 4, и открывает блок 5 элементов И. Далее содержимое регистра 4 (полученный код) через открытые элементы И бАока 5 поступает на вход шифратора 6, с выхода .которого значение результата операции в двоичном коде поступает на выход 8 устройства.

Рассмотрим пример конкретной реализации модульных операций дл . Исходное состо ние регистра 4 следующее :

С

.0- -0±3

Пусть А 3, В 4, Необходимо определить (А + B)raod 5.

Первый операнд А 011 заноситс на вход 1. Второй операнд В 100 заноситс на вход 9 и далее через открытый (присутствует сигнал входа 2) блок 13 элементов И, через блок 15 элементов ШШ поступает в регистр 16. С третьего выхода дешифратора 3 сигнал переводит третий двоичный разр д (разр ды регистра 4 нумеруютс с нулевого, до (m-l)-ro справа налево ) в единичное состо ние. Содержимое регистра 4 будет иметь следующий вид

Г°1

1

О

П

с входа 19 импульсы через открытый элемент 10 запрета поступают на вход счетчика 18 и на вход разрешени сдвига регистра 4, сдвига в положительном направлении исходное содержимое регистра 4 на четыре двоичных разр да. В этом случае содержимое регистра 4 будет иметь следующий вид:

Г

0о -1--о- о

Claims

Когда в счетчике 18 будет находить- с величина В 100, схема 17 сравнени вьщает сигнал Равенство, кото- рь1й закрывает элемент 10 запрета и открывает блок 5 элементов И, через который код 00100 с выхода разр дов регистра 4 поступает на вход шифратора 6, с выхода которого значение 010 поступает на выход 8. Формула изобретени

Устройство дл сложени -и вычитани чисел по модулю, содержащее дешифратор , кольцевой регистр сдвига, первый, второй и Чретий блоки элементов И, шифратор, элемент запрета, вычитатель по модулю, блок элементов ШШ, приемный регистр, схему сравнени и счетчик, причем первый информационный вход устройства соединен с входом дешифратора, выходы мпадших разр дов кольцевого регистра сдвига соединены с входами соответствующих разр дов первого входа первого блока элементов И, второй вход которого соединен с управл ющим входом элемента запрета и с выходом схемы сравнени , первый и второй которой соединены соответственно с выходами приемного регистра и счетчика, вход которого соединен с выходом элемента запрета, информационш 1й вход кото- 20входом шифратора,, выход которого врого соединен с тактовым .входом уст-л етс выходом устройства, выход

ройства, второй информационный входэлемента запрета соединен с входом

которого соединен с первым входом вто-разрешени сдвига кольцевого регис.трого блока элементов И и с входомра сдвига, выход блока элементов ШШ

вычитаемого вычитател по модулю,вход 25соединен с входом приемного регистуменьшаемого и выход которого соеди- ра.

нены соответственно с входом задани модул устройства и с первым входом третьего блока элементов И, входы задани сложени и вычитани устройства соединены соответственно с вторыми входами второго и третьего блоков элементов И, выходы которых соединены соответственно с первым и

вторым входами, блока элементов ИЛИ, отличающеес тем, что, с целью сокращени аппаратурных затрат , выходы дешифратора соединены с входами соответствующих разр дов

кольцевого регистра сдвига, выходы старших разр дов которого соединены с входами соответствующих разр дов первого входа первого блока элементов И, выход которого соединен с