SU1476469A1 - Устройство дл контрол остаточного кода по модулю три - Google Patents

Устройство дл контрол остаточного кода по модулю три Download PDF

Info

Publication number
SU1476469A1
SU1476469A1 SU874196074A SU4196074A SU1476469A1 SU 1476469 A1 SU1476469 A1 SU 1476469A1 SU 874196074 A SU874196074 A SU 874196074A SU 4196074 A SU4196074 A SU 4196074A SU 1476469 A1 SU1476469 A1 SU 1476469A1
Authority
SU
USSR - Soviet Union
Prior art keywords
modulo
inputs
code
output
elements
Prior art date
Application number
SU874196074A
Other languages
English (en)
Inventor
Александр Валентинович Дрозд
Евгений Леонидович Полин
Владимир Николаевич Лацин
Владимир Сергеевич Волощук
Алла Евгеньевна Малярчук
Original Assignee
Специальное Проектно-Конструкторское Бюро "Дискрет" Одесского Политехнического Института
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Проектно-Конструкторское Бюро "Дискрет" Одесского Политехнического Института filed Critical Специальное Проектно-Конструкторское Бюро "Дискрет" Одесского Политехнического Института
Priority to SU874196074A priority Critical patent/SU1476469A1/ru
Application granted granted Critical
Publication of SU1476469A1 publication Critical patent/SU1476469A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в аппаратуре контрол . Целью изобретени   вл етс  повышение функциональной надежности устройства. Устройство содержит элементы 1.1-1.2 к ИСКЛЮЧАЮЩЕЕ ИЛИ, блок 2 вычислени  младшего разр да остаточного кода по модулю три, информационные входы 3.1-3.2 к, управл ющий вход 4 и выход 5. 2 ил., 1 табл.

Description

&
05 Јъ
0
со
114
Изобретение относитс  к вычислительной технике и может быть использовано в аппаратуре контрол .
Целью изобретени   вл етс  повышение функциональной надежности устройства .
На фиг, 1 приведена схема предлагаемого устройства; на фиг. 2 - схема блока вычислени  младшего разр да остаточного кода по модулю три.
Устройство содержит элементы ИС- КЛЮЧАЮШЕЕ ИЛИ 1.1-1.2К, блок 2 вычислени  младшего разр да остаточного кода по модулю три, информационные входы 3.1-3.2К, управл ющий вход 4 и выход 5 устройства.
Устройство работает следующим образом .
На информационные входы 3 устройства поступают разр ды двоичного контролируемого кода. На управл ющий вход устройства поступает сигнал типа меандр, длительность импульсов которого достаточна дл  распределени  информации с информационных входов 3 на выход 5 устройства. Контролируемый код поддерживаетс  на информационных входах 3 устройства в течение всего периода управл ющего сигнала . На первом полутакте4управл ющий сигнал принимает нулевое значение. При действии этого сигнала элементы 1 пропускают контролируемый код на входы блока 2 без изменений. На втором полутакте управл ющий сигнал принимает единичное значение, при действии которого элементы 1 инвертируют контролируемый код.
Блок 2 вычисл ет функцию f/, первого разр да искомого остатка по модулю три контролируемого кода. Эта функс ци  описана в таблице на фиг. 2. Из
764692
данных таблицы видно, что при четном числе входов блока 2 функци  Eg второго разр да остатка может быть опре- делена как
о
fi(Xl,X2,...,X2K)fi, (XT,X2,..,X2K)
где X ,Х2,. .. ,Х2К и Tl ,Х2,,.. ,Х2К - взаимоинверсные значени 
10
разр дов контролируемого кода .
Таким образом, в первом полутакте на выходе 5 устройства формируетс 
5 значение первого, а во втором полутакте - второго разр да искомого кода остатка по модулю три. Таким образом , выходна  информаци  на выходе 5 устройства представл етс  в последоQ вательной форме.

Claims (1)

  1. Формула изобретени 
    Устройство дл  контрол  остаточ- 5 ного кода по модулю три, содержащее блок вычислени  младшего разр да остаточного кода по модулю три, выход которого  вл етс  выходом устройства, отличающеес  тем, что, с 0 целью повышени  функциональной надежности устройства, в него введены п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, число входов блока вычислени  младшего разр да остаточного кода по модулю три выбрано четным, первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ объединены и  вл ютс  управл ющим входом устройства, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ  вл ютс  соответствующими инфор- 0 мационными входами устройства, выходы соединены с соответствующими входами блока вычислени  младшего разр да остаточного кода по модулю три.
    5
    / Л t J
    S
    /К /Ь Л А АЧ Ф Т4 v
    «
    S
    |
SU874196074A 1987-02-16 1987-02-16 Устройство дл контрол остаточного кода по модулю три SU1476469A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874196074A SU1476469A1 (ru) 1987-02-16 1987-02-16 Устройство дл контрол остаточного кода по модулю три

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874196074A SU1476469A1 (ru) 1987-02-16 1987-02-16 Устройство дл контрол остаточного кода по модулю три

Publications (1)

Publication Number Publication Date
SU1476469A1 true SU1476469A1 (ru) 1989-04-30

Family

ID=21286167

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874196074A SU1476469A1 (ru) 1987-02-16 1987-02-16 Устройство дл контрол остаточного кода по модулю три

Country Status (1)

Country Link
SU (1) SU1476469A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Селлерс Ф. Методы обнаружени ошибок в работе ЭЦВМ. М.: Мир, 1972, с. 92. *

Similar Documents

Publication Publication Date Title
SU1476469A1 (ru) Устройство дл контрол остаточного кода по модулю три
JPS57197961A (en) Conversion system for image data
JPS57112158A (en) Code converting circuit
GB1412156A (en) Pulse amplitude-modulated signal transmission systems
SU1399891A1 (ru) Аппроксиматор дельта-модул тора
SU1180871A1 (ru) Генератор функций Уолша
SU1043639A1 (ru) Одноразр дный двоичный вычитатель
SU1091164A1 (ru) Устройство дл последовательного выделени единиц из двоичного кода
SU1309316A1 (ru) Преобразователь параллельного @ -разр дного кода в последовательный
SU1474853A1 (ru) Устройство преобразовани параллельного кода в последовательный
SU1469503A1 (ru) Устройство дл сложени чисел
SU1125620A1 (ru) Дешифратор двоичного кода
SU1667055A1 (ru) Устройство дл умножени чисел по модулю
SU1679479A1 (ru) Генератор сигналов Фабера - Шаудера
SU1432502A1 (ru) Устройство дл сравнени чисел
SU1471193A1 (ru) Устройство дл контрол оптимальных Р-кодов Фибоначчи
SU1658391A1 (ru) Преобразователь последовательного кода в параллельный
SU750566A1 (ru) Регистр сдвига
SU1580555A1 (ru) След щий аналого-цифровой преобразователь
SU1603360A1 (ru) Генератор систем базисных функций Аристова
SU1492478A1 (ru) След щий аналого-цифровой преобразователь
SU1438005A1 (ru) Преобразователь двоичного кода в позиционно-знаковый код
SU1587637A1 (ru) Преобразователь кода
SU1145425A1 (ru) Устройство дл управлени широтно-импульсным преобразователем
SU1501019A2 (ru) Генератор функций Уолша