SU1451690A1 - Устройство дл сложени и вычитани чисел по модулю @ - Google Patents
Устройство дл сложени и вычитани чисел по модулю @ Download PDFInfo
- Publication number
- SU1451690A1 SU1451690A1 SU874254593A SU4254593A SU1451690A1 SU 1451690 A1 SU1451690 A1 SU 1451690A1 SU 874254593 A SU874254593 A SU 874254593A SU 4254593 A SU4254593 A SU 4254593A SU 1451690 A1 SU1451690 A1 SU 1451690A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- register
- inputs
- elements
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
Abstract
Изобретение относитс к области автоматики, вычислительной техники и может быть использовано в системах и устройствах, функционирующих в системе остаточных классов. Целью изобретени вл етс повывение быстродействи устройства. Цель достигаетс за счет введени в устройство двух коммутаторов, двух групп элементов И, шифратора и двух элементов ИЛИ, Это дает возможность уменьшить число сдвигов в кольцевом регистре при выполнении операций, что уменьшает врем выполнени операции. 2 ил.,2 табл.
Description
4i СЛ
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах и устройствах , функционирующих в системе остаточных классов.
Цель изобретени - повышение бысродействи .устройства.
На чертеже -представлена структур . на схема устройства дл сложени и вычитани чисел по модулю т.
Устройство содержит информационные входы 1 и 2, входные регистры 3 и 4, дешифратор 5, группы элементов И 6 и 7, элемент ИЛИ 8, выходной ре- гистр 9, выход 10, кольцевой регистр 11, вход 12 запуска, генератор 13 импульсов, элементы И 14-17, суммирующий счетчик 18, схему 19 сравнени , приемный регистр 20, шифратор 21, группу 22 элементов ИЛИ, коммутаторы 23 и 24, дешифратор 25, группы элементов И 26 и 27, управл ющие входы 28 и 29 сложени и вычитани , а также элементы ИЛИ 30 и 31.
Коммутаторы 23 и 24 представл ют собой набор элементов И, узлам которых присвоены значени количества сдвигов содержимого регистра 11 с учетом направлени сдвига. Элементы И, которым присвоено одинаковое числовое значение, объедин ютс общей зыхопной шиной. В общем случае каж дый коммутатор содержит две группы ио m входов в каждой, группу из m выходов, а также два управл к цих вы- хода, соответствующих сдвигу кольцевого регис -ра влево ( Ч) и вправо (-). К этим выходам подключены выходы элементов И, которым присвоены знаки направлени сдвига + и -.
Устройство работает следующим образом .
Первый А и второй В операнды занос тс по входам 1 и2 в соответствующие первый 3 и второй 4 вх,рдные регистры, с выходов которых операнды поступают на соответствующие дешифраторы 5 и 25.
С выхода дешифратора 5 значение операнда А в унитарном коде посту- пает на первый вход соответствующего элемента И 6 и на вход первых групп входов коммутаторов 23 и 24. С выхода дешифратора 25 значение
операнда В в унитарном коде поступа- ет на соответствующий вход вторых групп входов коммутаторов 23 и 24. При выполнении операции модульного сложени присутствует сигнал на
,
5 0 5
5 0
5
0
0
входе 28, а при выполнении модульного вычитани - сигнал на входе 29. В этом случае выходной сигнал одного из коммутаторов 23 и 24, соответствующий количеству сдвигов регистра 11, в унитарном коде через соответствующий элемент И 26 или элемент И 27 и соответствующий элемент .ИЛИ группы 22 поступает на вход шифратора 21, с выхода которого числовое значение необходимого количества сдвигов в двоичном коде-заноситс в регистр 20. В зависимости от направлени сдвига содержимого регистра 11 (в зависимости от знака) на одном из управл ющих выходов коммутатора 23 или 24 сигнал, соответствующий признаку положительного (отрицателы ного) сдвига через элемент ИЛИ 31 (32) открывает элемент И 16 (17). Сигнал на входе 12 запускает генератор 13, выходные импульсы которого через открытый элемент И 14 поступают на один из открытых элементов И 16 и 17, сдвига содержимое регистра 11 в нужном направлении на величину содержимого регистра 20, а через открытый элемент И 15 поступает на вход счетчика 18. При совпадении со- дер тадого регистра 20 и счетчика 18 схема 19 сравнени выдает сигнал равенства, который закрывает элементы И 14 и 15 и открывает соответствующую пару элементов И 6 и 7. В этом случае выходной сигнал дешифратора 5 через открытый элемент И 6 определ ет разр д регистра 11, с выхода которого результат операции через открытый элемент И 7 и элемент ИЛИ 8 поступает на вход регистра 9.
Рассмотрим примеры конкретного выполнени операции дл . В этом случае содержимое первого коммутатора 23 (дл операции сложени ) и второго коммутатора 24 (дл операции вычитани ) представлено соответственно табл.1 и 2..
Т а б Л и ц а 1
Таблица2
0000
1-3 -1 -3
2+3 +1 +2
Исходное содержимое кольцевого регистра представл етс в виде
( - 001 -
Пример. Пусть необходимо определить результат операции модульного сложени дл ,
В регистр 3 заноситс операнд А 01, а в регистр 4 -. операнд , Сигнал с первого выхода дешифратора 5 поступает на первый вход первого () элемента И 6 и на первые вход первой группы входов коммутаторов 23 и 24, Сигнал с первого выхода дешифратора 25 поступает на первые входы второй группы входов коммутаторов-23 и 24, Так как присутствует сигнал на входе 28,то сигнал с первого выхода (см, табл,1) коммутатора 23-через открытый первый элемент И 26 и через соответствующий элемент ИЛИ группы 22 поступает на первый вход шифрато- ,ра 21, с выхода которого значение 01 поступает в pel-истр 20, Так как в табл,1 единица сопровождаетс знаком +, то сигнал с управл нлдего выходы положительного направлени коммутатора 23 через элемент ИЛИ 31 открывает элемент И 16. Сигнал на входе 12 запускает генератор 13, с выхода которого импульсы поступают через открытый элемент И 14 и открытый элемент И 16 на вход сдвига вле- во регистра 11, а через открытый элемент И 15 - на вход счетчика 18, Так как в регистре 20 содержитс операнд 01, то после записи в.счетчик значени 01 (т.е. после поступлени первого импульса) схема 19 сравнени выдает сигнал равенства, который закрывает элементы И 14 и. 15 и открывает первые элементы И 6 и 7, В регистре 11 фиксируетс следунща информационна структура 010 lOOV
В этом случае значение 010 первого разр да регистра 11 через откры
1451690,
тый первый элемент И 7 и элемент ИЛИ 8 поступает на вход выходного регистра 9.
g В известном устройстве необходимо произвести сдвиг содержимого регистра 11 на три двоичных разр да, а не на один, как в предлагаемом.
Таким образом, введение двух коммутаторов , двух групп элементов И, шифратора и двух элементов ИЛИ позвол ет оптимизировать число сдвигов кольцевого регистра, что приводит к повышению быстродействи устройства .
Claims (1)
- Формула изобретени20 25 30 40 лс5Устройство дл сложени ц вычитани ..чисел по модулю т, содержащее первый и второй входные регистра, выходной регистр, первый и второй дешифраторы , первую и вторую группы элементов И, первьй элемент ИЛИ,кольцевой регистр, четыре элемента И, генератор импульсов, приемный гистр, схему сравнени , суммирующий счетчик, группу элементов ИЛИ, причем входы первого и второго входных регистров соединены соответственно с первьи и вторым инфop aциoнныwи входами устройства, выход первого входного регистра подключен к входу первого дешифратора, выходы которого подк.лючены к первым входам соответст- вую1сих элементов И первой группы, выходы которых подключены к первым входам соответствующих элементов И второй группы, выходы которых соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с входом выходного регистра, выход выходного регистра вл етс выходом устройства, вторые входы элементов И второй группы подключены к cooтвeтcfвyющйм выходам .кольцевого регистра, управл ющий вход генератора импульсов соединен с входом запуска / устройства, выход генератора импульсов соединен с первыми входами первого и второго элементов И, выход первого элемента И подключен к первым входам третьего и четвертого элементов И, выходы которых соединены соответственно с входами сдвига влево и вправо кольцевого регистра, выход второго элемента И подключен к входу суммирующего счетчика, выходff
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874254593A SU1451690A1 (ru) | 1987-06-02 | 1987-06-02 | Устройство дл сложени и вычитани чисел по модулю @ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874254593A SU1451690A1 (ru) | 1987-06-02 | 1987-06-02 | Устройство дл сложени и вычитани чисел по модулю @ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1451690A1 true SU1451690A1 (ru) | 1989-01-15 |
Family
ID=21307951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874254593A SU1451690A1 (ru) | 1987-06-02 | 1987-06-02 | Устройство дл сложени и вычитани чисел по модулю @ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1451690A1 (ru) |
-
1987
- 1987-06-02 SU SU874254593A patent/SU1451690A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1107122, кл. G 06 F 7/72, 1983. Авторское свидетельство СССР № 1257643, кл. G 06 F 7/72, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3932734A (en) | Binary parallel adder employing high speed gating circuitry | |
GB1454209A (ru) | ||
SU1451690A1 (ru) | Устройство дл сложени и вычитани чисел по модулю @ | |
SU1532923A1 (ru) | Устройство дл сложени и вычитани чисел по модулю | |
SU1756881A1 (ru) | Арифметическое устройство по модулю | |
SU1247868A1 (ru) | Устройство дл сложени и вычитани чисел по модулю @ | |
SU1636844A1 (ru) | Устройство дл сложени и вычитани чисел по модулю | |
SU1388850A1 (ru) | Устройство дл сложени и вычитани чисел по модулю Р | |
SU1667054A1 (ru) | Сумматор-умножитель по модулю три | |
SU1312572A1 (ru) | Устройство дл сложени и вычитани чисел по модулю @ | |
SU1483450A1 (ru) | Устройство дл сложени и вычитани чисел по модулю | |
SU1257643A1 (ru) | Устройство дл сложени и вычитани чисел по модулю Р | |
SU1605935A3 (ru) | Способ перекодировани @ -разр дных кодовых слов и устройство дл его осуществлени | |
SU1599857A1 (ru) | Устройство дл сложени и вычитани чисел по модулю | |
KR970002394B1 (ko) | 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로 | |
SU1667055A1 (ru) | Устройство дл умножени чисел по модулю | |
SU1256013A1 (ru) | Устройство дл сравнени чисел в модул рном коде | |
SU1160408A1 (ru) | Устройство дл сложени в системе остаточных классов | |
SU932484A1 (ru) | Устройство дл сравнени чисел | |
RU1820379C (ru) | Устройство дл сложени и вычитани чисел по модулю | |
SU888103A1 (ru) | Преобразователь число-импульсного кода в код индикатора дальности | |
SU1478213A1 (ru) | Устройство дл вычислени функций синуса и косинуса | |
SU1737446A1 (ru) | Сумматор по модулю чисел Ферма | |
SU1649526A1 (ru) | Устройство дл преобразовани чисел из дес тичной в двоичную систему счислени | |
SU1552171A1 (ru) | Устройство дл сравнени чисел в системе остаточных классов |