SU1605935A3 - Способ перекодировани @ -разр дных кодовых слов и устройство дл его осуществлени - Google Patents
Способ перекодировани @ -разр дных кодовых слов и устройство дл его осуществлени Download PDFInfo
- Publication number
- SU1605935A3 SU1605935A3 SU833639320A SU3639320A SU1605935A3 SU 1605935 A3 SU1605935 A3 SU 1605935A3 SU 833639320 A SU833639320 A SU 833639320A SU 3639320 A SU3639320 A SU 3639320A SU 1605935 A3 SU1605935 A3 SU 1605935A3
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- binary
- inputs
- input
- control
- shift register
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/50—Conversion to or from non-linear codes, e.g. companding
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Error Detection And Correction (AREA)
- Logic Circuits (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Communication Control (AREA)
Abstract
Изобретение относитс к вычислительной технике. Его использование в системах передачи и обработки цифровой информации позвол ет обеспечить упрощение и расширение области применени за счет возможности преобразовани двоичных кодов одинаковой размерности. Способ перекодировани реализуетс в устройстве, содержащем M-разр дный регистр 1 сдвига. Положительный эффект достигаетс благодар введению двоичных элементов 2 св зи и датчиков 3 сигналов управлени . 2 с.п. 2 з.п. ф-лы, 1 ил.
Description
Изобретение относится к вычислительной технике. Его использование в системах передачи и обработки цифровой информации позволяет обеспечить упрощение и расширение области применения за счет возможности преобразования двоичных кодов одинаковой размерности. Способ перекодирования реализуется в устройстве, содержащем щ-разрядный регистр 1 сдвига. Положительный эффект достигается благодаря введению двоичных элементов 2 связи и датчиков 3 сигналов управления.
2 с. и 2 з.п, . ф-лы, 1 ил .
5Ц „„ 1605935 АЗ
1605935
4
Изобретение относится к вычислительной технике и может быть использовано в системах передачи и обработки цифровой информации.
Цель изобретения - упрощение и расширение области применения путем: обеспечения возможности преобразования любых двоичных кодов одинаковой размерности. 10
На чертеже приведена функциональная схема устройства для перекодирования, реализующего способ перекодирования .
Способ включает следующие дейст- . с кия:
ввод в ш-разрядный регистр сдвига . Последовательности ш элементарных бинарных сигналов, которая соответствует слову входного кода; 20
продвижение по т-разрядному регистру сдвига введенной последовательности с изменением уровней ее элементарных бинарных сигналов как до, так и после разрядов регистра, которые со- .25 Ответствуют несовпадающим битам в Словах входного и выходного кодов;
вывод из ш-разрядного регистра сдвига последовательности т элементарных бинарных сигналов, которая соответствует слову выходного кода.
Вторая из указанных операций должна осуществляться совместно с одной из двух других, т.е. хотя бы одна из операций ввода или вывода должна 35 выполняться последовательно, а не параллельно.
Устройство для перекодирования содержит ш-разрядный регистр 1 сдвига, двоичные элементы 2 связи и дат- 40 чики 3 сигналов управления. На чертеже обозначены также информационные входы 4, управляющие вЯоды 5 и выходы 6. Двоичные элементы 2 связи включают в себя транзисторные ключи 7 45 и элемент НЕ 8. Датчик 3 сигналов управления выполнен на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 9. На чертеже в каждом из элементов 2.2 - 2,(ш+1) условно показано соединение входящих в него ключей в виде Х-схемы.
Устройство, реализующее способ, работает следующим образом.
Пусть перекодирование осуществляется в процессе ввода кодового слова. Тогда подлежащее перекодированию кодовое слово (например, 101101, т.е. т = 6) последовательно вводится в регистр 1 с входов 4. Пусть при
этом требуется получить новое кодовое слово вида 111100, т.е. несовпадающими будут второй и пятый разряды. Тогда на управляющие входы 5.2 и 5.5,подается сигнал, приводящий к переключению ключей 7 в элементах
2.2, 2.3, 2.5 и 2.6, так что разряд входного слова, проходящий через ячейки 1.2 и 1.5 регистра 1, инвертируется дважды. После того, как в регистр 1 введено все кодовое слово 101101, его второй и пятый разряды окажутся инвертированы нечетное число раз, так как они введены в одноименные ячейки регистра 1, но еще не выведены из них. Таким образом, в регистре 1 окажется записанным кодовое слово 111100. т.е. требуемое слово выходного кода. Оно может быть выведено параллельно либо последовательно с выходов 6 после снятия управляющих сигналов с входов 5,
Очевидно, что в случае параллельного ввода кодового слова и последовательного вывода с подачей тех же управляющих сигналов результат будет4 таким же.
Следовательно, предлагаемые способ и реализующее его устройство обеспечивают простое преобразование кодов одинаковой размерности.
Claims (4)
- Формула изобретения1. Способ перекодирования ш-разрядных кодовых слов, включающий ввод в ш-разрядный регистр сдвига последовательности ш элементарных бинарных сигналов, соответствующей входному кодовому слову, и вывод из ш-разрядного регистра сдвига последовательное ти ш элементарных бинарных сигналов, соответствующей выходному кодовому слову, отличающийся тем, что, с целью упрощения и расширения области применения путем обеспечения возможности преобразования любых двоичных кодов одинаковой размерности, в процессе последовательного ввода или последовательного вывода последовательности ш элементарных бинарных сигналов осуществляют изменение уровней элементарных бинарных сигналов в последовательности при ее продвижении по ш-раэрядному регистру сдвига как до, так и после его разрядов, соответствующих несовпадающим разрядам кодовых слов входного и выходного кодов.1605935
- 2. Устройство для перекодирования τη-разрядных кодовых слов, содержащее т-разрядный регистр сдвига, отличающееся тем, что, с целью упрощения и расширения области применения путем обеспечения возможности преобразования любых двоичных кодов одинаковой размерности, в устройство введены, первый - (т+1)-й двоичные элементы связи и первый (ш-1)-й датчики сигналов управления, выходы которых соединены с управляющими входами соответственно второго ш-го двоичных элементов связи, прямой и инверсный информационные входы первого двоичного элемента связи являются одноименными входами устройства, прямой и инверсный выходы первого -ш-го двоичных элементов связи подключены к входам установки соответственно в ”1" и в "0" одноименных разрядов ш-разрядного регистра сдвига, прямые и инверсные выходы которых соединены соответственно с прямыми и инверсными информационными входами соответственно второго (ш+1)-го двоичных элементов связи, управляющий вход первого двоичного элемента- связи объединен с первым входом первого датчика сигнала управления и является первым управляющим входом устройства, первые входы второго - (ш-1)-го датчиков сигналов управления объединены со вторыми входами соответственно первого - (ш-2)го датчиков сигнала управления и являются соответственно вторым - (т-1)м управляющими входами устройства,6 'управляющий вход (т+1)-го двоичного элемента связи объединен с вторым входом (т-1)-го датчика сигнала управления и является ш-м управляющим‘ входом устройства, прямой и инверсный выходы (т+1)-го двоичного элемента связи являются одноименными выходами устройства»
- 3. Устройство по п. 2, отличающееся тем, что двоичный элемент связи содержит первый - четвертый транзисторные ключи и элементе НЕ, выход которого подключен к управляющим входам первого и второго транзисторных ключей, управляющие входы третьего и четвертого транзисторных ключей объединены с входом20 элемента НЕ и являются управляющим входом двоичного элемента связи, информационные входы первого, третьего и второго, четвертого транзисторных ключей соответственно объединены и25 являются прямым и инверсным информа— циоиными входами двоичного элемента связи, выходы первого; четвертого и второго, третьего транзисторных ключей соответственно объединены и являются прямым и инверсным выходами двоичного элемента связи.ί
- 4. Устройство по п. 2, отличающееся тем, что датчик сигнала управления выполнен в виде эле35 мента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы и выход которого являются одноименными входами и выходом датчика .
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823232548 DE3232548A1 (de) | 1982-09-01 | 1982-09-01 | Verfahren und schaltungsanordnung zur umcodierung von codewoertern |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1605935A3 true SU1605935A3 (ru) | 1990-11-07 |
Family
ID=6172248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833639320A SU1605935A3 (ru) | 1982-09-01 | 1983-08-18 | Способ перекодировани @ -разр дных кодовых слов и устройство дл его осуществлени |
Country Status (8)
Country | Link |
---|---|
US (1) | US4547765A (ru) |
EP (1) | EP0104443B1 (ru) |
JP (1) | JPS5963823A (ru) |
AT (1) | ATE19568T1 (ru) |
DE (2) | DE3232548A1 (ru) |
LU (1) | LU84836A1 (ru) |
SU (1) | SU1605935A3 (ru) |
ZA (1) | ZA836447B (ru) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61123359A (ja) * | 1984-11-20 | 1986-06-11 | Brother Ind Ltd | 光学読取装置 |
AU622147B2 (en) * | 1988-02-23 | 1992-04-02 | Geon Company, The | Rigid thermoplastic compositions capable of forming articles with matte surface |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1227063B (de) * | 1962-09-20 | 1966-10-20 | Standard Elektrik Lorenz Ag | Rueckgekoppeltes Schieberegister, insbesondere zum Ableiten von Pruefstellen eines zyklischen Codes |
DE1922935B2 (de) * | 1969-05-06 | 1972-12-14 | Licentia Patent Verwaltungs GmbH, 6000 Frankfurt | Rueckgekoppeltes schieberegister |
US3796830A (en) * | 1971-11-02 | 1974-03-12 | Ibm | Recirculating block cipher cryptographic system |
DE2508706C2 (de) * | 1974-05-02 | 1984-10-11 | International Business Machines Corp., Armonk, N.Y. | Schaltungsanordnung zur Codierung von Datenbitfolgen |
US4037205A (en) * | 1975-05-19 | 1977-07-19 | Sperry Rand Corporation | Digital memory with data manipulation capabilities |
GB1528954A (en) * | 1975-05-29 | 1978-10-18 | Post Office | Digital attenuator |
US4069478A (en) * | 1975-11-12 | 1978-01-17 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Binary to binary coded decimal converter |
JPS5336309A (en) * | 1976-09-14 | 1978-04-04 | Masami Honma | Three dimensional transfer machine for tapered vessel |
JPS55141823A (en) * | 1979-04-24 | 1980-11-06 | Fujitsu Ltd | Data read-out circuit |
-
1982
- 1982-09-01 DE DE19823232548 patent/DE3232548A1/de not_active Withdrawn
-
1983
- 1983-05-31 LU LU84836A patent/LU84836A1/de unknown
- 1983-08-18 SU SU833639320A patent/SU1605935A3/ru active
- 1983-08-24 AT AT83108343T patent/ATE19568T1/de not_active IP Right Cessation
- 1983-08-24 JP JP58153365A patent/JPS5963823A/ja active Pending
- 1983-08-24 DE DE8383108343T patent/DE3363279D1/de not_active Expired
- 1983-08-24 EP EP83108343A patent/EP0104443B1/de not_active Expired
- 1983-08-31 US US06/527,988 patent/US4547765A/en not_active Expired - Fee Related
- 1983-08-31 ZA ZA836447A patent/ZA836447B/xx unknown
Non-Patent Citations (1)
Title |
---|
SEG Nachrichten, 1957, v. 5, № 2, s. 106-116. JEEE Transactions on Computers, 1970, V. C-19, p. 808-812. * |
Also Published As
Publication number | Publication date |
---|---|
DE3363279D1 (en) | 1986-06-05 |
US4547765A (en) | 1985-10-15 |
EP0104443B1 (de) | 1986-04-30 |
DE3232548A1 (de) | 1984-03-01 |
ATE19568T1 (de) | 1986-05-15 |
JPS5963823A (ja) | 1984-04-11 |
LU84836A1 (de) | 1983-11-17 |
ZA836447B (en) | 1984-04-25 |
EP0104443A1 (de) | 1984-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4785421A (en) | Normalizing circuit | |
US6970897B2 (en) | Self-timed transmission system and method for processing multiple data sets | |
KR940008612B1 (ko) | 2진수의 보수 발생 장치 | |
US6226664B1 (en) | Method and device for adding and subtracting thermometer coded data | |
JPH0428180B2 (ru) | ||
US4706299A (en) | Frequency encoded logic devices | |
US4617641A (en) | Operation unit for floating point data having a variable length exponent part | |
KR910003486A (ko) | 비트 순서 전환 장치 | |
US2817704A (en) | Electrical code systems | |
JPH01271833A (ja) | シフタ | |
SU1605935A3 (ru) | Способ перекодировани @ -разр дных кодовых слов и устройство дл его осуществлени | |
KR970029772A (ko) | 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로 | |
EP0661820B1 (en) | Parallel-to-serial data conversion circuit | |
US5729725A (en) | Mask data generator and bit field operation circuit | |
US4193062A (en) | Triple random error correcting convolutional code | |
US3932739A (en) | Serial binary number and BCD conversion apparatus | |
US3866213A (en) | Serial binary number and BCD conversion apparatus | |
US5216424A (en) | Binary data converter | |
SU656218A1 (ru) | Счетчик с коррекцией ошибок | |
KR970002394B1 (ko) | 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로 | |
KR0159402B1 (ko) | 디지탈 데이타 전송 장치 | |
KR950012953B1 (ko) | 배럴 쉬프터 | |
JPH06348459A (ja) | 論理演算回路 | |
EP0431570A2 (en) | Logical circuit | |
SU1173447A1 (ru) | Устройство дл сдвига информации |