KR970029772A - 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로 - Google Patents

비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로 Download PDF

Info

Publication number
KR970029772A
KR970029772A KR1019950039153A KR19950039153A KR970029772A KR 970029772 A KR970029772 A KR 970029772A KR 1019950039153 A KR1019950039153 A KR 1019950039153A KR 19950039153 A KR19950039153 A KR 19950039153A KR 970029772 A KR970029772 A KR 970029772A
Authority
KR
South Korea
Prior art keywords
bit
ultra
scale integrated
module means
integrated circuit
Prior art date
Application number
KR1019950039153A
Other languages
English (en)
Other versions
KR0175733B1 (ko
Inventor
김견수
장순화
권순홍
Original Assignee
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이준, 한국전기통신공사 filed Critical 이준
Priority to KR1019950039153A priority Critical patent/KR0175733B1/ko
Priority to JP29170596A priority patent/JPH09259115A/ja
Priority to GB9622841A priority patent/GB2306716B/en
Priority to US08/742,342 priority patent/US5805476A/en
Publication of KR970029772A publication Critical patent/KR970029772A/ko
Application granted granted Critical
Publication of KR0175733B1 publication Critical patent/KR0175733B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization

Abstract

본 발명은 입력되는 각각의 데이타를 비트-시리얼 데이타로 변환하여 매트릭스의 전치동작을 고속으로 수행시킨 초대규모 집적회로에 관한 것으로, N×N 메트릭스의 전치를 수행할 경우에 N의 입력 지연만 지나면 전치셀들의 동작 점유율이 100%가 된다. 그리고 비트-시리얼로 처리하는 알고리즘을 사용하므로 데이타의 처리 단위가 작아져서 고속으로 동작할 수 있다. 또한, 초대규모 집적회로로 구현 할 경우에 게이트의 수를 줄일 수 있다. 그리고, 파이프라인 구조를 가지므로 디지틀 TV, 고선명 TV등 고속의 신호 처리를 요구하는 시스템을 VLSI로 설계 및 구현할때 대단히 유용한 효과가 있다.

Description

비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 비트-시리얼 매트릭스 전치 구성도.
제3도는 제2도에 도시된 입력 쉬프트 레지스터 모듈의 구성도.
제4도는 제2도에 도시된 비트-시리얼 전치 모듈의 구성도.

Claims (7)

  1. 2개의 N×N 메트릭스 곱셈 결과를 K비트로 입력하여 로딩 신호에 의해 K/N비트씩 쉬프트시켜 출력하는 입력 쉬프트 레지스터 모듈 수단과, 상기 입력 쉬프트 레지스터 모듈 수단으로부터 쉬프트된 K/N비트 데이타신호를 스위칭 제어 신호에 의해 선택하여 출력하는 비트-시리얼 전치 모듈 수단과, 상기 비트-시리얼 전치 모듈 수단으로부터 출력되는 K/N비트의 데이타를 각각의 멀티플렉서에 의해 선택하여 출력하기 위한 출력 멀티플렉스 모듈 수단과, 상기 출력 멀티플렉스 모듈 수단으로부터 선택된 K/N 비트 데이타를 각각의 레지스터에 저장하였다가 N개의 K/N비트 데이타를 한개의 데이타로 통합하여 K비트로 출력하는 출력 레지스터 모듈수단을 구비하는 것을 특징으로 하는 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로.
  2. 제1항에 있어서, 상기 입력 쉬프트 레지스터 모듈 수단은 N개의 쉬프트 레지스터로 구성된 것을 특징으로 하는 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로.
  3. 제1항에 있어서, 상기 입력 쉬프트 레지스터 모듈 수단은 log2N 비트 카운터의 캐리신호에 의해 로딩되는 것을 특징으로 하는 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로.
  4. 제1항에 있어서, 상기 비트-시리얼 전치 모듈 수단은 N2개의 전치 셀(TC11∼TCNN)로 구성된 것을 특징으로 하는 비트-시리얼 매트릭스 전치를 위한 초대규모 집적회로.
  5. 제4항에 있어서, 상기 전치 셀은 K/N 비트 레지스터 N개와 전, 후에 각각 스위칭을 위한 K/N 비트 2입력 멀티플렉서 및 디멀티플렉서로 구성된 것을 특징으로 하는 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로.
  6. 제1항에 있어서, 상기 출력 멀티플렉스 모듈 수만은 각각 스위칭을 위한 K/N비트 2입력 멀티플렉서가 N개로 구성된 것을 특징으로 하는 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로.
  7. 제1항에 있어서, 상기 출력 레지스터 모듈 수단은 1og2N 비트 카운터로부터의 캐리 신호에 의해 로딩되는 N개의 레지스터로 구성된 것을 특징으로 하는 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950039153A 1995-11-01 1995-11-01 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로 KR0175733B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950039153A KR0175733B1 (ko) 1995-11-01 1995-11-01 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로
JP29170596A JPH09259115A (ja) 1995-11-01 1996-11-01 ビット−シリアルマトリックス転置のための超大規模集積回路
GB9622841A GB2306716B (en) 1995-11-01 1996-11-01 Performing bit-serial matrix transposition operations
US08/742,342 US5805476A (en) 1995-11-01 1996-11-01 Very large scale integrated circuit for performing bit-serial matrix transposition operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039153A KR0175733B1 (ko) 1995-11-01 1995-11-01 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로

Publications (2)

Publication Number Publication Date
KR970029772A true KR970029772A (ko) 1997-06-26
KR0175733B1 KR0175733B1 (ko) 1999-04-15

Family

ID=19432599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039153A KR0175733B1 (ko) 1995-11-01 1995-11-01 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로

Country Status (4)

Country Link
US (1) US5805476A (ko)
JP (1) JPH09259115A (ko)
KR (1) KR0175733B1 (ko)
GB (1) GB2306716B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3845920B2 (ja) * 1996-11-26 2006-11-15 ソニー株式会社 行列転置装置
KR100239349B1 (ko) * 1996-12-20 2000-01-15 구자홍 역이산 코사인 변환기의 데이타 포멧 변환 회로
US6625721B1 (en) * 1999-07-26 2003-09-23 Intel Corporation Registers for 2-D matrix processing
EP1122688A1 (en) 2000-02-04 2001-08-08 Texas Instruments Incorporated Data processing apparatus and method
US6859815B2 (en) * 2000-12-19 2005-02-22 Koninklijke Philips Electronics N.V. Approximate inverse discrete cosine transform for scalable computation complexity video and still image decoding
US7031994B2 (en) * 2001-08-13 2006-04-18 Sun Microsystems, Inc. Matrix transposition in a computer system
US20060235918A1 (en) * 2004-12-29 2006-10-19 Yan Poon Ada S Apparatus and method to form a transform
CN106021182B (zh) * 2016-05-17 2018-11-30 华中科技大学 一种基于二维fft处理器的行转置架构设计方法
US9952831B1 (en) * 2017-02-16 2018-04-24 Google Llc Transposing in a matrix-vector processor
CN109408117B (zh) 2018-10-08 2021-01-26 京东方科技集团股份有限公司 矩阵转置装置及方法、显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0664446B2 (ja) * 1985-09-20 1994-08-22 カシオ計算機株式会社 一括縦横変換方式
FR2617621B1 (fr) * 1987-07-03 1989-12-01 Thomson Semiconducteurs Memoire de transposition pour circuit de traitement de donnees
US5177704A (en) * 1990-02-26 1993-01-05 Eastman Kodak Company Matrix transpose memory device
US5305399A (en) * 1990-04-19 1994-04-19 Ricoh Corporation Two dimensional shift-array for use in image compression VLSI
JPH05143289A (ja) * 1991-11-21 1993-06-11 Sony Corp 加算回路
JPH05235782A (ja) * 1992-02-19 1993-09-10 Fujitsu Ltd 垂直データ・水平データ交換方法及び回路
JPH06103025A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd 高速論理ｌｓｉ
US5644517A (en) * 1992-10-22 1997-07-01 International Business Machines Corporation Method for performing matrix transposition on a mesh multiprocessor architecture having multiple processor with concurrent execution of the multiple processors
US5481487A (en) * 1994-01-28 1996-01-02 Industrial Technology Research Institute Transpose memory for DCT/IDCT circuit

Also Published As

Publication number Publication date
GB2306716B (en) 2000-02-16
GB2306716A (en) 1997-05-07
KR0175733B1 (ko) 1999-04-15
JPH09259115A (ja) 1997-10-03
GB9622841D0 (en) 1997-01-08
US5805476A (en) 1998-09-08

Similar Documents

Publication Publication Date Title
US7308470B2 (en) Smaller and lower power static mux circuitry in generating multiplier partial product signals
KR930018887A (ko) 병렬 스크램블링 시스템
KR970029772A (ko) 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로
US4845655A (en) Carry circuit suitable for a high-speed arithmetic operation
US3970833A (en) High-speed adder
US5774080A (en) Reduced transistor-count data storage and multiplexing system
KR970029033A (ko) 프로세서의 벡터 데이타 조정 장치
KR970077987A (ko) 디지털 필터
US4931970A (en) Apparatus for determining if there is a loss of data during a shift operation
US6275558B1 (en) Circuit and method for arbitrarily shifting M-sequence
Cardarilli et al. RNS-to-binary conversion for efficient VLSI implementation
KR970705066A (ko) 비산술 원형 버퍼 셀 이용도 스테이터스 인디케이터 회로(Non-Arithmetical Circular Buffer Cell Availability Status Indicator Circuit)
JP2679820B2 (ja) ビット反転装置
SU1605935A3 (ru) Способ перекодировани @ -разр дных кодовых слов и устройство дл его осуществлени
KR0164097B1 (ko) 병렬 입력 / 직렬 출력 장치 및 그 방법
SU1762319A1 (ru) Устройство дл сдвига информации
US20050210089A1 (en) Saturating shift mechanisms within data processing systems
US7742598B2 (en) Shrinking key generator for parallel process
US6522690B1 (en) Zero determination signal generating circuit
US7349937B2 (en) Fast incrementer using zero detection and increment method thereof
KR960032930A (ko) 데이터 전송 회로
KR100203742B1 (ko) 멀티플렉스를 이용한 가산기
KR0166498B1 (ko) 전 가산기
KR970005175A (ko) 파이프라인 구조에 근거한 곱셈/나눗셈 공유 처리기 구조
US6381195B2 (en) Circuit, apparatus and method for generating address

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121106

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131105

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141105

Year of fee payment: 17

EXPY Expiration of term