CN109408117B - 矩阵转置装置及方法、显示装置 - Google Patents

矩阵转置装置及方法、显示装置 Download PDF

Info

Publication number
CN109408117B
CN109408117B CN201811167839.9A CN201811167839A CN109408117B CN 109408117 B CN109408117 B CN 109408117B CN 201811167839 A CN201811167839 A CN 201811167839A CN 109408117 B CN109408117 B CN 109408117B
Authority
CN
China
Prior art keywords
matrix
data
counting
unit
counting unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201811167839.9A
Other languages
English (en)
Other versions
CN109408117A (zh
Inventor
孙高明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811167839.9A priority Critical patent/CN109408117B/zh
Publication of CN109408117A publication Critical patent/CN109408117A/zh
Priority to PCT/CN2019/107365 priority patent/WO2020073795A1/zh
Priority to US16/760,325 priority patent/US11204741B2/en
Application granted granted Critical
Publication of CN109408117B publication Critical patent/CN109408117B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Complex Calculations (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Logic Circuits (AREA)

Abstract

本公开是关于一种矩阵转置装置及方法、显示装置，所述矩阵转置装置包括：第一计数单元、输入模块、多个第二计数单元和第一数据选择单元；第一计数单元用于对矩阵数据进行编号，并输出第一信号；输入模块和所述第一计数单元连接，输入模块接收到所述第一信号后输入矩阵数据；矩阵每一列数据对应一个第二计数单元，每个第二计数单元输出一组第二信号，每组第二信号包括和所述第二计数单元对应列的矩阵数据的编号信息；第一数据选择单元输入端和输入模块连接，选择端和多个第二计数单元连接，第一数据选择单元按照矩阵的列顺序接收第二信号，并依次输出每组第二信号对应的矩阵的列数据作为转置后的矩阵的行数据。

Description

矩阵转置装置及方法、显示装置
技术领域
本公开涉及计算机技术领域，具体而言，涉及一种矩阵转置装置及方法、显示装置。
背景技术
在算法开发过程中，会出现大量的矩阵运算，包括矩阵转置、矩阵求逆、矩阵相乘等，其中，矩阵转置是最基本的操作方式之一。
目前，通常采用双端口RAM或ROM等方式进行矩阵的转置，通过对地址进行读入和读出操作，实现对数据的转置运算。该方式对于处理大量数据有比较明显的优势，但对于少量数据，则会耗费过多逻辑资源并且不易于电路实现。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种矩阵转置装置及方法、显示装置，进而至少在一定程度上克服由于相关技术采用双端口RAM或ROM等方式进行矩阵的转置，对于少量数据，则会耗费过多逻辑资源并且不易于电路实现的问题。
根据本公开的一个方面，提供一种矩阵转置装置，包括：
第一计数单元，用于对矩阵数据进行编号，并输出第一信号；
输入模块，和所述第一计数单元连接，所述输入模块接收到所述第一信号后输入所述矩阵数据；
多个第二计数单元，矩阵每一列数据对应一个第二计数单元，每个所述第二计数单元输出一组第二信号，每组所述第二信号包括和所述第二计数单元对应列的矩阵数据的编号信息；
第一数据选择单元，其输入端和所述输入模块连接，选择端和所述多个第二计数单元连接，所述第一数据选择单元按照矩阵的列顺序接收所述第二信号，并依次输出每组所述第二信号对应的矩阵的列数据作为转置后的矩阵的行数据。
根据本公开的一实施方式，所述输入模块包括：
第二数据选择单元，其选择端和所述第一计数单元连接，用于接收所述第一信号并输入矩阵数据。
根据本公开的一实施方式，所述第二数据选择单元包括：
第一多路选择器，其选择端和所述第一计数单元连接，当接收到第一信号，其输入端输入矩阵数据；
与门单元，其一个输入端口和所述计数装置连接，另一个输入端口输入固定值1；
第二多路选择器，其输入端和第一多路选择器的输出端连接，其选择端和与门单元的输出端连接，用于当所述第一计数单元清零后，停止输出。
根据本公开的一实施方式，所述输入模块还包括：
数据存储器，用于存储输入的矩阵数据，其输出端和所述第二数据选择单元连接。
根据本公开的一实施方式，所述矩阵转置装置还包括：
寄存器，其输入端和所述输入模块连接，输出端和所述第一数据选择单元连接，用于存储编号的矩阵数据。
根据本公开的一实施方式，所述第二计数单元的个数与矩阵的列数相同，其中每一个第二计数单元对应一列矩阵数据。
根据本公开的一实施方式，所述第二计数单元从和其对应列的列数编号开始每间隔N-1个数据计数一次并输出一个第二信号，所述N为矩阵的总列数，所述第二信号包括当前次计数的矩阵数据的编号。
根据本公开的一实施方式，所述第一数据选择单元接收第二信号，输出该第二信号中矩阵数据编号对应的矩阵数据。
根据本公开的第二方面，提供一种矩阵转置方法，包括：
第一计数单元对矩阵数据进行编号，并输出第一信号；
输入模块接收所述第一信号，并输入矩阵数据；
多个第二计数单元中的每个第二计数单元按照矩阵列顺序依次输出一组第二信号；
所述第一数据选择单元接收多组第二信号，并根据矩阵的列顺序依次输出每组第二信号中矩阵数据编号所对应的一列矩阵数据，作为转置后的矩阵的行数据。
根据本公开的一实施方式，所述第一计数单元对矩阵数据进行编号，并输出第一信号，包括：
所述第一计数单元对矩阵数据进行计数和编号，每计数一次输出一个第一信号。
根据本公开的一实施方式，所述输入模块接收所述第一信号，并输入矩阵数据，包括：
第一多路选择器接收第一信号，输入编号的矩阵数据，并将编号的矩阵数据传输至第二多路选择器，第二多路选择器输出编号的矩阵数据，其中，当第一计数单元清零后，与门单元输出0，第二多路选择器停止输出。
根据本公开的第三方面，提供一种显示装置，包括本公开所提供的矩阵转置装置。
本公开提供一种矩阵转置装置，通过第一计数单元对矩阵数据进行编号，并输出第一信号控制输入模块输入矩阵数据，通过多个计数单元按照矩阵的列顺序分别输出第二信号，控制第一数据选择单元按照矩阵列顺序输出矩阵列数据作为转置后的矩阵的行数据，完成矩阵的装置，解决了相关技术中，采用双端口RAM或ROM等方式进行矩阵的转置存在的对于少量数据会耗费过多逻辑资源并且不易于电路实现的问题。并且第一计数单元、第二计数单元、输入模块和第一数据选择单元属于同一电路，避免了相关技术中，控制信号和数据电路不属于同一电路系统，而导致的控制信号和数据电路异步的问题，避免了控制信号受到外部噪声的影响，提高了矩阵转置的准确度和稳定性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开示例性实施例提供的一种矩阵转置装置的示意图。
图2为本公开示例性实施例提供的一种输入模块的示意图。
图3为本公开示例性实施例提供的一种第二数据选择单元的示意图。
图4为本公开示例性实施例提供的一种矩阵转置装置工作过程示意框图。
图5为本公开示例性实施例提供的一种矩阵转置方法的流程图。
图中：100、第一计数单元；200、第二计数单元；300、输入模块；310、第二数据选择单元；311、第一多路选择器；312、与门单元；313、第二多路选择器；320、存储器；400、寄存器；500、第一数据选择单元。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”等仅作为标记使用，不是对其对象的数量限制。
本示例实施方式中首先提供了一种矩阵转置装置，如图1所示，该矩阵转置装置包括：第一计数单元100、输入模块300，多个第二计数单元200和第一数据选择单元500；
第一计数单元100用于对矩阵数据进行编号并输出第一信号；输入模块300和第一计数单元100连接，输入模块300接收到所述第一信号后输入矩阵数据；矩阵每一列数据对应一个第二计数单元200，每个第二计数单元200输出一组第二信号，每组第二信号包括和第二计数单元200对应列的矩阵数据的编号信息；第一数据选择单元500输入端和输入模块300连接，选择端和多个第二计数单元200连接，第一数据选择单元500按照矩阵的列顺序接收第二信号，并依次输出每组所述第二信号对应的矩阵的列数据作为转置后的矩阵的行数据。
本公开实施例提供的矩阵转置装置，通过第一计数单元100对矩阵数据进行编号，并输出第一信号控制输入模块300输入矩阵数据，通过多个计数单元按照矩阵的列顺序分别输出第二信号，控制第一数据选择单元500按照矩阵列顺序输出矩阵列数据作为转置后的矩阵的行数据，完成矩阵的装置，解决了相关技术中，采用双端口RAM或ROM等方式进行矩阵的转置存在的对于少量数据会耗费过多逻辑资源并且不易于电路实现的问题。并且第一计数单元100、第二计数单元200、输入模块300和第一数据选择单元500属于同一电路，避免了相关技术中，控制信号和数据电路不属于同一电路系统，而导致的控制信号和数据电路异步的问题，避免了控制信号受到外部噪声的影响，提高了矩阵转置的准确度和稳定性。
在进行矩阵转置时，首先通过第一计数单元100对矩阵数据进行计数，第一计数单元100每计数一次输出一个使能信号，数据输入单元接收该使能信号，输入一个数据，此时矩阵数据和计数器的计数值一一对应，即完成了对矩阵数据的编号。第一计数单元100可以是计数器，第一数据选择单元500可以是多路选择器MUX。
其中，在输入矩阵数据时按照矩阵的行顺序依次输入，比如，对于如下矩阵1：
Figure BDA0001821620660000061
输入数据时可以按照D1,D2,D3,D4,D5,D6,D7,D8,D9,D10,D11,D12的顺序输入，通过第一计数单元100对矩阵数据编号结果如表1所示。
表1
矩阵数据 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12
编号 1 2 3 4 5 6 7 8 9 10 11 12
第二计数单元200输出第二信号，第二计数单元200每计数一次输出一个第二信号。对于多个第二计数单元200，每个第二计数单元200对应一列矩阵数据，多个第二计数单元200在输出第二信号时，按照矩阵的列顺序，依次选择每列矩阵列数据对应的第二计数单元200输出第二信号。可以对多个第二计数单元200进行编号，编号后的每个第二计数单元200输出的第二信号对应一列矩阵数据的编号，比如，第二计数单元200和矩阵数据的对应关系可以入表2所示。
表2
第二计数器单元 1 2 3
矩阵数据编号 1、4、7、10 2、5、8、11 3、6、9、12
第二计数单元200可以是计数器，可以通过计数器间隔计数实现第二信号和矩阵列数据编号的对应。第二计数单元200的个数和矩阵的列数相同，第二计数单元200计数的间隔由矩阵数据的列数决定，其计数间隔为N-1，其中N为矩阵数据的总列数。和矩阵第n列对应的第二计数单元200从n开始计数，计数间隔为N-1。在第二计数单元200计数时输出第二信号给第一数据选择单元500，第一数据选择单元500根据第二信号中携带的矩阵数据编号，输出该编号对应的矩阵数据。
比如，对于上述3x4的矩阵，第一列对应的第二计数单元200从编号为1的矩阵数据开始计数，计数间隔为2，即其所计的矩阵数据的编号为1、4、7、10。在第二计数单元200计数时，输出第二信号，第一数据选择单元500根据第二信号，输出第二计数单元200第二信号中携带的矩阵数据编号对应的矩阵数据，将矩阵第一数据输出为转置后的矩阵的第一行数据。第三列对应的第二计数单元200从编号为3的矩阵数据开始计数，计数间隔为2，第一列对应的第二计数单元200从编号为1的矩阵数据开始计数，计数间隔为2，即其所计的矩阵数据的编号为3、6、9、12。在第二计数单元200计数时，输出第二信号，第一数据选择单元500根据第二信号，输出第二计数单元200第二信号中携带的矩阵数据编号对应的矩阵数据，将矩阵第三数据输出为转置后的矩阵的第三行数据。
如图2所示，输入模块300可以包括数据存储器320和第二数据选择单元310，数据存储器320用于存储输入的矩阵数据，其输出端和所述第二数据选择单元310连接，第二数据选择单元310的选择端和第一计数单元100连接，用于接收第一信号并从数据存储器320中输入矩阵数据。第二数据选择单元310按照第一计数单元100的计数顺序输入矩阵数据，第二数据选择单元310的通路数可以由矩阵中包含的数据的量决定，第二数据选择单元310的通道数可以和矩阵数据含量相同，比如，对于3x4的矩阵，第二数据选择单元310的通路数可以是12。当然在实际应用中，第二数据选择单元310的通路数也可以大于矩阵所包含的数据的总量。以便于数据含量更大的矩阵的转置，或者作为备用通路，本公开实施例对此不做具体限定。
图3为本公开实施例提供的提供的第二数据选择单元310的电路图，如图3所示，该第二数据选择单元310可以包括：第一多路选择器311、与门单元312和第二多路选择器313。第一多路选择器311选择端和第一计数单元100连接，当接收到第一信号，其输入端输入矩阵数据；与门单元312一个输入端口和所述计数装置连接，另一个输入端口输入固定值1；第二多路选择器313输入端和第一多路选择器311的输出端连接，其选择端和与门单元312的输出端连接，用于当所述第一计数单元100清零后，停止输出。通过该电路实现了矩阵转置装置的间歇式工作，即在第一计数单元100工作时矩阵转置装置工作，第一计数单元100清零后，矩阵转置装置停止工作，以减少矩阵转置电路的功耗。
进一步的，本公开实施例提供的矩阵转置装置还可以包括寄存器400，寄存器400输入端和输入模块300连接，输出端和第一数据选择单元500连接，用于存储编号的矩阵数据。
本公开实施例提供的矩阵装置装置，其工作流程如图4所示，第一计数单元100对矩阵数据进行计数，并控制第二数据选择单元310输入矩阵数据，完成对矩阵数据的编号，将编号的矩阵数据存储在寄存器400中，通过第二计数单元200间隔计数，并控制第一数据选择单元500按照转置后的顺序输出矩阵数据，得到转置后的矩阵。
本示例实施例还提供一种矩阵转置方法，如图5所示，该矩阵转置方法包括如下步骤：
步骤S510，第一计数单元对矩阵数据进行编号，并输出第一信号；
步骤S520，输入模块接收所述第一信号，并输入矩阵数据；
步骤S530，多个第二计数单元中的每个第二计数单元按照矩阵列顺序依次输出一组第二信号；
步骤S540，第一数据选择单元接收多组第二信号，并根据矩阵的列顺序依次输出每组第二信号中矩阵数据编号所对应的一列矩阵数据，作为转置后的矩阵的行数据。
本公开实施例提供的矩阵转置方法，通过第一计数单元100对矩阵数据进行编号，并输出第一信号控制输入模块300输入矩阵数据，通过多个计数单元按照矩阵的列顺序分别输出第二信号，控制第一数据选择单元500按照矩阵列顺序输出矩阵列数据作为转置后的矩阵的行数据，完成矩阵的装置，解决了相关技术中，采用双端口RAM或ROM等方式进行矩阵的转置存在的对于少量数据会耗费过多逻辑资源并且不易于电路实现的问题。并且第一计数单元100、第二计数单元200、输入模块300和第一数据选择单元500属于同一电路，避免了相关技术中，控制信号和数据电路不属于同一电路系统，而导致的控制信号和数据电路异步的问题，避免了控制信号受到外部噪声的影响，提高了矩阵转置的准确度和稳定性。
在步骤S510中，第一计数单元对矩阵数据进行编号，并输出第一信号。
其中，第一计数单元100对矩阵数据进行计数，将计数器的计数值作为对应的矩阵数据的编号。第一计数单元100计数一次输出一个第一信号。第一计数单元100按照阵的行顺序依次对矩阵数据进行编号。
在步骤S520中，输入模块接收所述第一信号，并输入矩阵数据。
其中，输入模块300可以包括第二数据选择单元310，第二数据选择单元310包括第一多路选择器311、与门单元312和第二多路选择器313。
第一多路选择器311接收第一信号，输入编号的矩阵数据，并将编号的矩阵数据传输至第二多路选择器313，第二多路选择器313输出编号的矩阵数据，其中，当第一计数单元100清零后，与门单元312输出0，第二多路选择器313停止输出。
在步骤S530中，多个第二计数单元中的每个第二计数单元按照矩阵列顺序依次输出一组第二信号。
第二计数单元200的个数可以由矩阵的列数所决定，第二信号为第二计数单元200计数时输出的信号，其包括第二计数单元200当前计数的矩阵数据的编号。多个第二计数单元200按照矩阵的列顺序依次输出一组第二信号。第二计数单元200间隔计数，和矩阵第n列对应的第二计数单元200从n开始计数，计数间隔为N-1。
在步骤S540中，第一数据选择单元接收多组第二信号，并根据矩阵的列顺序依次输出每组第二信号中矩阵数据编号所对应的一列矩阵数据，作为转置后的矩阵的行数据。
第一数据选择单元500输入端和寄存器400连接，寄存器400中的编号的矩阵数据输入第一数据选择单元500，第一数据选择单元500接收第二信号，并根据第二信号中携带的矩阵数据的编号输出该编号对应的矩阵数据。由于每组第二信号中携带一列矩阵数据的编号信息，因此，第一数据选择单元500能够根据一组第二信号输出的数据作为转置后的矩阵的行数据。转置后该列数据的行号和其在原始矩阵的列号相同，完成了矩阵的转置。
需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本示例实施例还提供一种显示装置，包括本公开实施例提供的的矩阵转置装置。在实际应用中，该显示装置还可以包括显示面板、控制电路等，因其均为现有技术本公开实施例在此不复赘述。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (10)

1.一种矩阵转置装置，其特征在于，包括：
第一计数单元，用于对矩阵数据进行计数，所述第一计数单元每计数一次输出一个使能信号；
输入模块，和所述第一计数单元连接，所述输入模块接收到一次所述使能信号后输入一个所述矩阵数据；
多个第二计数单元，矩阵每一列数据对应一个第二计数单元，第二计数单元间隔计数，和矩阵第n列对应的第二计数单元从n开始计数，其计数间隔为N-1，其中N为矩阵数据的总列数，每个所述第二计数单元输出一组第二信号，每组所述第二信号包括和所述第二计数单元对应列的矩阵数据的编号信息；
第一数据选择单元，其输入端和所述输入模块连接，选择端和所述多个第二计数单元连接，第二计数单元计数时输出第二信号给第一数据选择单元，所述第一数据选择单元根据所述第二信号中携带的矩阵数据编号，输出该编号对应的矩阵数据，依次输出每组所述第二信号对应的矩阵的列数据作为转置后的矩阵的行数据。
2.如权利要求1所述的矩阵转置装置，其特征在于，所述输入模块包括：
第二数据选择单元，其选择端和所述第一计数单元连接，用于接收所述使能信号并输入矩阵数据。
3.如权利要求2所述的矩阵转置装置，其特征在于，所述第二数据选择单元包括：
第一多路选择器，其选择端和所述第一计数单元连接，当接收到第一信号，其输入端输入矩阵数据；
与门单元，其一个输入端口和所述第一计数单元连接，另一个输入端口输入固定值1；
第二多路选择器，其输入端和第一多路选择器的输出端连接，其选择端和与门单元的输出端连接，用于当所述第一计数单元清零后，停止输出。
4.如权利要求2所述的矩阵转置装置，其特征在于，所述输入模块还包括：
数据存储器，用于存储输入的矩阵数据，其输出端和所述第二数据选择单元连接。
5.如权利要求1所述的矩阵转置装置，其特征在于，所述矩阵转置装置还包括：
寄存器，其输入端和所述输入模块连接，输出端和所述第一数据选择单元连接，用于存储编号的矩阵数据。
6.如权利要求1所述的矩阵转置装置，其特征在于，所述第二计数单元的个数与矩阵的列数相同，其中每一个第二计数单元对应一列矩阵数据。
7.如权利要求6所述的矩阵转置装置，其特征在于，所述第二计数单元从和其对应列的列数编号开始每间隔N-1个数据计数一次并输出一个第二信号，所述N为矩阵的总列数，所述第二信号包括当前次计数的矩阵数据的编号。
8.如权利要求7所述的矩阵转置装置，其特征在于，所述第一数据选择单元接收第二信号，输出该第二信号中矩阵数据编号对应的矩阵数据。
9.一种矩阵转置方法，其特征在于，用于权利要求1-8任一所述的矩阵转置装置，所述方法包括：
第一计数单元对矩阵数据进行计数，所述第一计数单元每计数一次输出一个使能信号；
所述输入模块接收到一次所述使能信号后输入一个所述矩阵数据；
第二计数单元间隔计数，和矩阵第n列对应的第二计数单元从n开始计数，其计数间隔为N-1，其中N为矩阵数据的总列数，每个所述第二计数单元输出一组第二信号，每组所述第二信号包括和所述第二计数单元对应列的矩阵数据的编号信息；
第二计数单元计数时输出第二信号给第一数据选择单元，所述第一数据选择单元根据所述第二信号中携带的矩阵数据编号，输出该编号对应的矩阵数据，依次输出每组所述第二信号对应的矩阵的列数据作为转置后的矩阵的行数据。
10.一种显示装置，其特征在于，包括如权利要求1至8任一所述的矩阵转置装置。
CN201811167839.9A 2018-10-08 2018-10-08 矩阵转置装置及方法、显示装置 Expired - Fee Related CN109408117B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811167839.9A CN109408117B (zh) 2018-10-08 2018-10-08 矩阵转置装置及方法、显示装置
PCT/CN2019/107365 WO2020073795A1 (zh) 2018-10-08 2019-09-23 矩阵转置装置及方法、显示装置
US16/760,325 US11204741B2 (en) 2018-10-08 2019-09-23 Device and method for transposing matrix, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811167839.9A CN109408117B (zh) 2018-10-08 2018-10-08 矩阵转置装置及方法、显示装置

Publications (2)

Publication Number Publication Date
CN109408117A CN109408117A (zh) 2019-03-01
CN109408117B true CN109408117B (zh) 2021-01-26

Family

ID=65466044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811167839.9A Expired - Fee Related CN109408117B (zh) 2018-10-08 2018-10-08 矩阵转置装置及方法、显示装置

Country Status (3)

Country Link
US (1) US11204741B2 (zh)
CN (1) CN109408117B (zh)
WO (1) WO2020073795A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109408117B (zh) 2018-10-08 2021-01-26 京东方科技集团股份有限公司 矩阵转置装置及方法、显示装置
CN110826711B (zh) * 2019-10-29 2022-04-26 中昊芯英(杭州)科技有限公司 一种矩阵处理装置、方法及设备
CN116910437B (zh) * 2023-09-12 2023-12-12 腾讯科技（深圳）有限公司 矩阵转置装置、方法、ai处理器及计算机设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1122026A (zh) * 1994-08-19 1996-05-08 财团法人工业技术研究院 离散余弦转换/反离散余弦转换电路的转置存储器
US5805476A (en) * 1995-11-01 1998-09-08 Korea Telecommunication Authority Very large scale integrated circuit for performing bit-serial matrix transposition operation
CN101706760A (zh) * 2009-10-20 2010-05-12 北京龙芯中科技术服务中心有限公司 矩阵转置自动控制电路系统及矩阵转置方法
CN103168289A (zh) * 2011-10-14 2013-06-19 松下电器产业株式会社 转置运算装置及其集成电路、以及转置处理方法
CN105282556A (zh) * 2014-07-08 2016-01-27 财团法人工业技术研究院 矩阵转置电路
CN205721754U (zh) * 2016-06-08 2016-11-23 成都傅立叶电子科技有限公司 矩阵数据转置装置
CN108446252A (zh) * 2017-02-16 2018-08-24 谷歌有限责任公司 矩阵向量处理器中的转置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2617621B1 (fr) * 1987-07-03 1989-12-01 Thomson Semiconducteurs Memoire de transposition pour circuit de traitement de donnees
FR2626693B1 (fr) * 1987-12-03 1990-08-10 France Etat Dispositif et procede a memoire tampon, notamment pour la transposition matricielle ligne-colonne de sequences de donnees
US5481487A (en) * 1994-01-28 1996-01-02 Industrial Technology Research Institute Transpose memory for DCT/IDCT circuit
JP3845920B2 (ja) * 1996-11-26 2006-11-15 ソニー株式会社 行列転置装置
US5978370A (en) * 1997-01-13 1999-11-02 At&Tcorp Circuit-switched switching system
US5938763A (en) * 1997-08-06 1999-08-17 Zenith Electronics Corporation System for transposing data from column order to row order
JP2001117909A (ja) * 1999-10-21 2001-04-27 Oki Electric Ind Co Ltd マトリクス形式データの転置回路
US7669014B2 (en) * 2007-07-23 2010-02-23 Nokia Corporation Transpose memory and method thereof
US9268746B2 (en) * 2008-03-07 2016-02-23 St Ericsson Sa Architecture for vector memory array transposition using a block transposition accelerator
WO2011064898A1 (en) * 2009-11-26 2011-06-03 Nec Corporation Apparatus to enable time and area efficient access to square matrices and its transposes distributed stored in internal memory of processing elements working in simd mode and method therefore
US20110264723A1 (en) * 2010-04-21 2011-10-27 Samsung Electronics Co., Ltd. System and method for successive matrix transposes
US9451625B2 (en) 2013-09-19 2016-09-20 Telefonaktiebolaget Lm Ericsson (Publ) System and method for providing interference characteristics for interference mitigation
JP2018132901A (ja) * 2017-02-14 2018-08-23 富士通株式会社 演算処理装置および演算処理装置の制御方法
CN108169716B (zh) * 2017-11-29 2020-05-19 北京时代民芯科技有限公司 基于sdram芯片的sar成像系统矩阵转置装置和图案交织方法
CN108053855B (zh) * 2017-11-29 2021-01-08 北京时代民芯科技有限公司 一种基于sdram芯片的矩阵转置方法
CN109408117B (zh) * 2018-10-08 2021-01-26 京东方科技集团股份有限公司 矩阵转置装置及方法、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1122026A (zh) * 1994-08-19 1996-05-08 财团法人工业技术研究院 离散余弦转换/反离散余弦转换电路的转置存储器
US5805476A (en) * 1995-11-01 1998-09-08 Korea Telecommunication Authority Very large scale integrated circuit for performing bit-serial matrix transposition operation
CN101706760A (zh) * 2009-10-20 2010-05-12 北京龙芯中科技术服务中心有限公司 矩阵转置自动控制电路系统及矩阵转置方法
CN103168289A (zh) * 2011-10-14 2013-06-19 松下电器产业株式会社 转置运算装置及其集成电路、以及转置处理方法
CN105282556A (zh) * 2014-07-08 2016-01-27 财团法人工业技术研究院 矩阵转置电路
CN205721754U (zh) * 2016-06-08 2016-11-23 成都傅立叶电子科技有限公司 矩阵数据转置装置
CN108446252A (zh) * 2017-02-16 2018-08-24 谷歌有限责任公司 矩阵向量处理器中的转置

Also Published As

Publication number Publication date
WO2020073795A1 (zh) 2020-04-16
US11204741B2 (en) 2021-12-21
CN109408117A (zh) 2019-03-01
US20200341735A1 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
CN109408117B (zh) 矩阵转置装置及方法、显示装置
EP3602278B1 (en) Systems, methods, and apparatuses for tile matrix multiplication and accumulation
US10984074B2 (en) Accelerator for sparse-dense matrix multiplication
EP3629158A2 (en) Systems and methods for performing instructions to transform matrices into row-interleaved format
CN102591615A (zh) 结构化混合位宽乘法运算方法及装置
CN101729463A (zh) 一种实现快速傅立叶变换、反变换的硬件装置及方法
US20190042540A1 (en) Systems, methods, and apparatuses for matrix operations
EP3343359A1 (en) Apparatus and method for processing sparse data
US20210271736A1 (en) Method, circuit, and soc for performing matrix multiplication operation
CN101154216A (zh) 快速傅立叶变换电路及快速傅立叶变换方法
CN100456231C (zh) 灵活分配运算群资源的流处理器扩展方法
CN102629238A (zh) 支持向量条件访存的方法和装置
CN102004720B (zh) 可变长快速傅立叶变换电路及实现方法
US20190129914A1 (en) Implementation method of a non-radix-2-point multi data mode fft and device thereof
CN103293373A (zh) 电能计量装置及其电能计量芯片
CN103677735B (zh) 一种数据处理装置及数字信号处理器
EP3757822A1 (en) Apparatuses, methods, and systems for enhanced matrix multiplier architecture
CN114510217A (zh) 处理数据的方法、装置和设备
CN102929575A (zh) 一种模乘法器
US11797074B2 (en) Multi-mode integrated circuits with balanced energy consumption
CN113836481B (zh) 矩阵计算电路、方法、电子设备及计算机可读存储介质
CN109657192B (zh) 一种用于fft中旋转因子乘运算的操作数地址生成方法
CN108664272B (zh) 一种处理器内核结构
CN111222632B (zh) 计算装置、计算方法及相关产品
CN117932201A (zh) 一种risc-v矩阵运算的芯片和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210126