JPH0664446B2 - 一括縦横変換方式 - Google Patents
一括縦横変換方式Info
- Publication number
- JPH0664446B2 JPH0664446B2 JP60208301A JP20830185A JPH0664446B2 JP H0664446 B2 JPH0664446 B2 JP H0664446B2 JP 60208301 A JP60208301 A JP 60208301A JP 20830185 A JP20830185 A JP 20830185A JP H0664446 B2 JPH0664446 B2 JP H0664446B2
- Authority
- JP
- Japan
- Prior art keywords
- character data
- data
- address counter
- character
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
- Dot-Matrix Printers And Others (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ 本発明は例えばキャラクタデータをCRT表示状態からプ
リンタ印字状態に変換するための一括縦横変換方式に関
する。
リンタ印字状態に変換するための一括縦横変換方式に関
する。
［従来技術］ 文字や記号等のキャラクタデータをCRTに表示したりす
る場合のように計算機内で処理する際には、通常当該キ
ャラクタデータの各行を横方向にアクセスしてデータ転
送処理を行っており、これに対し、キャラクタデータを
印字する際には、印字ヘッドが縦長であるため、これに
あわせてキャラクタデータの各列を縦方向に順次読み出
してデータ転送処理を行わなくてはならず、データアク
セス方向を縦横変換しなくてはならない。このため、キ
ャラクタデータ印字にあたっては、キャラクタデータを
いったんメモリに書き込んでおき、これを各列につき縦
方向に読み出して印字を行うようにしていた。
る場合のように計算機内で処理する際には、通常当該キ
ャラクタデータの各行を横方向にアクセスしてデータ転
送処理を行っており、これに対し、キャラクタデータを
印字する際には、印字ヘッドが縦長であるため、これに
あわせてキャラクタデータの各列を縦方向に順次読み出
してデータ転送処理を行わなくてはならず、データアク
セス方向を縦横変換しなくてはならない。このため、キ
ャラクタデータ印字にあたっては、キャラクタデータを
いったんメモリに書き込んでおき、これを各列につき縦
方向に読み出して印字を行うようにしていた。
［従来技術の問題点］ しかしながら、このアクセス方向の縦横方向変換にあた
ってのメモリへの書き込みとその後の読み出しは、キャ
ラクタデータの１つごとに行われており、書き込み処理
と読み出し処理との切り換え、アドレスのリセット等を
その都度行わなくてはならず、CPUの処理内容が多くな
るという問題があった。また、アクセス方向の縦横方向
の変換に用いられるメモリは、１つのキャラクタデータ
（つまり１文字）がきっちり記憶できる1Kビットのもの
がよく用いられてきたが、近年RAMが大容量化されるに
従って、小容量の1Kビットのものがあまり生産されなく
なってきているため、4Kビットや16KビットのRAMを用い
ざるを得なくなっており、そうすると、キャラクタデー
タ記憶には1Kビットで十分であるため、他の残りのメモ
リ部分は無駄になってしまうという問題点もあった。
ってのメモリへの書き込みとその後の読み出しは、キャ
ラクタデータの１つごとに行われており、書き込み処理
と読み出し処理との切り換え、アドレスのリセット等を
その都度行わなくてはならず、CPUの処理内容が多くな
るという問題があった。また、アクセス方向の縦横方向
の変換に用いられるメモリは、１つのキャラクタデータ
（つまり１文字）がきっちり記憶できる1Kビットのもの
がよく用いられてきたが、近年RAMが大容量化されるに
従って、小容量の1Kビットのものがあまり生産されなく
なってきているため、4Kビットや16KビットのRAMを用い
ざるを得なくなっており、そうすると、キャラクタデー
タ記憶には1Kビットで十分であるため、他の残りのメモ
リ部分は無駄になってしまうという問題点もあった。
［発明の目的］ そこで、本発明はCPUの処理内容が少なくて、CPUの処理
効率が良く、アクセス方向の縦横方向の変換に用いられ
るメモリに無駄のない一括縦横変換方式を提供すること
にある。
効率が良く、アクセス方向の縦横方向の変換に用いられ
るメモリに無駄のない一括縦横変換方式を提供すること
にある。
［発明の要点］ この目的を達成するため、本発明は大容量のメモリ内
に、キャラクタデータが１つずつ記憶される記憶エリア
を複数形成して、この複数のキャラクタデータのアクセ
ス方向を一括して縦横方向変換するようにしたことを要
点とするものである。
に、キャラクタデータが１つずつ記憶される記憶エリア
を複数形成して、この複数のキャラクタデータのアクセ
ス方向を一括して縦横方向変換するようにしたことを要
点とするものである。
［実施例の構成］ 以下本発明の一実施例につき詳述する。
第１図はキャラクタデータのアクセス方向を縦横変換す
るための回路であり、図中１はＰ−Ｓ（パラレル−シリ
アル）シフトレジスタであり、CPU（図示せず）からの
パラレルなキャラクタデータはこのＰ−Ｓシフトレジス
タ１ではシリアル変換される。この場合、キャラクタデ
ータは32ビット×32ビット＝1Kビットのデータ容量を有
し、この32×32ビットデータの横方向の各行の32ビット
データがパラレルな形となっている。このＰ−Ｓシフト
レジスタ１でシリアル変換されたキャラクタデータは、
16KビットのRAM2内に縦横夫々４つに分割形成された16
個の記憶エリア３の１つ１つに順次書き込まれている。
RAM2に16個のキャラクタデータがプリセットされると、
このキャラクタデータは順次読み出されＳ−Ｐ（シリア
ル−パラレル）シフトレジスタ４でパラレル変換され、
各キャラクタデータ間にスペースデータが挿入されて、
プリンタ（図示せず）に与えられ印字出力されていく。
この場合、キャラクタデータは32×32ビットデータの縦
方向の各列のデータが上から順にシリアルに読み出さ
れ、Ｓ−Ｐシフトレジスタ４で各列の32ビットデータが
パラレルな形に変換され、キャラクタデータの縦横変換
が行われる。
るための回路であり、図中１はＰ−Ｓ（パラレル−シリ
アル）シフトレジスタであり、CPU（図示せず）からの
パラレルなキャラクタデータはこのＰ−Ｓシフトレジス
タ１ではシリアル変換される。この場合、キャラクタデ
ータは32ビット×32ビット＝1Kビットのデータ容量を有
し、この32×32ビットデータの横方向の各行の32ビット
データがパラレルな形となっている。このＰ−Ｓシフト
レジスタ１でシリアル変換されたキャラクタデータは、
16KビットのRAM2内に縦横夫々４つに分割形成された16
個の記憶エリア３の１つ１つに順次書き込まれている。
RAM2に16個のキャラクタデータがプリセットされると、
このキャラクタデータは順次読み出されＳ−Ｐ（シリア
ル−パラレル）シフトレジスタ４でパラレル変換され、
各キャラクタデータ間にスペースデータが挿入されて、
プリンタ（図示せず）に与えられ印字出力されていく。
この場合、キャラクタデータは32×32ビットデータの縦
方向の各列のデータが上から順にシリアルに読み出さ
れ、Ｓ−Ｐシフトレジスタ４で各列の32ビットデータが
パラレルな形に変換され、キャラクタデータの縦横変換
が行われる。
このRAM2へのキャラクタデータの書き込み及び読み出し
は、シーケンスコントロール部５によってカウントコン
トロールされるＸアドレス発生部６、Ｙアドレス発生部
７からのＸ（列）アドレスデータ、Ｙ（行）アドレスデ
ータに基づいて行われ、Ｘアドレス発生部６、Ｙアドレ
ス発生部７は夫々Ｘチェーンポインタ８及びＸアドレス
カウンタ10、Ｙチェーンポインタ９及びＹアドレスカウ
ンタ11よりなっている。Ｘチェーンポインタ８は４×４
の記憶エリア３のうち、Ｘ（列）の記憶エリア３を指定
し、Ｙチェーンポインタ９は同じく４×４の記憶エリア
３のうちＹ（行）の記憶エリア３を指定するものであ
る。Ｘアドレスカウンタ10は上記Ｘチェーンポインタ
８、Ｙチェーンポインタ９で指定された記憶エリア３の
32×32のドットポイントのうちＸ（列）のアドレスを指
定し、Ｙアドレスカウンタ11は同じくＸチェーンポイン
タ８、Ｙチェーンポインタ９で指定された記憶エリア３
の32×32ドットポイントのうちＹ（行）のアドレスを指
定するものでＸアドレスカウンタ10、Ｙアドレスカウン
タ11ともに24進のカウンタである。
は、シーケンスコントロール部５によってカウントコン
トロールされるＸアドレス発生部６、Ｙアドレス発生部
７からのＸ（列）アドレスデータ、Ｙ（行）アドレスデ
ータに基づいて行われ、Ｘアドレス発生部６、Ｙアドレ
ス発生部７は夫々Ｘチェーンポインタ８及びＸアドレス
カウンタ10、Ｙチェーンポインタ９及びＹアドレスカウ
ンタ11よりなっている。Ｘチェーンポインタ８は４×４
の記憶エリア３のうち、Ｘ（列）の記憶エリア３を指定
し、Ｙチェーンポインタ９は同じく４×４の記憶エリア
３のうちＹ（行）の記憶エリア３を指定するものであ
る。Ｘアドレスカウンタ10は上記Ｘチェーンポインタ
８、Ｙチェーンポインタ９で指定された記憶エリア３の
32×32のドットポイントのうちＸ（列）のアドレスを指
定し、Ｙアドレスカウンタ11は同じくＸチェーンポイン
タ８、Ｙチェーンポインタ９で指定された記憶エリア３
の32×32ドットポイントのうちＹ（行）のアドレスを指
定するものでＸアドレスカウンタ10、Ｙアドレスカウン
タ11ともに24進のカウンタである。
またCPUからスペース量ラッチ12には、その時指定され
た文字と文字の間隔幅を示すスペースデータがスペース
量ラッチ12にラッチされてカウンタ13に与えられ、各記
憶エリア３よりキャラクタデータが読み出されるごとに
シーケンスコントロール部５からのカウントスタート信
号によってカウンタ13よりＳ−Ｐシフトレジスタ４のCL
R端子にスペースデータに応じた分だけクリア信号が送
られ、文字間隔が形成される。
た文字と文字の間隔幅を示すスペースデータがスペース
量ラッチ12にラッチされてカウンタ13に与えられ、各記
憶エリア３よりキャラクタデータが読み出されるごとに
シーケンスコントロール部５からのカウントスタート信
号によってカウンタ13よりＳ−Ｐシフトレジスタ４のCL
R端子にスペースデータに応じた分だけクリア信号が送
られ、文字間隔が形成される。
［実施例の動作］ 次に本実施例の動作について述べる。
＜RAM2への書き込み処理＞ いま、CRT（図示せず）等に表示されているキャラクタ
データについて印字の指示がなされたものとすると、CP
Uは第１図の全回路をクリアし（ステップA1）、行
（横）方向にパラレルなキャラクタデータをＰ−Ｓシフ
トレジスタ１でシリアルなデータに変換してRAM2に与
え、Ｘアドレスカウンタ10を「０」から順次インクリメ
ントしていく（ステップA2〜A4）。この場合、Ｘチェー
ンポインタ８、Ｙチェーンポインタ９、Ｙアドレスカウ
ンタ11はクリアされて「０」のままだから、キャラクタ
データはRAM2の１行１列目の記憶エリア３内の１行目に
書き込まれていく。
データについて印字の指示がなされたものとすると、CP
Uは第１図の全回路をクリアし（ステップA1）、行
（横）方向にパラレルなキャラクタデータをＰ−Ｓシフ
トレジスタ１でシリアルなデータに変換してRAM2に与
え、Ｘアドレスカウンタ10を「０」から順次インクリメ
ントしていく（ステップA2〜A4）。この場合、Ｘチェー
ンポインタ８、Ｙチェーンポインタ９、Ｙアドレスカウ
ンタ11はクリアされて「０」のままだから、キャラクタ
データはRAM2の１行１列目の記憶エリア３内の１行目に
書き込まれていく。
そしてＸアドレスカウンタ10が、「24」になれば、CPU
は横１行分のキャラクタデータの書き込みが終ったこと
を判別し（ステップA4）、Ｙアドレスカウンタ11を１つ
インクリメントし、以後、Ｘアドレスカウンタ10が「2
4」になるごとにＹアドレスカウンタ11を１つインクリ
メントしていく（ステップA5）。さらにＹアドレスカウ
ンタ11が「24」になれば、CPUは記憶エリア３一つ分の
キャラクタデータの書き込みが終ったことを判別し（ス
テップA5）、Ｘチェーンポインタ８を１つインクリメン
トして右隣の記憶エリア３に次のキャラクタデータの書
き込みを開始させる（ステップA6）。
は横１行分のキャラクタデータの書き込みが終ったこと
を判別し（ステップA4）、Ｙアドレスカウンタ11を１つ
インクリメントし、以後、Ｘアドレスカウンタ10が「2
4」になるごとにＹアドレスカウンタ11を１つインクリ
メントしていく（ステップA5）。さらにＹアドレスカウ
ンタ11が「24」になれば、CPUは記憶エリア３一つ分の
キャラクタデータの書き込みが終ったことを判別し（ス
テップA5）、Ｘチェーンポインタ８を１つインクリメン
トして右隣の記憶エリア３に次のキャラクタデータの書
き込みを開始させる（ステップA6）。
こうして、１つのキャラクタデータの書き込みが終了し
ても続いて次のキャラクタデータが書き込まれ、書き込
み処理が継続され、読み出し処理への切換処理はこの時
には不要となる。この場合、Ｘアドレスカウンタ10、Ｙ
アドレスカウンタ11は、記憶エリア３が32×32ビットで
あるにもかかわらず「24」ビット分しかカウントしない
のは、キャラクタデータは24×24ビット分のデータしか
なく、残りは空白部分として処理するためである。
ても続いて次のキャラクタデータが書き込まれ、書き込
み処理が継続され、読み出し処理への切換処理はこの時
には不要となる。この場合、Ｘアドレスカウンタ10、Ｙ
アドレスカウンタ11は、記憶エリア３が32×32ビットで
あるにもかかわらず「24」ビット分しかカウントしない
のは、キャラクタデータは24×24ビット分のデータしか
なく、残りは空白部分として処理するためである。
次いで、Ｘチェーンポインタ８が「４」になれば、CPU
は横に記憶エリア３四つ分すなわちRAM2の１行分のキャ
ラクタデータの書き込みが終ったことを判別し（ステッ
プA6）、以後、Ｘチェーンポインタ８が「４」になるご
とにＹチェーンポインタ９を１つインクリメントしてい
く（ステップA7）。さらにＹチェーンポインタ９が
「４」になれば、CPUはRAM2全体に16個分のキャラクタ
データの書き込みが終ったことを判別し（ステップA
7）、RAM2への書き込み処理を終える。
は横に記憶エリア３四つ分すなわちRAM2の１行分のキャ
ラクタデータの書き込みが終ったことを判別し（ステッ
プA6）、以後、Ｘチェーンポインタ８が「４」になるご
とにＹチェーンポインタ９を１つインクリメントしてい
く（ステップA7）。さらにＹチェーンポインタ９が
「４」になれば、CPUはRAM2全体に16個分のキャラクタ
データの書き込みが終ったことを判別し（ステップA
7）、RAM2への書き込み処理を終える。
こうして、RAM2全体にキャラクタデータが複数プリセッ
トされ、メモリが無駄なく使用される。
トされ、メモリが無駄なく使用される。
＜RAM2からの読み出し処理＞ このようにして、RAM2へのキャラクタデータの書き込み
が終了すると、CPUは第３図に示すキャラクタデータの
読み出し処理を開始する。すなわち、CPUはシーケンス
コントロール部５、Ｘアドレス発生部６、Ｙアドレス発
生部７等をクリアし（ステップB1）、RAM2より読み出し
たキャラクタデータをＳ−Ｐシフトレジスタ４にプリセ
ットしてＹアドレスカウンタ11を順次インクリメントし
ていく（ステップB2〜B4）。この場合、Ｘチェーンポイ
ンタ８、Ｙチェーンポインタ９、Ｘアドレスカウンタ10
はクリアされて「０」のままだから、読み出されるキャ
ラクタデータはRAM2の１行１列目の記憶エリア３内の１
列目のデータとなる。
が終了すると、CPUは第３図に示すキャラクタデータの
読み出し処理を開始する。すなわち、CPUはシーケンス
コントロール部５、Ｘアドレス発生部６、Ｙアドレス発
生部７等をクリアし（ステップB1）、RAM2より読み出し
たキャラクタデータをＳ−Ｐシフトレジスタ４にプリセ
ットしてＹアドレスカウンタ11を順次インクリメントし
ていく（ステップB2〜B4）。この場合、Ｘチェーンポイ
ンタ８、Ｙチェーンポインタ９、Ｘアドレスカウンタ10
はクリアされて「０」のままだから、読み出されるキャ
ラクタデータはRAM2の１行１列目の記憶エリア３内の１
列目のデータとなる。
そして、Ｙアドレスカウンタ11が「８」、「16」になれ
ば、CPUはプリンタに１ステップ分印字を行わせるた
め、Ｓ−Ｐシフトレジスタ４に蓄えられた８ビット分の
キャラクタデータをプリンタに出力させ（ステップB
5）、「24」になれば、CPUは縦１列分のキャラクタデー
タの読み出しが終ったことを判別し（ステップB6）、Ｘ
アドレスカウンタ10を１つインクリメントし、以後Ｙア
ドレスカウンタ11が「24」になるごとにＸアドレスカウ
ンタ10を１つインクリメントしていく（ステップB7）。
さらにＸアドレスカウンタ10が「24」になれば、CPUは
記憶エリア３一つ分の読み出しが終了したことを判別し
（ステップB7）、カウンタ13にカウントスタート信号を
与えてスペース量ラッチ12からのスペースデータに応じ
たクリア信号をＳ−Ｐシフトレジスタ４に与えさせ、文
字間隔スペースが形成される（ステップB8）。
ば、CPUはプリンタに１ステップ分印字を行わせるた
め、Ｓ−Ｐシフトレジスタ４に蓄えられた８ビット分の
キャラクタデータをプリンタに出力させ（ステップB
5）、「24」になれば、CPUは縦１列分のキャラクタデー
タの読み出しが終ったことを判別し（ステップB6）、Ｘ
アドレスカウンタ10を１つインクリメントし、以後Ｙア
ドレスカウンタ11が「24」になるごとにＸアドレスカウ
ンタ10を１つインクリメントしていく（ステップB7）。
さらにＸアドレスカウンタ10が「24」になれば、CPUは
記憶エリア３一つ分の読み出しが終了したことを判別し
（ステップB7）、カウンタ13にカウントスタート信号を
与えてスペース量ラッチ12からのスペースデータに応じ
たクリア信号をＳ−Ｐシフトレジスタ４に与えさせ、文
字間隔スペースが形成される（ステップB8）。
こうして、RAM2内にスペースデータを記憶させておかな
くとも、文字間隔を自動的に作成して印字出力させるこ
とができる。
くとも、文字間隔を自動的に作成して印字出力させるこ
とができる。
次いで、CPUはＸチェーンポインタ８を１つインクリメ
ントして右隣の記憶エリア３からのキャラクタデータの
読み出しを開始させる（ステップB9）。
ントして右隣の記憶エリア３からのキャラクタデータの
読み出しを開始させる（ステップB9）。
こうして、キャラクタデータの読み出し時においても、
１つのキャラクタデータの読み出し処理が終了しても続
いて次のキャラクタデータが読み出され、読み出し処理
が継続され、書き込み処理への切換処理は不要となる。
この場合、Ｘアドレスカウンタ10、Ｙアドレスカウンタ
11は記憶エリア３が32×32ビットであるにもかかわらず
「24」ビット分しかカウントしないのは、上述の書き込
み処理の時と同じく、キャラクタデータは24×24ビット
分のデータしかなく、残りは空白となっているからであ
る。
１つのキャラクタデータの読み出し処理が終了しても続
いて次のキャラクタデータが読み出され、読み出し処理
が継続され、書き込み処理への切換処理は不要となる。
この場合、Ｘアドレスカウンタ10、Ｙアドレスカウンタ
11は記憶エリア３が32×32ビットであるにもかかわらず
「24」ビット分しかカウントしないのは、上述の書き込
み処理の時と同じく、キャラクタデータは24×24ビット
分のデータしかなく、残りは空白となっているからであ
る。
そして、Ｘチェーンポインタ８が「４」になれば、CPU
は横に記憶エリア３四つ分すなわちRAM2の１行分のキャ
ラクタデータの読み出しが終ったことを判別し（ステッ
プB9）、以後Ｘチェーンポインタ８が「４」になるごと
にＹチェーンポインタ９を１つインクリメントしていく
（ステップB10）。さらにＹチェーンポインタ９が
「４」になれば、CPUはRAM2全体の16個分のキャラクタ
データの読み出しが終了したことを判別し（ステップB1
0）、RAM2の読み出し処理を終える。
は横に記憶エリア３四つ分すなわちRAM2の１行分のキャ
ラクタデータの読み出しが終ったことを判別し（ステッ
プB9）、以後Ｘチェーンポインタ８が「４」になるごと
にＹチェーンポインタ９を１つインクリメントしていく
（ステップB10）。さらにＹチェーンポインタ９が
「４」になれば、CPUはRAM2全体の16個分のキャラクタ
データの読み出しが終了したことを判別し（ステップB1
0）、RAM2の読み出し処理を終える。
こうして、RAM2全体から複数のキャラクタデータが読み
出され、メモリが無駄なく使用される。
出され、メモリが無駄なく使用される。
なお上記実施例では、キャラクタデータを記憶するメモ
リを16Kビットとしたが、4K、64K、256K、1M等のビット
容量のメモリを用いてもよく、スペースデータはCPUに
よる自動設定でも、操作者の選択設定でもよい。
リを16Kビットとしたが、4K、64K、256K、1M等のビット
容量のメモリを用いてもよく、スペースデータはCPUに
よる自動設定でも、操作者の選択設定でもよい。
［発明の効果］ この発明は以上詳細に説明したように、メモリ内に、１
つのキャラクタデータ（つまり１文字）が記憶される記
憶エリアを複数形成して、この複数のキャラクタデータ
のアクセス方向を一括して縦横方向変換するようにした
から、大容量のメモリでもキャラクタデータを１つしか
記憶できないといったことがなくなり、メモリいっぱい
に複数のキャラクタデータを記憶させることができ、メ
モリの無駄をなくし、メモリを有効に用いることができ
るほか、メモリにプリセットできる複数分のキャラクタ
データについては続けて読み出し処理又は書き込み処理
を行うことができるので、１つのキャラクタデータを書
き込むごとに読み出し処理への切換を行う必要がなくな
り、切換処理が不要となって、CPUの処理効果がたいへ
ん良くなる等の効果を奏する。
つのキャラクタデータ（つまり１文字）が記憶される記
憶エリアを複数形成して、この複数のキャラクタデータ
のアクセス方向を一括して縦横方向変換するようにした
から、大容量のメモリでもキャラクタデータを１つしか
記憶できないといったことがなくなり、メモリいっぱい
に複数のキャラクタデータを記憶させることができ、メ
モリの無駄をなくし、メモリを有効に用いることができ
るほか、メモリにプリセットできる複数分のキャラクタ
データについては続けて読み出し処理又は書き込み処理
を行うことができるので、１つのキャラクタデータを書
き込むごとに読み出し処理への切換を行う必要がなくな
り、切換処理が不要となって、CPUの処理効果がたいへ
ん良くなる等の効果を奏する。
第１図は本発明の一括縦横変換方式の一実施例を示す回
路図、第２図及び第３図はRAM2に対するキャラクタデー
タの書き込み及び読み出しの処理のフローチャートの図
である。 １……Ｐ−Ｓシフトレジスタ、２……RAM、３……記憶
エリア、４……Ｓ−Ｐシフトレジスタ、６……Ｘアドレ
ス発生部、７……Ｙアドレス発生部、12……スペース量
ラッチ、13……カウンタ。
路図、第２図及び第３図はRAM2に対するキャラクタデー
タの書き込み及び読み出しの処理のフローチャートの図
である。 １……Ｐ−Ｓシフトレジスタ、２……RAM、３……記憶
エリア、４……Ｓ−Ｐシフトレジスタ、６……Ｘアドレ
ス発生部、７……Ｙアドレス発生部、12……スペース量
ラッチ、13……カウンタ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｋ 15/12 Ｐ
Claims (1)
- 【請求項１】１つのキャラクタデータが記憶される記憶
エリアが複数形成されている記憶手段と、 上記各記憶エリアの各行を横方向に順次アドレス指定し
て、順番にキャラクタデータを書き込む書き込み手段
と、 上記各記憶エリアの各列を縦方向に順次アドレス指定し
て、順番にキャラクタデータを読み出す読み出し手段と を具備してなることを特徴とする一括縦横変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208301A JPH0664446B2 (ja) | 1985-09-20 | 1985-09-20 | 一括縦横変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208301A JPH0664446B2 (ja) | 1985-09-20 | 1985-09-20 | 一括縦横変換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6267585A JPS6267585A (ja) | 1987-03-27 |
| JPH0664446B2 true JPH0664446B2 (ja) | 1994-08-22 |
Family
ID=16553982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60208301A Expired - Lifetime JPH0664446B2 (ja) | 1985-09-20 | 1985-09-20 | 一括縦横変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0664446B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0175733B1 (ko) * | 1995-11-01 | 1999-04-15 | 이준 | 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로 |
-
1985
- 1985-09-20 JP JP60208301A patent/JPH0664446B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6267585A (ja) | 1987-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6330632B2 (ja) | ||
| JPH0664446B2 (ja) | 一括縦横変換方式 | |
| JPS5816189B2 (ja) | 文字パタ−ン発生方式 | |
| JPS5853338B2 (ja) | ドツト・トパタ−ン出力方式 | |
| JPS6230436B2 (ja) | ||
| JPS6267588A (ja) | 一括縦横変換方式 | |
| JPS597115B2 (ja) | アドレス作成方法 | |
| JP2804387B2 (ja) | 印刷画像の縦横変換方法 | |
| JPS5897083A (ja) | 縦横変換回路 | |
| KR900007282B1 (ko) | 도트 매트릭스 프린터(dot matrix printer)의 글자 3배 확대방법 | |
| JPS63250689A (ja) | ラスタ走査表示システム | |
| JP2846357B2 (ja) | フォントメモリ装置 | |
| JPS6173990A (ja) | 文字パタ−ン発生器 | |
| JPS606876Y2 (ja) | ドットパタ−−ン表示装置 | |
| JPH0439434B2 (ja) | ||
| JPS6352179A (ja) | デイスプレイ用ｒａｍの配置方法 | |
| EP0238113A2 (en) | Data display | |
| JPS6227711B2 (ja) | ||
| JPS6347908Y2 (ja) | ||
| JPH0486270A (ja) | パターン発生方式 | |
| JPS61275885A (ja) | 文字パタ−ン発生方法 | |
| JPS61272782A (ja) | キヤラクタジエネレ−タ | |
| JPH06125524A (ja) | ビデオプリンタ | |
| JPS602983A (ja) | 画像処理装置 | |
| JPS6183585A (ja) | 表示装置 |