JPS5853338B2 - ドツト・トパタ−ン出力方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、ドツト・パターン出力方式に関し、特に任意
の行数と列数の図形パターンを行単位から列単位または
列単位から行単位に変換するドツト・パターン出力方式
に関するものである。

従来、電子計算機等から文字を出力するディスプレイや
ブリンクでは、大部分が英、数、仮名文字を用いている
。

したがって、文字の種類が少く、文字のドツト・パター
ン構成も簡単であるため、あらかじめドツト・パターン
と対応する文字コードをすべて登録しておき、所望の文
字を出力する際には、コード・メモリから対応する文字
コードを読出し、読出されたコードでキャラクタ・ジェ
ネレータをアクセスすることにより、文字ドツト・パタ
ーンを発生させている。

その場合、ＣＲＴティスプレィでは水平に走査しながら
上から下へと文字を表示していくのに対して、シリアル
・プリンタでは文字に対して垂直に走査しながら左から
右へと１字ずつ印字していく。

したがって、ディスプレイ装置では、第１図ａに示すよ
うに、ドツト・マトリクスを文字Ａに対して水平方向の
行に分割して１行ずつ出力するキャラクタ・ジェネレー
タが内蔵され、またプリンタ装置では、第１図すに示す
ように、ドツト・マトリクスを文字Ａに対して垂直方向
の列に分割して１行ずつ出力するキャラクタ・ジェネレ
ータが内蔵されている。

すなわち、ディスプレイ装置のキャラクタ・ジェネレー
タに対しては、第１図ａのように、アドレス幅７、ビッ
ト幅５のメモリ素子を水平走査してＡのドツト・パター
ンを書込みまたプリンタ装置のキャラクタ・ジェネレー
タに対しては、第１図すのように、アドレス幅５、ビッ
ト幅７のメモリ素子を垂直走査してＡのドツト・パター
ンを書込む。

このような英字、数字、仮名のパターンに対して、漢字
の場合には種類が標準文字だけでも４０００字もあり、
文字パターン構成も複雑であるため、キャラクタ・ジェ
ネレータの記憶容量はきわめて大きくなる。

したがって、ディスプレイ装置とブリンク装置にそれぞ
れ独立に漢字用のキャラクタ・ジェネレータを備えるこ
とは、きわめて不経済となる。

そこで、従来より、キャラクタ・ジェネレータから行単
位で読出された文字パターンを縦横変換して列単位のパ
ターンにしたり、また逆に列単位の文字パターンを行単
位のパターンに変換する方法が用いられている。

さらに、第２図に示すように、行単位あるいは列単位の
いずれでも書込みが可能であり、かつ行単位あるいは列
単位のいずれでも読出し可能なドツト・パターン・メモ
リも提案されている。

しかし、従来の図形ドツト・パターン・メモリでは、縦
と横のドツト数が１種類あるいは２種類程度に固定され
ており、これ以外のドツト数の文字を表示したり印刷す
ることは不可能である。

本発明の目的は、このような欠点を解消するため、図形
パターンの縦のドツト数および横のドツト数を任意に変
更して出力することができ、かつ図形パターンを縦横変
換して漢字ディスプレイ、漢字プリンタあるいはグラフ
ィック・ディスプレイ、グラフィック・プリンタに出力
できるドツト・パターン出力方式を提供することにある
。

本発明のドツト・パターン出力方式は、出力可能なドツ
ト・パターンを行単位または列単位に格納するメモリと
、該メモリから出力されるドツト・パターイを行単位か
ら列単位、または列単位から行単位に変換する変換手段
を有する可視的出力装置において、上記メモリから出力
されるドツト・パターンのアドレスに対応して行数また
は列数を順次計数する計数手段と、変換すべき任意サイ
ズのドツト・パターンに応じて任意の行数または列数を
記憶する記憶手段と、該計数手段の値と記憶手段の値を
比較する比較手段を有し、該比較手段によって両者が一
致する毎に、前記計数手段を更新して、順次該メモリよ
りドツト・パターンを読み出して前記変換手段に与える
ようにしたことに特徴がある。

以下、本発明の実施例を、図面により説明する。

第３図は、本発明のドツト・パターン出力方式における
縦横変換回路のブロック図である。

第３図では、行単位に書込まれたドツト・パターン・メ
モリ２から文字パターンを読出し、データ・セレクタ３
でその中の１ビツトを選択することにより、行単位パタ
ーンから列単位パターンに変換する。

第３図のパターン・メモリ２では、アドレス幅（行数）
が１６、ビット幅（列数）が１６である。

このパターン・メモリ２に対して文字パターンを行単位
に書込むためのメモリ・ライト・レジスタ１、パターン
・メモリ２より出力されるデ゛−タ１６ビツト中の１ビ
ツトを、選択信号１５により決定して選択するデータ・
セレクタ３、およびこのデータ・セレクタ３から出力さ
れた１ビツトをシリアルに最大１６ビツトまで収納し、
データ出力線５に与えるシフト・レジスタ４がそれぞれ
接続される。

外部制御回路６は、各部にクロック１３を出力し、スト
ップ・アドレス・レジスタ８およびストップ・カラム・
レジスタ１０に一定数をセットする機能を有する。

アドレス・カウンタ７は、初期値０から順次パターン・
メモリ２のアドレスを指示する。

また、ストップ・アドレス・レジスタ８に１〜１５まで
の定数（行数）がセットされると、アドレス−数回路９
でレジスタ８の値とアドレス・カウンタ７の値とが比較
され、一致したときアドレス一致信号１４が出力される
。

カラム・カウンタ１１は、アドレス一致信号１４により
カウント・アップされ、データ・セレクタ３に対して選
択出力１５を送ることにより、行単位から列単位への変
換時に１６ビツトから１ビツトを選択させる。

ストップ・カラム・レジスタ１０にｌ〜１５までの定数
（列数）がセットされると、カラム−数回路１２でカラ
ム・カウンタ１１の値と比較され、一致したとき終了信
号１６が出力される。

次に、第５図すに示すような横１０ドツト×縦１２ドツ
トのパターンＰＴＮを行単位でパターン・メモリ２に書
込んだ後、これを読出して横１２ドツト×縦１０ドツト
の列単位のパターンに変換する動作を説明する。

ライト・レジスタ１を経由して、パターン・メモリ２に
対し、第４図に示すように、パターン（１０Ｘ１２ＰＴ
Ｎ）を列０〜９の１０ビット幅で行０から順次１，２，
３・・・・・・１１と書込むことにより、ｒＡＪを格納
する。

次に、パターン・メモリ２よりこのパターンを読出しな
がら行単位に書かれたものを列単位Ｏ〜９に変換するの
であるが、先ず、外部制御回路６によりアドレス・カウ
ンタ７およびカラム・カウンタ１１をイニシャライズし
て０をセットする。

次に、ストップ・アドレス・レジスタ８に行数１１をセ
ットし、またストップ・カラム・レジスり１０に列数９
をセットする。

アドレス・カウンタ７の値Ｏが読出しアドレスとしてパ
ターン・メモリ２に送られ、パターン・メモリ２からＯ
番地の内容が読出される。

すなわち、行Ｏの１６ビツトがデ゛−タ・セレクタ３に
出力される。

このとき、カラム・カウンタ１１の値がＯであるため、
選択出力１５によりデ゛−り・セレクタ３の１６ビツト
のうち第４図の行Ｏ２列０のＡで示すドツト情報が選択
されて出力し、クロック１３によりシフト・レジスタ４
に格納される。

シフト・クロック１３によってアドレス・カウンタ７の
値がカウント・アップされると、パターン・メモリ２の
１行目を指示するので、パターン・メモリ２から行１の
１６ビツトがデータ・セレクタ３に読出される。

このとき、カラム・カウンタ１１の値はＯを保持してい
るため、選択出力１５により第４図の行１列ＯのＢで示
すドツト情報が選択されて出力し、シフト・レジスト４
に格納される。

このようにして、順次、第４図の列ＯのＡ 、 Ｂ。

Ｃ，Ｄ・・・・・・のドツト情報がシフト・レジスタ４
に格納され、アドレス・カウンタ７が１１になると、パ
ターン・メモリ２よりＬで示すドツト情報が出力されて
シフト・レジスタ４に格納される。

このとき、アドレス・カウンタ７の出力とストップ・ア
ドレス・レジスタ８の出力は同一値となるため、アドレ
ス−数回路９より一致信号１４が出力される。

この一致信号１４により、カラム・カウンタ１１はカウ
ント・アップされるとともに、アドレス・カウンタ７が
リセットされ、値はＯとなる。

また、シフト・レジスタ４に格納されたＡ−Ｌの１２ビ
ツトの情報は、クロック１３によりデータ出力線５を経
由して外部に出力される。

次に、前述と同一の順序で、パターン・メモリ２が読出
されるが、このときカラム・カウンタ１１の値は１に変
っているので、データ・セレクタ３で選択されるビット
情報は第４図の１列目のＭ、Ｎ、０．Ｐ・・・・・・の
１２ビツトが順次出力され、シフト・レジスタ４に格納
される。

これによって、一致信号１４が出力され、カラム・カウ
ンタ１１がカウント・アップされて値は２となり、かつ
アドレス・カウンタ７がリセットされる。

このように、列０から順次パターン・メモリ２の内容が
列単位に編集され、９夕１泪になるとカラム・カウンタ
１１の値とストップ・カラム・レジスタ１０の値が一致
するため、一致回路１２より一致信号１６が出力されて
動作は終了する。

この結果、列（Ｏ〜９）Ｘ１２行の状態から行（０〜１
１）Ｘ１０列に変換されたことになる。

これまでの説明では、第５図すに示すような横１０ドツ
ト×縦１２ドツトの文字であるが、第５図ａに示すよう
な横１５ドツト×縦１５ドツトの文字の場合には、第３
図のストップ・アドレス・レジスタ８およびストップ・
カラム・レジスタ１０にそれぞれ縦と横、つまり行数１
４と列数１４をセットすることにより、縦横変換を行う
ことができる。

また、第４図では、パターン・メモリ２の容量として、
行数が１６、列数が１６となっているが、さらにメモリ
容量を増加するとともに、第３図のカウンタとレジスタ
の容量も追加することにより、行数Ｎ、列数Ｍにするこ
とができる（Ｍ、Ｎは任意の正の整数）。

さらに、第３図では行単位を列単位に変換する場合を示
しているが、簡単な変更により列単位を行単位に変換す
るように構成できる。

例えば、ドツト式の漢字プリンタにおいて、縦形編集と
横形編集が混在する場合、１個のパターン・メモリを用
いて出力時に縦横変換する方法がとられているが、漢字
プリンタでは文字パターンが伺種類も必要であり、かつ
グラフィック・モードで文字以外の図形も出力できるこ
とが望しく、この縦と横のドツトの組合せも多種となる
ので、この変換を容易にするため本発明を適用すればき
わめて効果的である。

以上のように、本発明によれば、縦のドツト数と横のド
ツト数の組合せの異なる図形パターンが混在するドツト
・パターン出力方式において、行単位で格納されている
データを列単位で出力する際に、あるいは列単位を行単
位で出力する際に、縦のドツト数と横のドツト数を任意
に変えて出力することができるので、漢字ブリンク、グ
ラフィック・プリンタ、漢字ディスプレイ、あるいはグ
ラフィック・ディスプレイに適用すればきわめて有効で
ある。

【図面の簡単な説明】

第１図はパターン・メモリにおける行単位または列単位
の書込みと読出しの説明図、第２図は行単位および列単
位のいずれでも読書きできるパターン・メモリの説明図
、第３図は本発明の実施例を示すドツト・パターン出力
方式の縦横変換回路のブロック図、第４図は第３図のパ
ターン・メモリの構成図、第５図は第３図のパターン・
メモリに書込める縦と横のドツト数の説明図である。 １：メモリ・ライト・レジスタ、２：パターン・メモリ
、３：データ・セレクタ、４：シフト・レジスタ、５：
データ出力線、６：外部制御回路、７：アドレス・カウ
ンタ、８ニストツプ・アドレス・レジスタ、９ニアドレ
ス−数回路、１０ニストツプ・カラム・レジスタ、１１
：カラム・カウンタ、１２：カラム一致回路、１３：ク
ロック信号、１４ニアドレス一致信号、１５：カラム出
力信号（選択信号）、１６：終了信号（カラム一致信号
）、ＡＤＲニアドレス、ＰＴＮ ：パターン。

Claims (1)

【特許請求の範囲】
1. １ 出力可能なドツトパターンを行単位または列単位に
   格納するメモリと、該メモリから出力されるドツト・パ
   ターンを行単位から列単位、または列単位から行単位に
   変換する変換手段を有する可視的出力装置において、上
   記メモリから出力されるドツト・パターンのアドレスに
   対応して行数または列数を順次計数する計数手段と、変
   換すべき任意サイズのドツト・パターンに応じて任意の
   行数または列数を記憶する記憶手段と該計数手段の値と
   記憶手段の値を比較する比較手段を有し、該比較手段に
   よって両者が一致する毎に、前記計数手段を更新して、
   順次該メモリよりドツト・パターンを読み出して前記変
   換手段に与えるようにしたことを特徴とするドツト・パ
   ターン出力方式。