JPS636593A - 文字パタ−ン発生装置 - Google Patents
文字パタ−ン発生装置Info
- Publication number
- JPS636593A JPS636593A JP61150138A JP15013886A JPS636593A JP S636593 A JPS636593 A JP S636593A JP 61150138 A JP61150138 A JP 61150138A JP 15013886 A JP15013886 A JP 15013886A JP S636593 A JPS636593 A JP S636593A
- Authority
- JP
- Japan
- Prior art keywords
- data
- character
- pattern
- rom
- character pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 8
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 3
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明はプリンタ等に設けられ、文字コードに応じた文
字パターンを発生する文字パターン発生装置に関する。
字パターンを発生する文字パターン発生装置に関する。
［従来技術］
文字をドツトパターンとして印字するプリンタでは、外
部機器から入力する文字コードを文字パターンに変換す
る文字パターン発生装置が内蔵あるいは着脱可能に設け
られている。
部機器から入力する文字コードを文字パターンに変換す
る文字パターン発生装置が内蔵あるいは着脱可能に設け
られている。
文字パターン発生装置は主たる要素として文字パターン
を記憶したＲＯＭで４Ｉ成されている。
を記憶したＲＯＭで４Ｉ成されている。
例えば縦２４ドツト、横２４ドツトの文字パターンを発
生する文字パターン発生装置では１文字パターンを３つ
のＲＯＭに分けて記憶している。
生する文字パターン発生装置では１文字パターンを３つ
のＲＯＭに分けて記憶している。
各ＲＯＭは１７ビツト入力、８ビツト出力のＲＯＭであ
り、入力の１７ビツトの上位１２ビツトで文字コードを
指定し下位５ビツトでスキャンアドレスを指定する。
り、入力の１７ビツトの上位１２ビツトで文字コードを
指定し下位５ビツトでスキャンアドレスを指定する。
縦２４ドツト、横２４ドツトの１文字分の文字パターン
の構成を第６図に示す、同図において横方向の各ライン
をＬｏ”Ｌ１２とし、各ラインにおけるパターンデータ
をｎｏ ”’Ｄ２３として示している。各ラインのＤｏ
”ＤＩのデータは上述の３つのＲＯＭのうち第１のＲ
ＯＭに記憶され、ＤＢ〜０１５のデータは第２図のＲＯ
Ｍに記憶され、０１６〜Ｄ２３のデータは第３のＲＯＭ
に記憶されている。
の構成を第６図に示す、同図において横方向の各ライン
をＬｏ”Ｌ１２とし、各ラインにおけるパターンデータ
をｎｏ ”’Ｄ２３として示している。各ラインのＤｏ
”ＤＩのデータは上述の３つのＲＯＭのうち第１のＲ
ＯＭに記憶され、ＤＢ〜０１５のデータは第２図のＲＯ
Ｍに記憶され、０１６〜Ｄ２３のデータは第３のＲＯＭ
に記憶されている。
そして、各ＲＯＭに対し同一の１７ビツトデータを入力
することにより上位１２ビツトで指定した所定文字にお
ける下位５ビツトで指定した所定ラインのパターンデー
タを各ＲＯＭは出力する。
することにより上位１２ビツトで指定した所定文字にお
ける下位５ビツトで指定した所定ラインのパターンデー
タを各ＲＯＭは出力する。
従って１文字分の文字パターンデータを出力させる際に
は上位１２ビツトを固定アドレスとし下位５ビツトのス
キャンアドレスを順次“０００００′より”１０１１１
″まで変化させて各ＲＯＭをアドレスし、各アドレス毎
の出力をプリンタ本体のドツトパターンメモリーに記憶
させるものである。
は上位１２ビツトを固定アドレスとし下位５ビツトのス
キャンアドレスを順次“０００００′より”１０１１１
″まで変化させて各ＲＯＭをアドレスし、各アドレス毎
の出力をプリンタ本体のドツトパターンメモリーに記憶
させるものである。
また、上位の２４ドツトＸ２４ドツト用の文字パターン
を発生するＲＯＭのスキャンアドレスは５ビツト構成で
あるため、スキャンアドレス′１１０００″〜“１１１
１１”の８ライン分のメモリ領域は使用されない。
を発生するＲＯＭのスキャンアドレスは５ビツト構成で
あるため、スキャンアドレス′１１０００″〜“１１１
１１”の８ライン分のメモリ領域は使用されない。
［従来技術とその問題点］
上述の様に２４ドツトＸ２４ドツト用の文字パターンを
発生するＲＯＭのスキャンアドレス“１１０００″′〜
“１１１１１”のメモリ領域は使用しない、従ってメモ
リ領域に空エリアが存在することになりＲＯＭの使用効
率が悪い。
発生するＲＯＭのスキャンアドレス“１１０００″′〜
“１１１１１”のメモリ領域は使用しない、従ってメモ
リ領域に空エリアが存在することになりＲＯＭの使用効
率が悪い。
このことは２４ドツトＸ２４ドツト用のＲＯＭに限らず
、ライン数が２１以外の文字用のＲＯＭにおいて発生す
る問題であり、例えば４０ドツトＸ４０ドツトの文字パ
ターンを発生するＲＯＭではスキャンアドレスは６ビツ
ト必要であり６４ラインまでアドレス指定できるが、６
４−４０＝２４ラインに対応するメモリ領域が空エリア
となる。
、ライン数が２１以外の文字用のＲＯＭにおいて発生す
る問題であり、例えば４０ドツトＸ４０ドツトの文字パ
ターンを発生するＲＯＭではスキャンアドレスは６ビツ
ト必要であり６４ラインまでアドレス指定できるが、６
４−４０＝２４ラインに対応するメモリ領域が空エリア
となる。
また、空エリアを存在させない様にＲＯＭの記憶領域内
に連続して異なる文字の文字パターンデータを記憶させ
ておくことも考えられるが文字を指定するアドレスと、
スキャンアドレスとをＬ位、下位のビットに分割でさす
、アドレス制御が複雑化し、ＲＯＭの周辺回路が複雑化
するという欠点を有している。
に連続して異なる文字の文字パターンデータを記憶させ
ておくことも考えられるが文字を指定するアドレスと、
スキャンアドレスとをＬ位、下位のビットに分割でさす
、アドレス制御が複雑化し、ＲＯＭの周辺回路が複雑化
するという欠点を有している。
［発明の目的］
本発明は上記従来の欠点に鑑み、文字パターンを記憶し
たＲＯＭ内のメモリ領域を効率良く使用すると共に、筒
車なアドレス制御により文字パターンを発生する文字パ
ターン発生装置を提供することを目的とする。
たＲＯＭ内のメモリ領域を効率良く使用すると共に、筒
車なアドレス制御により文字パターンを発生する文字パ
ターン発生装置を提供することを目的とする。
［発明の要点］
上記目的を達成するために本発明は１文字コードの指定
する記憶領域内に前記文字コードに対応するドツトパタ
ーンデータを記憶し、前記文字コードとスキャンアドレ
スに従って前記ドツトパターンを出力する文字パターン
発生装置において、前記記憶領域内に同一の文字に対応
する異なる文字種の複数のドツトパターンデータを記憶
したことを特徴とするものである。
する記憶領域内に前記文字コードに対応するドツトパタ
ーンデータを記憶し、前記文字コードとスキャンアドレ
スに従って前記ドツトパターンを出力する文字パターン
発生装置において、前記記憶領域内に同一の文字に対応
する異なる文字種の複数のドツトパターンデータを記憶
したことを特徴とするものである。
［発明の実施例］
以下本発明の実施例について図面を参照しながら詳述す
る。
る。
第１図は本実施例の文字パターン発生装置の要部回路ブ
ロック図である。同図において、１は５個のＲＯＭ１ａ
〜１ｅと、後述する多数のバス線で構成される文字パタ
ーンメモリであり、２は文字パターンメモリ１から文字
パターンデータを読出す為の制御回路であり、全体とし
てプリンタ本体に対し着脱可１蔚に設けられている。上
述の文字パターンメモリｌにはデータ線Ａを介して文字
コードデータが各ＲＯＭの上位アドレスとして直接入力
し、制御回路２には各文字のドツトラインおよびワード
を指定するスキャンアドレスデータが入力する。また１
文字パターンメモリｌの出力ラインＢには、プリンタ本
体に設けた図示しないページメモリが接続され、文字パ
ターンメモリ１から読出される文字パターンを記憶する
。
ロック図である。同図において、１は５個のＲＯＭ１ａ
〜１ｅと、後述する多数のバス線で構成される文字パタ
ーンメモリであり、２は文字パターンメモリ１から文字
パターンデータを読出す為の制御回路であり、全体とし
てプリンタ本体に対し着脱可１蔚に設けられている。上
述の文字パターンメモリｌにはデータ線Ａを介して文字
コードデータが各ＲＯＭの上位アドレスとして直接入力
し、制御回路２には各文字のドツトラインおよびワード
を指定するスキャンアドレスデータが入力する。また１
文字パターンメモリｌの出力ラインＢには、プリンタ本
体に設けた図示しないページメモリが接続され、文字パ
ターンメモリ１から読出される文字パターンを記憶する
。
）１０Ｍ１ａ〜ｌｅ内のメモリ領域には１例えば漢字や
アルファベット等の文字を構成するドットパターンが記
憶されている。そして記憶された各文字に対応するドツ
トパターンの一部が各々のＲＯＭ１ａ〜１ｅに分割して
記憶されている。第２図は上述の分割およびプリンタ本
体より出力されるスキャンアドレスデータを説明する図
であり、説明をわかり易くする為、１文字について示し
ている。また、同図（ａ）は４０Ｘ４０ド−／ トで構
成される文字パターンデータの場合であり同図（ｂ）は
２４Ｘ２４ドツトで構成される文字パターンデータの場
合を示す、同図（ａ）において、１文字のパターンデー
タ３はＲＯＭ１ａに領域ａのデータが記憶され、ＲＯＭ
１ｂに領域すのデータが記憶され、ＲＯＭ１ｃに領域Ｃ
のデータが記憶され、ＲＯＭ１ｄに領域ｄのデータが記
憶され。
アルファベット等の文字を構成するドットパターンが記
憶されている。そして記憶された各文字に対応するドツ
トパターンの一部が各々のＲＯＭ１ａ〜１ｅに分割して
記憶されている。第２図は上述の分割およびプリンタ本
体より出力されるスキャンアドレスデータを説明する図
であり、説明をわかり易くする為、１文字について示し
ている。また、同図（ａ）は４０Ｘ４０ド−／ トで構
成される文字パターンデータの場合であり同図（ｂ）は
２４Ｘ２４ドツトで構成される文字パターンデータの場
合を示す、同図（ａ）において、１文字のパターンデー
タ３はＲＯＭ１ａに領域ａのデータが記憶され、ＲＯＭ
１ｂに領域すのデータが記憶され、ＲＯＭ１ｃに領域Ｃ
のデータが記憶され、ＲＯＭ１ｄに領域ｄのデータが記
憶され。
ＲＯＭ１ｅに領域ｅのデータが記憶されている。
また、各ＲＯＭ１ａ〜１ｅの出力は８ビツトであり、Ｒ
ＯＭ１ａの出力データは１文字のパターンデータのＤＯ
”Ｄ７であり、ＲＯＭ１ｂの出力は１文字のパターンデ
ータのＤ８〜０１５であり。
ＯＭ１ａの出力データは１文字のパターンデータのＤＯ
”Ｄ７であり、ＲＯＭ１ｂの出力は１文字のパターンデ
ータのＤ８〜０１５であり。
ＲＯＭ１ｃの出力データは１文字パターンデータの０１
６〜０２３であり、１ｄの出力データは１文字のパター
ンデータのＤｙ４〜Ｄ３４であり、ＲＯＭ１ｅの出力デ
ータは１文字のパターンデータのＤ３２〜Ｄコ９である
。
６〜０２３であり、１ｄの出力データは１文字のパター
ンデータのＤｙ４〜Ｄ３４であり、ＲＯＭ１ｅの出力デ
ータは１文字のパターンデータのＤ３２〜Ｄコ９である
。
これらのＲＯＭ１ａ〜１ｅからの８ビツトデータは対応
する１６ビツトバスＢ１〜Ｂ３を介して前述の出力ライ
ンＢへ出力される。
する１６ビツトバスＢ１〜Ｂ３を介して前述の出力ライ
ンＢへ出力される。
１６ビツトバスＢ！〜Ｂ３への出力は当然１６ビツト（
１ワード）毎に行われるが、どのワード ゛を出力す
るかは後述するスキャンアドレスデータで指定する。こ
の指定は第２図（ａ）におけ頒〜σ）の順序で行われ、
この際のスキャンアドレスデータはこのｌθ進数を２進
数で表したデータである。
１ワード）毎に行われるが、どのワード ゛を出力す
るかは後述するスキャンアドレスデータで指定する。こ
の指定は第２図（ａ）におけ頒〜σ）の順序で行われ、
この際のスキャンアドレスデータはこのｌθ進数を２進
数で表したデータである。
（ただし、■、■、■・・・（）においては１６ビツト
の上位８ビツトのみがドツトパターンデータとして扱わ
れる。） 上述の説明は１文字に対してであるが、他のすべての文
字についても同様に５つのＲＯＭ１ａ〜ｌｅに分割して
各々の文字のパターンデータが記憶されている。そして
、前述の様に各々の文字パターンはデータバス線Ａから
入力する文字コードにより選択される構成である。
の上位８ビツトのみがドツトパターンデータとして扱わ
れる。） 上述の説明は１文字に対してであるが、他のすべての文
字についても同様に５つのＲＯＭ１ａ〜ｌｅに分割して
各々の文字のパターンデータが記憶されている。そして
、前述の様に各々の文字パターンはデータバス線Ａから
入力する文字コードにより選択される構成である。
また、同図（１＋）においても同様に領域ａ、ｂ、Ｃの
データは夫々ＲＯＭ１ａ、ｌｂ、１ｃに記憶され、スキ
ャンアドレスの指定Ｌ６〜６の順序で行われる。
データは夫々ＲＯＭ１ａ、ｌｂ、１ｃに記憶され、スキ
ャンアドレスの指定Ｌ６〜６の順序で行われる。
一方、制御回路２はスキャンアドレス制御部４、ＲＯＭ
セレクタ５とで構成されている。スキャンアドレス制御
部４はスキャンアドレスデータをデコードしＲＯＭスキ
ャンアドレスデータに変換する。このＲＯＭスキャンア
ドレスデータはアドレスバス線Ｃを介して各ＲＯＭへの
下位アドレスとして、ＲＯＭ１ａ−１ｅへ出力される。
セレクタ５とで構成されている。スキャンアドレス制御
部４はスキャンアドレスデータをデコードしＲＯＭスキ
ャンアドレスデータに変換する。このＲＯＭスキャンア
ドレスデータはアドレスバス線Ｃを介して各ＲＯＭへの
下位アドレスとして、ＲＯＭ１ａ−１ｅへ出力される。
また、ＲＯＭセレクタ５は第３図に示す回路で構成され
ている。すなわち、後述する入力ビットＣｌ ”、０
２ ′は各々インバータ６．７へ出力一り し、ピッ）ｃ＋’はイン゛ズ■′で反転された後、ＡＮ
Ｄゲート８及び９へ出力される。ビー／）Ｃ２′はイン
バータで反転された後、ＡＮＤゲート８及び１０へ出力
される。また、ビットＣ２’はインバータ７で反転され
た後、ＡＮＤゲート８及び１０へ出力されている。そし
て、ＡＮＤゲート８の出力はＲＯＭ１ａ、１ｂへ出力さ
れ、ＡＮＤゲート９の出力はＲＯＭ１ｃ、ｌｄへ出力さ
れ、ＡＮｆ）ゲートｌＯの出力はＲＯＭ１ｅへ出力され
る６以上の様な構成の本実施例の文字パターン発生装置
において、以下にその回路動作を説明する。パターンメ
モリ１内の所定の文字を読出す為の文字コードがＲＯＭ
１ａ−１ｅへ供給されると同時に、スキャンアドレス制
御部４ヘスキヤンアドレスが供給される。
ている。すなわち、後述する入力ビットＣｌ ”、０
２ ′は各々インバータ６．７へ出力一り し、ピッ）ｃ＋’はイン゛ズ■′で反転された後、ＡＮ
Ｄゲート８及び９へ出力される。ビー／）Ｃ２′はイン
バータで反転された後、ＡＮＤゲート８及び１０へ出力
される。また、ビットＣ２’はインバータ７で反転され
た後、ＡＮＤゲート８及び１０へ出力されている。そし
て、ＡＮＤゲート８の出力はＲＯＭ１ａ、１ｂへ出力さ
れ、ＡＮＤゲート９の出力はＲＯＭ１ｃ、ｌｄへ出力さ
れ、ＡＮｆ）ゲートｌＯの出力はＲＯＭ１ｅへ出力され
る６以上の様な構成の本実施例の文字パターン発生装置
において、以下にその回路動作を説明する。パターンメ
モリ１内の所定の文字を読出す為の文字コードがＲＯＭ
１ａ−１ｅへ供給されると同時に、スキャンアドレス制
御部４ヘスキヤンアドレスが供給される。
ここで例えば、所定の文字コードに対応して記憶されて
いる文字Ｆのパターンデータを第４図（ａ）に示す、こ
の文字Ｆのパターンデータは勿論前述の２図に示す様に
Ｄｏ”Ｄｚｑまで８ビツト毎にＲＯＭ１ａ−１ｅに分割
して記憶されている。
いる文字Ｆのパターンデータを第４図（ａ）に示す、こ
の文字Ｆのパターンデータは勿論前述の２図に示す様に
Ｄｏ”Ｄｚｑまで８ビツト毎にＲＯＭ１ａ−１ｅに分割
して記憶されている。
また、従来空エリアとなっていたスキャンアドレスのメ
モリ領域（Ｂスキャンの“０”〜“２３″）にもＦを逆
にした２４Ｘ２４ドツトのパターンデ−タが記憶されて
いる。
モリ領域（Ｂスキャンの“０”〜“２３″）にもＦを逆
にした２４Ｘ２４ドツトのパターンデ−タが記憶されて
いる。
この文字Ｆを読出す為にスキャンアドレスデータがスキ
ャンアドレス制御部４へ入力する。スキャンアドレス制
御！ｌ！１１４は８ビツト入力、８ビツト出力のアドレ
ス変換ＲＯＭでありこのアドレス変換ＲＯＭの入力（ア
ドレス）であるスキャンアドレスデータの中には上述の
文字Ｆのいずれかを選択するスキャンセレクト信号（ビ
ット）も含まれている。このスキャンアドレスデータを
第５図（ａ） 、 （ｂ）にａ、ａ′として示す。
ャンアドレス制御部４へ入力する。スキャンアドレス制
御！ｌ！１１４は８ビツト入力、８ビツト出力のアドレ
ス変換ＲＯＭでありこのアドレス変換ＲＯＭの入力（ア
ドレス）であるスキャンアドレスデータの中には上述の
文字Ｆのいずれかを選択するスキャンセレクト信号（ビ
ット）も含まれている。このスキャンアドレスデータを
第５図（ａ） 、 （ｂ）にａ、ａ′として示す。
同図（ａ）におけるａ、ａ’は第４図（ａ）の１１に示
す文字Ｆを選択する場合のスキャンアドレスデータであ
り、同図（ｂ）におけるａ、ａ”は第４図（ａ）の１２
に示す文字Ｆを選択する場合のスキャンアドレスデータ
である。すなわち、データバス線Ａから入力するスキャ
ンアドレスデータ８ビツトの中で最上位ピッ）ａが“０
”であれば第４図（ａ）の１１に示す文字を選択し、“
ｌ”であれば第４（ｂ）の１２に示す文字を選択する。
す文字Ｆを選択する場合のスキャンアドレスデータであ
り、同図（ｂ）におけるａ、ａ”は第４図（ａ）の１２
に示す文字Ｆを選択する場合のスキャンアドレスデータ
である。すなわち、データバス線Ａから入力するスキャ
ンアドレスデータ８ビツトの中で最上位ピッ）ａが“０
”であれば第４図（ａ）の１１に示す文字を選択し、“
ｌ”であれば第４（ｂ）の１２に示す文字を選択する。
また他の７ビツトａ′はｏｏｏｏｏｏｏ” （■）〜”
１１１０１１１” （（））または“ｏｏｏｏ。
１１１０１１１” （（））または“ｏｏｏｏ。
ＯＯ” （ｆ■）〜“０１０１１１１” （σりのアド
レスデータである。
レスデータである。
上述の様なスキャンアドレスデータがアドレス制御部４
へ入力すると、第５図（ａ）の２ビツトデータＣ′とＲ
ＯＭスキャンアドレスデータである６ビツトデータＣに
変換される。この２ビツトデータＣ′はスキャンアドレ
スデータが＋１される毎に”ｏｏ″、４０１″、”１０
″を順次繰り返すデータであり、６ビツトデータＣは２
ビツトデータＣ′が１サイクルする毎に＋１されるデー
タである。
へ入力すると、第５図（ａ）の２ビツトデータＣ′とＲ
ＯＭスキャンアドレスデータである６ビツトデータＣに
変換される。この２ビツトデータＣ′はスキャンアドレ
スデータが＋１される毎に”ｏｏ″、４０１″、”１０
″を順次繰り返すデータであり、６ビツトデータＣは２
ビツトデータＣ′が１サイクルする毎に＋１されるデー
タである。
２ビツトデータＣ′はＣＩ ′、ｃ２ ′としてＲＯ
Ｍセレクタ５へ入力し、前述の様にインバータ６を介し
て各々ＡＮＤゲート８〜１０へ供給される。したがって
、データＣ１’、 ０２ ′が０″、ｕ Ｏｎの時は
ＡＮＤゲート８から“１″（ハイ信号）がＲＯＭ１ａ、
１ｂへ供給され、データＣ１′、 ｃ２ ′がＯ′
″、′ｌ″の時はＡＮＤゲート９から“１″がＲＯＭ１
ｃ、１ｄへ供給され、データＣＩ ’、Ｃ２”が“ｌ
”、′Ｏ″の時はＡＮＤゲー）１０からｌ” （ハイ信
号）がＲＯＭ１ｅへ供給される。すなわち、２ビツトデ
ータＣ′が“００″峠“０１″→″１０″と順次変化す
る毎にＲＯＭ１ ａ、１ ｂ−ＲＯＭＩ ｃ、ｌｄ＋Ｒ
ＯＭ１ｅが順次選択される。そして、６ビツトデータＣ
はＲＯＭ１ａ〜１ｅのアドレスの下位６ビツトとして供
給され、２ビツトデータＣ′が１サイクルする毎に更新
される０例えばＲＯＭ１ａ、ｌｂが２ビツトデータＣ′
により選択されている時ＲＯＭ１ａ、ｌｂ内のＲＯＭス
キスキャンアドレス制御 ｏ ｏ ｏ ｏ”のパターン
データが選択され、１６ビツトずつ出力バス線Ｂ＋ 、
Ｂを介してプリンタ本体のページメモリへ読出される
。同様にＲＯＭ１ｃ、ｌｄが２ビツトデータＣ′により
選択されている時ＲＯＭ１ｃ、ｌｄ内のＲＯＭスキャン
アドレス“ｏｏｏｏｏｏ″のパターンデータが選択され
、１６ビツトずつ出力バス線Ｂｙ 、Ｂを介してページ
メモリへ読出される。さらに、ＲＯＭ１ｅが２ビツトデ
ータＣ′により選択されている時ＲＯＭ１ｅ内のＲＯＭ
スキャンアドレス“ｏｏｏｏｏｏ”のパターンデータが
出力バスｍＢ３．Ｂを介してページメモリへ読出される
。
Ｍセレクタ５へ入力し、前述の様にインバータ６を介し
て各々ＡＮＤゲート８〜１０へ供給される。したがって
、データＣ１’、 ０２ ′が０″、ｕ Ｏｎの時は
ＡＮＤゲート８から“１″（ハイ信号）がＲＯＭ１ａ、
１ｂへ供給され、データＣ１′、 ｃ２ ′がＯ′
″、′ｌ″の時はＡＮＤゲート９から“１″がＲＯＭ１
ｃ、１ｄへ供給され、データＣＩ ’、Ｃ２”が“ｌ
”、′Ｏ″の時はＡＮＤゲー）１０からｌ” （ハイ信
号）がＲＯＭ１ｅへ供給される。すなわち、２ビツトデ
ータＣ′が“００″峠“０１″→″１０″と順次変化す
る毎にＲＯＭ１ ａ、１ ｂ−ＲＯＭＩ ｃ、ｌｄ＋Ｒ
ＯＭ１ｅが順次選択される。そして、６ビツトデータＣ
はＲＯＭ１ａ〜１ｅのアドレスの下位６ビツトとして供
給され、２ビツトデータＣ′が１サイクルする毎に更新
される０例えばＲＯＭ１ａ、ｌｂが２ビツトデータＣ′
により選択されている時ＲＯＭ１ａ、ｌｂ内のＲＯＭス
キスキャンアドレス制御 ｏ ｏ ｏ ｏ”のパターン
データが選択され、１６ビツトずつ出力バス線Ｂ＋ 、
Ｂを介してプリンタ本体のページメモリへ読出される
。同様にＲＯＭ１ｃ、ｌｄが２ビツトデータＣ′により
選択されている時ＲＯＭ１ｃ、ｌｄ内のＲＯＭスキャン
アドレス“ｏｏｏｏｏｏ″のパターンデータが選択され
、１６ビツトずつ出力バス線Ｂｙ 、Ｂを介してページ
メモリへ読出される。さらに、ＲＯＭ１ｅが２ビツトデ
ータＣ′により選択されている時ＲＯＭ１ｅ内のＲＯＭ
スキャンアドレス“ｏｏｏｏｏｏ”のパターンデータが
出力バスｍＢ３．Ｂを介してページメモリへ読出される
。
以上のサイクルを順次２ビツトデータＣ１′。
０２ ′によって選択されるＲＯＭ１ａ〜１ｅに従って
ＲＯＭ１ａ−１ｅのパターンデータを読出し、４０ライ
ン目に対応する６ビツトデータ“１００１１１”に対応
するＲＯＭ１ａ 〜ｌｅのパターンデータを読出す、こ
の様にして第４図（ａ）に示す一文字Ｆの１１のパター
ンデータ全てがページメモリに書込まれる。−方、第４
図（ｂ）に示す１２の文字Ｆを文字パターンメモリ１か
らページメモリに読出す場合には第５図（ｂ）に示す様
に２ビツトデータＣ′は′００”、“０１”を順次繰返
すデータであり６ビツトデータＣ′は２ビツトデータＣ
′が１サイクルする毎に−１されるデータである。
ＲＯＭ１ａ−１ｅのパターンデータを読出し、４０ライ
ン目に対応する６ビツトデータ“１００１１１”に対応
するＲＯＭ１ａ 〜ｌｅのパターンデータを読出す、こ
の様にして第４図（ａ）に示す一文字Ｆの１１のパター
ンデータ全てがページメモリに書込まれる。−方、第４
図（ｂ）に示す１２の文字Ｆを文字パターンメモリ１か
らページメモリに読出す場合には第５図（ｂ）に示す様
に２ビツトデータＣ′は′００”、“０１”を順次繰返
すデータであり６ビツトデータＣ′は２ビツトデータＣ
′が１サイクルする毎に−１されるデータである。
２ビツトデータＣ′は上述と同様なＣ１′、Ｃ２′とし
てＲＯＭセレクタ５へ入力し、前述の様にインバータ６
を介して各々ＡＮＤゲート８〜１０へ供給される。した
がって、データＣ１′、ｃ２ ’が“ｏ”、 Ｏ″
の時はＡＮＩ）ゲート８から“１″ （ハイ信号）がＲ
ＯＭ１ａ、１ｂへ供給され、データＣｌ ”、ｃ２
”がＯ”、“ｌ”の時はＡＮＤゲート９から“１”
（ハイ信号）がＲＯＭ１ｃ、１ｄへ供給される。すなわ
ち、２ビツトデータＣ′がＯＯ′″→“Ｏｌ”→“ＯＯ
″′と順次変化する毎にＲＯＭＩ ａ、１ ｂ−ＲＯＭ
ｌ ｃ、ｌ ｄ−ＲＯＭＩ ａ、１ ｂが順次選択され
る。そして、６ビツトデータＣはＲＯＭ１ａ〜１ｅへ供
給され、２ビツトデータＣ′が１サイクルする毎に更新
される０例えばＲＯＭ１ａ、１ｂが２ビツトデータＣ′
により選択されている時ＲＯＭ１ａ、ｌｂ内（Ｆ）ＲＯ
Ｍスキスキャンアドレス１１１１１”のパターンデータ
が選択され、１６ビツトずつ出力バス線Ｂ、、Ｂを介し
てページメモリへ読出される。同様に、ＲＯＭ１ｃ、ｌ
ｄが２ビツトデータＣ′により選択されている時１’１
０Ｍ１ｃ、ｌｄ内のＲＯＭスキスキャンアドレス″ｌ
１１１１”のパターンデータを介してページメモリへ読
出される。ただし、ＲＯＭ１ｃ。
てＲＯＭセレクタ５へ入力し、前述の様にインバータ６
を介して各々ＡＮＤゲート８〜１０へ供給される。した
がって、データＣ１′、ｃ２ ’が“ｏ”、 Ｏ″
の時はＡＮＩ）ゲート８から“１″ （ハイ信号）がＲ
ＯＭ１ａ、１ｂへ供給され、データＣｌ ”、ｃ２
”がＯ”、“ｌ”の時はＡＮＤゲート９から“１”
（ハイ信号）がＲＯＭ１ｃ、１ｄへ供給される。すなわ
ち、２ビツトデータＣ′がＯＯ′″→“Ｏｌ”→“ＯＯ
″′と順次変化する毎にＲＯＭＩ ａ、１ ｂ−ＲＯＭ
ｌ ｃ、ｌ ｄ−ＲＯＭＩ ａ、１ ｂが順次選択され
る。そして、６ビツトデータＣはＲＯＭ１ａ〜１ｅへ供
給され、２ビツトデータＣ′が１サイクルする毎に更新
される０例えばＲＯＭ１ａ、１ｂが２ビツトデータＣ′
により選択されている時ＲＯＭ１ａ、ｌｂ内（Ｆ）ＲＯ
Ｍスキスキャンアドレス１１１１１”のパターンデータ
が選択され、１６ビツトずつ出力バス線Ｂ、、Ｂを介し
てページメモリへ読出される。同様に、ＲＯＭ１ｃ、ｌ
ｄが２ビツトデータＣ′により選択されている時１’１
０Ｍ１ｃ、ｌｄ内のＲＯＭスキスキャンアドレス″ｌ
１１１１”のパターンデータを介してページメモリへ読
出される。ただし、ＲＯＭ１ｃ。
ｌｄが選択されている時には１６ビツトのパターンデー
タのうちＬ位８ビットがデータとして処理される。
タのうちＬ位８ビットがデータとして処理される。
以上のサイクルを順次２ビツトデータＣ′によって選択
されるＲＯＭ１ａ〜１ｄに従ってＲＯＭ１ａ〜１ｄのパ
ターンデータを読出し、２４ラインロに対応する６ビツ
トデータ“ｔｏｉｏｏｏ″に対応するＲＯＭ１ａ〜１ｄ
のパターンデータを読出す、この様にして第４図（ａ）
に示す文字Ｆの１２のパターンデータが正文字としてペ
ージメモリに書込まれる。
されるＲＯＭ１ａ〜１ｄに従ってＲＯＭ１ａ〜１ｄのパ
ターンデータを読出し、２４ラインロに対応する６ビツ
トデータ“ｔｏｉｏｏｏ″に対応するＲＯＭ１ａ〜１ｄ
のパターンデータを読出す、この様にして第４図（ａ）
に示す文字Ｆの１２のパターンデータが正文字としてペ
ージメモリに書込まれる。
以とのパターンデータ読出し制御を印字すべき文字コー
ド毎に行なうことにより、順次文字パターンメモリ１か
ら各文字のパターンデータがページメモリに読出され、
ページメモリには印字用紙１ペ一ジ分のパターンデータ
が書込まれる。
ド毎に行なうことにより、順次文字パターンメモリ１か
ら各文字のパターンデータがページメモリに読出され、
ページメモリには印字用紙１ペ一ジ分のパターンデータ
が書込まれる。
しかもこの時文字パターンメモリ１から読出されるパタ
ーンデータは従来文字パターンメモリ１の各ＲＯＭ１ａ
−１ｅの従来空エリアであったメモリ領域に記憶されて
いる例えば逆文字１２も読出すことができる。したがっ
て１本実施例では文字パターンメモリｌのメモリ領域に
空エリアを作ることがなくメモリ領域の利用効率が良い
。
ーンデータは従来文字パターンメモリ１の各ＲＯＭ１ａ
−１ｅの従来空エリアであったメモリ領域に記憶されて
いる例えば逆文字１２も読出すことができる。したがっ
て１本実施例では文字パターンメモリｌのメモリ領域に
空エリアを作ることがなくメモリ領域の利用効率が良い
。
尚、上述の実施例では第４図（ａ）に示す様にＲＯＭ１
ａ〜ＩＣの従来空エリアであったメモリ領域に予め記憶
されている文字として逆文字１２を書込んだものを用い
、ＲＯＭスキャンアドレスの下位６ビツトデータとして
１１１１１１″より順次−１されるデータを用いること
により結果としてフレームメモリとに正文字が記憶され
るように構成したが、メモリ領域に予め記憶されている
文字として第４図（ｂ）に示す様に２４Ｘ２４ドツトの
正文字にしたものを用いても良い、この場合には第５図
（Ｃ）に示す様に、スキャンアドレス制御部４から出力
されるデータの中で２ビツトデータＣ′は萌述の様に“
ＯＯ”、”０１”を順次綴返すデータであり、６ビツト
データＣは２ビツトデータＣ′が１サイクルする毎に＋
１されるデータである。そして、ＲＯＭ１ａ、ｌｂが２
ビツトデータＣ′により選択されている時ＲＯＭ１ａ、
ｌｂ内のスキャンアドレス″１１００００″のパターン
データが選択され、１６ビツトずつ出力バスｍＢ＋、Ｂ
を介してページメモリへ読出される。同様にＲＯＭ１ｃ
、ｌｄが２ビツトデータＣ′により選択されている時Ｒ
ＯＭ１ｃ、ｌｄ内のＲＯＭスキャンアドレス“１０１０
００”のパターンデータが選択され、１６ビツトずつ出
力バス線Ｂｙ 、Ｂを介してページメモリへ読出される
。
ａ〜ＩＣの従来空エリアであったメモリ領域に予め記憶
されている文字として逆文字１２を書込んだものを用い
、ＲＯＭスキャンアドレスの下位６ビツトデータとして
１１１１１１″より順次−１されるデータを用いること
により結果としてフレームメモリとに正文字が記憶され
るように構成したが、メモリ領域に予め記憶されている
文字として第４図（ｂ）に示す様に２４Ｘ２４ドツトの
正文字にしたものを用いても良い、この場合には第５図
（Ｃ）に示す様に、スキャンアドレス制御部４から出力
されるデータの中で２ビツトデータＣ′は萌述の様に“
ＯＯ”、”０１”を順次綴返すデータであり、６ビツト
データＣは２ビツトデータＣ′が１サイクルする毎に＋
１されるデータである。そして、ＲＯＭ１ａ、ｌｂが２
ビツトデータＣ′により選択されている時ＲＯＭ１ａ、
ｌｂ内のスキャンアドレス″１１００００″のパターン
データが選択され、１６ビツトずつ出力バスｍＢ＋、Ｂ
を介してページメモリへ読出される。同様にＲＯＭ１ｃ
、ｌｄが２ビツトデータＣ′により選択されている時Ｒ
ＯＭ１ｃ、ｌｄ内のＲＯＭスキャンアドレス“１０１０
００”のパターンデータが選択され、１６ビツトずつ出
力バス線Ｂｙ 、Ｂを介してページメモリへ読出される
。
以上のサイクルを順次２ビツトデータＣ′によって選択
されるＲＯＭ１ａ−１ｄに従ってＲＯＭ１ａ〜１ｄのパ
ターンデータを読出し、２４ライン目に対応する６ビフ
トデータ″１１１１１１″に対応するＲＯＭ１ａ〜ｌｄ
のパターンデータを読出し、ページメモリに書込めばよ
い。
されるＲＯＭ１ａ−１ｄに従ってＲＯＭ１ａ〜１ｄのパ
ターンデータを読出し、２４ライン目に対応する６ビフ
トデータ″１１１１１１″に対応するＲＯＭ１ａ〜ｌｄ
のパターンデータを読出し、ページメモリに書込めばよ
い。
尚、上述の実施例では文字コードすなわちＲＯＭの上位
アドレスの指定する記憶領域に４０ドツト×４０ドツト
の文字パターンと、２４ドツトＸ２４ドツトの文字パタ
ーンを記憶させていたが。
アドレスの指定する記憶領域に４０ドツト×４０ドツト
の文字パターンと、２４ドツトＸ２４ドツトの文字パタ
ーンを記憶させていたが。
これに限らず第４図（Ｃ）に示すように同じサイズ（例
えば４０ドツト×４０ドツト）の字体の異る文字パター
ンを記憶させておくことも可能である。
えば４０ドツト×４０ドツト）の字体の異る文字パター
ンを記憶させておくことも可能である。
［発明の効果］
以上詳細に説明した様に本発明によれば、文字パターン
メモリ内のＲＯＭの記憶領域の従来空エリアであった領
域に異なる文字種の文字パターンを記憶させておくこと
により、記憶領域を有効に活用することができ、メモリ
容量を増加させること無く、簡単なアドレス制御により
複数の文字種の文字パターンを発生することができる。
メモリ内のＲＯＭの記憶領域の従来空エリアであった領
域に異なる文字種の文字パターンを記憶させておくこと
により、記憶領域を有効に活用することができ、メモリ
容量を増加させること無く、簡単なアドレス制御により
複数の文字種の文字パターンを発生することができる。
第１図は本実施例の文字パターン発生装置の要部回路ブ
ロック図。 第２図は本実施例の文字パターン発生装置を構成する各
ＲＯＭの記憶内容の分割方式およびスキャンアドレスデ
ータを説明する構ＪＪｋ、図、第３図は本実施例の文字
パターン発生装置のＲＯＭセレクタの回路図。 第４図は本実施例の文字パターン発生装置の文字パター
ンメモリ内の文字パターンデータの構成図、 第５図は本発明の文字パターン発生装置のスキャンアド
レス制御部の入出力関係を示す図、第６図は従来の文字
パターン発生装置の文字パターンの構成を示す図である
。 ｌ・・・・・・文字パターンメモリ、１ａ〜１ｅ・・・
・・・ＲＯＭ、２・・・・・・制御回路、３・・・・・
・パターンデータ、４・・・・・・スキャンアドレス制
御部、５・・・・・・ＲＯＭセレクタ。 特許出願人 カシオ電子工業株式会社同 上
カシオ計算機株式会社 第１図 を 第３図 第２図 （ｂ） 第４図 （Ｃ） 第４図 （、ｃ＞ 第５図（ａ） １ ００００００°１ ｏｔｔ １ ｔｔｔ
ｌｌ ０００００１０ ００１１１１１０へ
５ 第５図（ｂ）
ロック図。 第２図は本実施例の文字パターン発生装置を構成する各
ＲＯＭの記憶内容の分割方式およびスキャンアドレスデ
ータを説明する構ＪＪｋ、図、第３図は本実施例の文字
パターン発生装置のＲＯＭセレクタの回路図。 第４図は本実施例の文字パターン発生装置の文字パター
ンメモリ内の文字パターンデータの構成図、 第５図は本発明の文字パターン発生装置のスキャンアド
レス制御部の入出力関係を示す図、第６図は従来の文字
パターン発生装置の文字パターンの構成を示す図である
。 ｌ・・・・・・文字パターンメモリ、１ａ〜１ｅ・・・
・・・ＲＯＭ、２・・・・・・制御回路、３・・・・・
・パターンデータ、４・・・・・・スキャンアドレス制
御部、５・・・・・・ＲＯＭセレクタ。 特許出願人 カシオ電子工業株式会社同 上
カシオ計算機株式会社 第１図 を 第３図 第２図 （ｂ） 第４図 （Ｃ） 第４図 （、ｃ＞ 第５図（ａ） １ ００００００°１ ｏｔｔ １ ｔｔｔ
ｌｌ ０００００１０ ００１１１１１０へ
５ 第５図（ｂ）
Claims (1)
- 【特許請求の範囲】 文字コードの指定する記憶領域内に前記文字コードに対
応するドットパターンデータを記憶し、前記文字コード
とスキャンアドレスに従って前記ドットパターンデータ
を出力する文字パターン発生装置において、 前記記憶領域内に同一の文字に対応する異なる文字種の
複数のドットパターンデータを記憶したことを特徴とす
る文字パターン発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150138A JPS636593A (ja) | 1986-06-26 | 1986-06-26 | 文字パタ−ン発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150138A JPS636593A (ja) | 1986-06-26 | 1986-06-26 | 文字パタ−ン発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS636593A true JPS636593A (ja) | 1988-01-12 |
Family
ID=15490319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61150138A Pending JPS636593A (ja) | 1986-06-26 | 1986-06-26 | 文字パタ−ン発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS636593A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03102196U (ja) * | 1990-02-05 | 1991-10-24 | ||
| US6307743B1 (en) | 1996-11-20 | 2001-10-23 | Sony Corporation | Electronic apparatus and apparatus for recording and/or playback on recording medium |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61278884A (ja) * | 1985-06-05 | 1986-12-09 | 株式会社日立製作所 | キヤラクタジエネレ−タ |
-
1986
- 1986-06-26 JP JP61150138A patent/JPS636593A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61278884A (ja) * | 1985-06-05 | 1986-12-09 | 株式会社日立製作所 | キヤラクタジエネレ−タ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03102196U (ja) * | 1990-02-05 | 1991-10-24 | ||
| US6307743B1 (en) | 1996-11-20 | 2001-10-23 | Sony Corporation | Electronic apparatus and apparatus for recording and/or playback on recording medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62204955A (ja) | 文字画像発生回路 | |
| JPS5836348B2 (ja) | 一定表示密度を有するサイズ可変文字発生方法 | |
| US5272768A (en) | Blank strip font compression method and device, and resulting stored, decompressible font | |
| US4510617A (en) | Character recognition system utilizing pattern matching method | |
| JPS636593A (ja) | 文字パタ−ン発生装置 | |
| US4642622A (en) | Video signal generating circuit | |
| JPS6226501B2 (ja) | ||
| JPS5853338B2 (ja) | ドツト・トパタ−ン出力方式 | |
| JPS62263066A (ja) | 読出し専用メモリの読出し制御装置 | |
| JPS6173990A (ja) | 文字パタ−ン発生器 | |
| JPS61278884A (ja) | キヤラクタジエネレ−タ | |
| JPS60159784A (ja) | パタ−ン出力装置 | |
| JPH0486274A (ja) | パターン発生方式 | |
| KR900000258B1 (ko) | 레이저빔 프린터의 한글 모아쓰기 방법 및 장치 | |
| JPS62103154A (ja) | 文字パタ−ン記憶回路 | |
| JPS602983A (ja) | 画像処理装置 | |
| JPS58113976A (ja) | 文字パタ−ン発生装置 | |
| JPS60159886A (ja) | 文字パタ−ン発生方式 | |
| JP3863961B2 (ja) | フォントジェネレータ装置 | |
| SU1056258A1 (ru) | Генератор знаков | |
| JPS63237962A (ja) | 漢字キヤラクタジエネレ−タ | |
| JPS6217752B2 (ja) | ||
| JPS63178292A (ja) | 文字パタ−ン発生装置 | |
| JPS6010293A (ja) | 文字パタ−ン発生装置 | |
| JPH0385596A (ja) | フォントメモリ装置 |