JPS63178292A - 文字パタ−ン発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 快ＪＣ九野 本発明はメモリ制御方式、とくに文字パターン発生装置
のメモリ制御方式に関する。

藍末藍１ 文字フォントや図形をたとえばドツトパターンで可視化
するのに用いられる文字発生装置には、ページ指定ラッ
チなどの布線論理回路を使用することによって、限られ
たアドレス空間を拡張して広いメモリ空間を有効に利用
するものがある。たとえば、１６ビツトのアドレスバス
によるアドレス空間では１ｌｉ４にバイトのアドレスが
処理できる。そこで、８４にバイトの記憶位置を有する
アドレス空間をたとえば４面用意し、ＣＦＮＪのＩ１０
命令を用いてページ指定ラッチによりこれら４面のいず
れかを選択するように構成すれば、アドレス空間の４倍
のメモリ空間が利用できる。

プリンタやディスプレイなど、文字や図形の出力装置で
は、とくにレーザプリンタなどの印字装置において高解
像度化の要求が強い、たとえば漢字用の文字発生装置で
は、１文字のドー、トパタ−ンが４０ｘ４０ドツトや４
８ｘ４８ドツトのものが要求されている。ＪＩＳ第１お
よび第２水準の約７０００文字をそのような高解像度で
扱うには、文字パターン発生のためのメモリ容量が１Ｍ
〜２Ｍバイトにもなるので、一般には上述のページ指定
方式が採用されている。

ページ指定方式を用いた従来の文字発生装置では、各ペ
ージに多くの文字フォントパターンを収容し、比較的少
ないページ数で文字パターン発生メモリを構成している
。たとえば、１文字が４０ｘ４０ドツト、すなわち２０
０バイトからなるドツトパターンデータを１ページに６
５５文字分、すなわち１２８にバイト格納し、これを１
０ページ用意してＪＩＳ第２水準を含む約７０００文字
の文字発生装置が構成される。このような文字発生装置
では、ホストマシンから文字コードが入力されると、文
字コードからページ番号やページ内アドレスを算出して
、その文字のドツトパターンの読出しを行なうように構
成されている。したがって、その演算プログラムが比較
的複雑であり、算出までに相当の時間を要していた。ま
た、複数のページにまたがって１つの文字パターンを格
納すると、アドレス計算がさらに複雑になるので、一般
にはこのような記憶配置を避けているため、文字パター
ン発生のメモリ空間に余白を残していた。

目　　　的 本発明はこのような従来技術の欠点を解消し、処理が簡
素化され処理速度が速い文字パターン発生装置を提供す
ることを目的とする。

構　　成 本発明による文字パターン発生装置は、文字を表わすデ
ータがページ指定形式で記憶された記憶手段と、記憶手
段のアドレスを指定するアドレス指定手段と１文字を指
定するコードを受け、そのコードの少なくとも一部によ
って記憶手段のページを指定するページ指定手段とを含
み、ページ指定手段は１文字を指定するコードを受ける
とそのコードの少なくとも一部によって記憶手段のペー
ジを指定し、記憶手段は、指定されたページにおけるア
ドレスがアドレス指定手段から指定されると、その文字
を表わすデータを出力することを特徴としたものである
。以下、本発明の一実施例に基づいて具体的に説明する
。

なお、本明細書において用語ｒ文字」は、かなや漢字、
英数字記号などの狭義の文字だけでなく１図形または図
形の一部を含ｉ広義に解釈するものとする。

第１図を参照すると、本実施例による文字パターン発生
装置は、レーザプリンタやディスプレイなどの出力装置
や、漢字処理装置の制御部に有利に適用され、にビット
のアドレスビットＡＩ　ＮＡｋで記憶位社が指定可能な
ＲＯＭ　１０が複数個縦続接続されて文字パターン発生
用の記憶領域ＣＧ　（第２図）が構成されている。各Ｒ
ＯＭ　１０には、文字フォントをたとえばドツトパター
ンにて形成するピットデータが半固定的に記憶されてい
る。これらのビットデータは、バイトまたはワード単位
で８ビツトのデータ線００〜０７に読み出され、これは
データバスＤＯ〜Ｄ７へ出力される。このピットデータ
は、最終的にはレーザプリンタやディスプレイなどの駆
動部へ出力され、文字フォントの可視化に利用される。

ｋビットのアドレス線ＡＩ−Ａｋのうち上位８ピツ）Ａ
ｍ−Ａｋは、ページラッチ１２の出力Ｑに接続されてい
る。ページラッチ１２は、本装置全体を制御するＣＰＵ
　　（図示せず）からのＩ１０命令バスＤθ〜０１５に
接続され、ＣＰＵからのＩ１０命令を上位アドレスＡｍ
〜Ａｋに展開して各ＲＯＭ　１０に与える。　ＲＯＭ　
１０のｎビット下位アドレス計算−Ａｎは、ＣＰＵから
のｎビットアドレスバスに接続されている。

ところで第２図に示すように、本実施例におけるメモリ
空間は、アドレス「０」からｒＦＦＦＦＦ　Ｊ（１Ｂ進
）までの１Ｍバイトを基本とし、そのうちアドレスｒ２
００００　Ｊからｒ２０ＯＦＦ　Ｊまでの２５６バイト
分はページ指定方式による７０００ページの多面構成を
とっている。これら７０００ページには、本実施例では
１文字のドツトパターンが４０ｘ４０ドツトの解像度で
、すなわち２００バイトのドツトパターンデータとして
、ＪＩＳｇＳｌおよび第２水準の約７０００文字につい
て格納されている。より詳細には、各ページにはそれぞ
れ１文字のドツトパターンデータ２００バイトが半固定
記憶され、文字パターン発生データ（（：Ｇ）を構成し
ている。なお、この実施例では２５６バイトの記憶位置
、すなわちアドレスｒ２００００　Ｊからｒ２０ＯＦＦ
　Ｊを使用しているが、２００バイトの記憶位置、たと
えばアドレスｒ２００００　Ｊからｒ２００ｃ８　Ｊを
使用するように構成してもよい、これらの文字パターン
発生データ部分ＣＧは、第１図に示すＲＯＭ　１０によ
って構成されている。

他のアドレス部分は、たとえばアドレスｒＱＪからｒ　
ＦＦＦＦＪには本装置のシステムデータが、またｒＦＯ
ＯＯＯＪからｒＦＦＦＦＦ　Ｊにはプログラムが格納さ
れている。

このように本実施例では基本的には１文字パターン発生
メモリＣＧの１ページ当り１文字のドツトパターンが記
憶されている。各ページの指定、ひいては文字の指定は
、文字コードたとえばＪＩＳコードによって行なわれる
。つまりページと文字フォントが１対１に対応している
。

特定の文字を指定するＪＩＳコードがホストマシンから
与えられると、これはＣＰＵのＩ１０命令としてロード
信号ＬＳＣと同期してページラッチ１２に書き込まれる
。これによりＲＯＭ　１０は、その上位アドレスＡ腸〜
Ａｋがページラッチ１２から指定される。これは文字パ
ターン発生データＣＧの１つのページを指定するもので
ある。　ｃｐｕのアドレスバスＡｌ−Ａｎには、その１
文字についてのドツトパターンデータの特定のバイトな
いしはワードを指定するアドレスがＣＰｕから送出され
る。　ＲＯＭ　１Ｇからの読出しは、ＣＰＵからの読出
し信号ＲＤによって付勢される。これによって、１文字
のドツトパターンデータがバイトまたはワード単位でデ
ータバスＤＯ〜Ｄ７に順次読み出され、１文字のフォン
トが形成される。

このように、文字の指定に文字コードを使用し、文字コ
ード自体がページと直接ｌ対ｌに対応しているので、文
字コードからページを算出する演算操作もなく、処理が
簡素化され、処理速度が向上する。この実施例では、文
字コードの全桁をページ指定に使用していた。しかし、
必ずしも全桁をページ指定に使用しなくてもよく、たと
えばその上位バイトまたは下位バイトなど、文字指定コ
ードの一部のみをページの指定に用いるように構成して
もよい。

比較のために第３図を参照して従来の文字パターン発生
装置の例を説明すると、これは、１９ビツトのアドレス
ビットＡｌ〜Ａ１９で記憶位置が指定可能なＲＯＭ　１
０が複数個縦続接続されて文字パターン発生用の記憶領
域ＣＧ（第４図）が構成されている。各ＲＯＭ　１０に
は、文字を形成するドツトパターンがビットデータとし
て半固定的に記憶され、それらのデータはバイトまたは
ワード単位で８ビツトのデータ線００〜０７に読み出さ
れ、これはデータバスＤθ〜［１７および０８〜０１５
へ出力される。

１８ビツトのアドレス線Ａｌ−Ａ１９は各ＲＯＭ　１０
に共通に接続され、各ＲＯＭ　１０の個別指定はページ
ラッチ１２およびそのデコーダ１４のにて行なわれる。

ページラッチ１２は、この装置のＣＰＵからのＩ１０命
令バスＤＯ〜Ｄ７に接続され、ＣＰｕからのＩ１０命令
がデコーダ１４により展開されてＲＯＭ　ｔｏのセレク
ト入力ＣＳに選択的に与えられる。

この従来例では、第４図に示すようにアドレスｒＱＪか
らｒＦＦＦＦＦ　Ｊまでの１Ｍバイトを基本メモリ空間
とし、そのうちアドレスｒ２００００　Ｊからｒ３ＦＦ
ＦＦ　Ｊまでの１２８にバイト分は１０ページの多面構
成をとっている。これら１０ページには、１文字のドツ
トパターンが４０ｘ４０ドツトの解像度で、すなわち２
００バイトのドツトパターンデータがＪＩＳ第１および
第２水準の約７０００文字について格納されている。よ
り詳細には、各ページにはそれぞれ６５５文字のドツト
パターンデータが半固定記憶され１文字パターン発生デ
ータＣＧを構成している。

これらの文字パターン発生データ部分ＣＧがＲＯＭ　１
０によって構成されている。

８ビツトのページラッチ１２を使用すれば、２５６ペー
ジを指定可能であるので、１ページ１１１１バイトのメ
モリならば本来２５８ページまで利用することができる
。しかし実際には、プログラムやシステムデータなど、
ページ指定方式に適さない領域としてもメモリ空間を用
意しなければならないので、このようにＩＮ／＜イトの
基本空間の一部だけページ指定により構成していた。

このような従来の文字発生装置では、ホストマシンから
文字コードが入力されると、ＣＰＵで演算によりこの文
字コードからページ番号やページ内アドレスを算出し、
前者をページラッチ１２にセットし、後者をアドレスバ
スＡ１〜Ａ１９にセラ）する、つまり、文字コードが指
定されると、これによってＣＰＵは１０ページのうちの
当該ページを識別し、そのページにある６５５文字のな
かから指定の文字のアドレスＡｌ−Ａ１９を導出する。

識別されたページ番号はページラッチ１２にセットされ
、デコーダ１４によって展開されて指定のＲｏｌｌ　１
０のセレクト線Ｃ５が付勢される。アドレスＡＯ〜Ａ１
９は各ＲＯＭ　１０に共通に指定される。そこで、指定
されたＲＯＭ　１０の指定されたアドレスからその文字
のドツトパターンが読み出される。したがって、このよ
うなページやアドレスの算出を行なう演算プログラムが
比較的複雑であり、算出までに相当の時間を要していた
。

しかし本発明の実施例では１文字の指定に使用される文
字コード自体が直接ページと対応しているので１文字コ
ードからページを算出する演算操作もなく、高解像度の
文字パターンを簡略な処理で高速に発生することができ
る。

効　　果 本発明によればこのように、各文字の指定に使用される
コードの少なくとも一部が文字パターン発生用メモリの
１ページと対応しているので１文字コードからページ番
号を算出する演算を必要とせず、高解像度の文字パター
ンを簡略な処理で高速に発生することができる。

【図面の簡単な説明】

第１図は本発明による文字パターン発生装置の実施例を
示す回路ブロック図、 第２図は、第１図に示す実施例におけるメモリ空間の構
成例を示すメモリ配置図、 第３図は従来の文字パターン発生装置の例を示す第１図
と同様の回路ブロック図、 第４図は同従来例におけるメモリ空間の構成例を示す第
２図と同様のメモリ配置図である。 主要部分の符号の説明 １０、　、　、　ＲＯＭ １２、、、ページラッチ

Claims (1)

1. 【特許請求の範囲】 文字を表わすデータがページ指定形式で記憶された記憶
   手段と、 該記憶手段のアドレスを指定するアドレス指定手段と、 文字を指定するコードを受け、該コードの少なくとも一
   部によって前記記憶手段のページを指定するページ指定
   手段とを含み、 該ページ指定手段は、文字を指定する前記コードを受け
   ると該コードの少なくとも一部によって前記記憶手段の
   ページを指定し、 該記憶手段は、該指定されたページにおけるアドレスが
   前記アドレス指定手段から指定されると、該文字を表わ
   す前記データを出力することを特徴とする文字パターン
   発生装置。