JPH05124265A - 文字出力装置 - Google Patents
文字出力装置Info
- Publication number
- JPH05124265A JPH05124265A JP3286462A JP28646291A JPH05124265A JP H05124265 A JPH05124265 A JP H05124265A JP 3286462 A JP3286462 A JP 3286462A JP 28646291 A JP28646291 A JP 28646291A JP H05124265 A JPH05124265 A JP H05124265A
- Authority
- JP
- Japan
- Prior art keywords
- character
- data
- bitmap
- dots
- bit map
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Dot-Matrix Printers And Others (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【目的】 文字パターンが形成されたビットマップデー
タをメモリに記憶させる場合に余白部分のデータを省略
して記憶させるようにする。 【構成】 行方向及び列方向に複数のドットをマトリク
ス状に配列した基準ビットマップＧ上に多数の印字ドッ
トと非印字ドットとを組合わせて文字パターンを形成
し、この文字パターンが形成された基準ビットマップの
周囲の非印字ドットのみからなる行及び列を除いた部分
を文字ビットマップ本体Ｍとし、基準ビットマップの原
点Ｐに対する文字ビットマップ本体の原点Ｑの行方向及
び列方向のオフセット値と文字ビットマップ本体の行方
向ドット数ｄとを付加して文字ビットマップ本体のデー
タをメモリに格納する。
タをメモリに記憶させる場合に余白部分のデータを省略
して記憶させるようにする。 【構成】 行方向及び列方向に複数のドットをマトリク
ス状に配列した基準ビットマップＧ上に多数の印字ドッ
トと非印字ドットとを組合わせて文字パターンを形成
し、この文字パターンが形成された基準ビットマップの
周囲の非印字ドットのみからなる行及び列を除いた部分
を文字ビットマップ本体Ｍとし、基準ビットマップの原
点Ｐに対する文字ビットマップ本体の原点Ｑの行方向及
び列方向のオフセット値と文字ビットマップ本体の行方
向ドット数ｄとを付加して文字ビットマップ本体のデー
タをメモリに格納する。
Description
【０００１】
【産業上の利用分野】本発明は、ビットマップ展開され
た文字（記号も含む）を印字または表示出力する文字出
力装置に関する。
た文字（記号も含む）を印字または表示出力する文字出
力装置に関する。
【０００２】
【従来の技術】例えば従来のドットプリンタは、行方向
及び列方向に複数のドットをマトリクス状に配列した基
準ビットマップ上に多数の印字ドットと非印字ドットと
を組合わせて文字パターンを形成し、この文字パターン
が形成された基準ビットマップデータをメモリに記憶さ
せ、文字コードが入力されるとその文字コードに対応す
る文字パターンの基準ビットマップデータを読出してビ
ットマップ展開し、この展開されたビットマップに基づ
いてドットヘッドにより文字を印字出力するようになっ
ていた。
及び列方向に複数のドットをマトリクス状に配列した基
準ビットマップ上に多数の印字ドットと非印字ドットと
を組合わせて文字パターンを形成し、この文字パターン
が形成された基準ビットマップデータをメモリに記憶さ
せ、文字コードが入力されるとその文字コードに対応す
る文字パターンの基準ビットマップデータを読出してビ
ットマップ展開し、この展開されたビットマップに基づ
いてドットヘッドにより文字を印字出力するようになっ
ていた。
【０００３】図４（ａ）は行方向２４ドット及び列方向
２４ドットをマトリクス状に配列した基準ビットマップ
Ｇ上に多数の印字ドット（図中ハッチング部）と非印字
ドット（図中非ハッチング部）とを組合わせて文字パタ
ーン「Ｉ」を形成した一例を示しており、図４（ｂ）は
この文字パターン「Ｉ」のメモリ格納状況を示してい
る。
２４ドットをマトリクス状に配列した基準ビットマップ
Ｇ上に多数の印字ドット（図中ハッチング部）と非印字
ドット（図中非ハッチング部）とを組合わせて文字パタ
ーン「Ｉ」を形成した一例を示しており、図４（ｂ）は
この文字パターン「Ｉ」のメモリ格納状況を示してい
る。
【０００４】すなわち、メモリには基準ビットマップデ
ータ全体について印字ドットを“１”とし非印字ドット
を“０”として行方向に１バイト単位で区分し１６進数
に変換したデータを格納していた。従って、基準ビット
マップのサイズを２４×２４ドットとした場合、１文字
分のデータを格納するには７２（＝３×２４）バイトの
メモリ容量を必ず必要としていた。
ータ全体について印字ドットを“１”とし非印字ドット
を“０”として行方向に１バイト単位で区分し１６進数
に変換したデータを格納していた。従って、基準ビット
マップのサイズを２４×２４ドットとした場合、１文字
分のデータを格納するには７２（＝３×２４）バイトの
メモリ容量を必ず必要としていた。
【０００５】
【発明が解決しようとする課題】このように従来のこの
種の文字出力装置においては、全ての出力文字について
その文字のパターンとは無関係に基準ビットマップのサ
イズによって定まる同一のメモリ容量を必要としてい
た。
種の文字出力装置においては、全ての出力文字について
その文字のパターンとは無関係に基準ビットマップのサ
イズによって定まる同一のメモリ容量を必要としてい
た。
【０００６】ところが、例えば図４（ａ）に示す文字パ
ターン「Ｉ」の場合、実際に文字パターン「Ｉ」が形成
されている領域は行方向がＣ２、列方向がＬ４からＬ２
１までの計１８バイトであり、残りの５４バイトは非印
字ビットのみからなる余白のデータ「００H 」である。
ターン「Ｉ」の場合、実際に文字パターン「Ｉ」が形成
されている領域は行方向がＣ２、列方向がＬ４からＬ２
１までの計１８バイトであり、残りの５４バイトは非印
字ビットのみからなる余白のデータ「００H 」である。
【０００７】すなわち従来のこの種の文字出力装置にお
いては、文字パターンが形成されたビットマップデータ
をメモリに記憶させる場合にその文字パターン部分のデ
ータのみならず余白部分のデータも記憶させており、メ
モリの浪費となっていた。
いては、文字パターンが形成されたビットマップデータ
をメモリに記憶させる場合にその文字パターン部分のデ
ータのみならず余白部分のデータも記憶させており、メ
モリの浪費となっていた。
【０００８】そこで本発明は、文字パターンが形成され
たビットマップデータをメモリに記憶させる場合に余白
部分のデータを省略して記憶させることができ、メモリ
容量の節約をはかり得る文字出力装置を提供しようとす
るものである。
たビットマップデータをメモリに記憶させる場合に余白
部分のデータを省略して記憶させることができ、メモリ
容量の節約をはかり得る文字出力装置を提供しようとす
るものである。
【０００９】
【課題を解決するための手段】本発明は、行方向及び列
方向に複数のドットをマトリクス状に配列した基準ビッ
トマップ上に多数の印字ドットと非印字ドットとを組合
わせて文字パターンを形成し、この文字パターンが形成
された基準ビットマップの周囲の非印字ドットのみから
なる行及び列を除いた部分を文字ビットマップ本体とす
る。そして、基準ビットマップの原点に対する文字ビッ
トマップ本体の原点の行方向及び列方向のオフセット値
と文字ビットマップ本体の行方向または列方向のドット
数とを付加して文字ビットマップ本体のデータを格納す
るメモリと、文字コードが入力されるとメモリからその
入力された文字コードに対応する文字ビットマップ本体
のデータを読出すデータ読出し手段と、この読出し手段
により読出された文字ビットマップ本体のデータに付加
された原点オフセット値及び行方向または列方向のドッ
ト数に従って文字ビットマップ本体の各データを基準ビ
ットマップ上に展開するビットマップ展開手段と、この
展開手段により展開されたビットマップデータに基づい
て文字を印字または表示出力する文字出力制御手段とを
備えたものである。
方向に複数のドットをマトリクス状に配列した基準ビッ
トマップ上に多数の印字ドットと非印字ドットとを組合
わせて文字パターンを形成し、この文字パターンが形成
された基準ビットマップの周囲の非印字ドットのみから
なる行及び列を除いた部分を文字ビットマップ本体とす
る。そして、基準ビットマップの原点に対する文字ビッ
トマップ本体の原点の行方向及び列方向のオフセット値
と文字ビットマップ本体の行方向または列方向のドット
数とを付加して文字ビットマップ本体のデータを格納す
るメモリと、文字コードが入力されるとメモリからその
入力された文字コードに対応する文字ビットマップ本体
のデータを読出すデータ読出し手段と、この読出し手段
により読出された文字ビットマップ本体のデータに付加
された原点オフセット値及び行方向または列方向のドッ
ト数に従って文字ビットマップ本体の各データを基準ビ
ットマップ上に展開するビットマップ展開手段と、この
展開手段により展開されたビットマップデータに基づい
て文字を印字または表示出力する文字出力制御手段とを
備えたものである。
【００１０】
【作用】このような構成の本発明においては、文字パタ
ーンが形成された基準ビットマップの周囲の非印字ドッ
トのみからなる行及び列を除いた部分である文字ビット
マップ本体のデータに、基準ビットマップの原点に対す
る文字ビットマップ本体の原点の行方向及び列方向のオ
フセット値と文字ビットマップ本体の行方向または列方
向のドット数とが付加されてメモリに格納される。そし
て、文字コードが入力されると、その文字コードに対応
する文字ビットマップ本体のデータが読出され、その文
字ビットマップ本体のデータに付加された原点オフセッ
ト値及び行方向または列方向のドット数に従って基準ビ
ットマップ上に文字ビットマップ本体の各データが展開
される。しかして、この展開されたビットマップデータ
に基づいて文字が印字または表示出力される。
ーンが形成された基準ビットマップの周囲の非印字ドッ
トのみからなる行及び列を除いた部分である文字ビット
マップ本体のデータに、基準ビットマップの原点に対す
る文字ビットマップ本体の原点の行方向及び列方向のオ
フセット値と文字ビットマップ本体の行方向または列方
向のドット数とが付加されてメモリに格納される。そし
て、文字コードが入力されると、その文字コードに対応
する文字ビットマップ本体のデータが読出され、その文
字ビットマップ本体のデータに付加された原点オフセッ
ト値及び行方向または列方向のドット数に従って基準ビ
ットマップ上に文字ビットマップ本体の各データが展開
される。しかして、この展開されたビットマップデータ
に基づいて文字が印字または表示出力される。
【００１１】この場合において、メモリには文字ビット
マップ本体の周囲に存在する多くの余白部分のデータが
省略され、その代わりに基準ビットマップの原点に対す
る文字ビットマップ本体の原点の行方向及び列方向のオ
フセット値と文字ビットマップ本体の行方向または列方
向のドット数のみが付加される。よって、メモリ容量の
節約が図られ、余白部分の多い文字パターン程その効果
は大になる。
マップ本体の周囲に存在する多くの余白部分のデータが
省略され、その代わりに基準ビットマップの原点に対す
る文字ビットマップ本体の原点の行方向及び列方向のオ
フセット値と文字ビットマップ本体の行方向または列方
向のドット数のみが付加される。よって、メモリ容量の
節約が図られ、余白部分の多い文字パターン程その効果
は大になる。
【００１２】
【実施例】以下、本発明の一実施例を図面を参照しなが
ら説明する。
ら説明する。
【００１３】図１はこの実施例の制御回路を示すブロッ
ク図で、１は制御部本体を構成するＣＰＵ（中央処理装
置）、２は上記ＣＰＵ１が各部を制御するためのプログ
ラムデータが格納されたＰ−ＲＯＭ（プログラム用リー
ド・オンリ・メモリ）、３は各種文字のビットマップデ
ータが格納されたＣＧ−ＲＯＭ（キャラクタ・ジェネレ
ータ用リード・オンリ・メモリ）、４は上記ＣＰＵ１が
処理するデータを一時的に格納する各種ワークエリアが
形成されたＲＡＭ（ランダム・アクセス・メモリ）であ
る。
ク図で、１は制御部本体を構成するＣＰＵ（中央処理装
置）、２は上記ＣＰＵ１が各部を制御するためのプログ
ラムデータが格納されたＰ−ＲＯＭ（プログラム用リー
ド・オンリ・メモリ）、３は各種文字のビットマップデ
ータが格納されたＣＧ−ＲＯＭ（キャラクタ・ジェネレ
ータ用リード・オンリ・メモリ）、４は上記ＣＰＵ１が
処理するデータを一時的に格納する各種ワークエリアが
形成されたＲＡＭ（ランダム・アクセス・メモリ）であ
る。
【００１４】上記ＣＰＵ１はＰ−ＲＯＭ２、ＣＧ−ＲＯ
Ｍ３及びＲＡＭ４をそれぞれアドレスバス，データバス
等のバスラインを介して接続し、Ｐ−ＲＯＭ２及びＣＧ
−ＲＯＭ３に対してはデータの読出しのみを制御し、Ｒ
ＡＭ４に対してはデータの読出し及び書込みを制御す
る。
Ｍ３及びＲＡＭ４をそれぞれアドレスバス，データバス
等のバスラインを介して接続し、Ｐ−ＲＯＭ２及びＣＧ
−ＲＯＭ３に対してはデータの読出しのみを制御し、Ｒ
ＡＭ４に対してはデータの読出し及び書込みを制御す
る。
【００１５】また、外部から文字コードが入力される入
力部６、入力された文字コードの文字をドット印字する
印字部７、入力された文字コードの文字をドット表示す
る表示部８等が前記ＣＰＵ１に接続されている。
力部６、入力された文字コードの文字をドット印字する
印字部７、入力された文字コードの文字をドット表示す
る表示部８等が前記ＣＰＵ１に接続されている。
【００１６】このような構成において、前記ＣＧ−ＲＯ
Ｍ３には、各種文字についてそれぞれ行方向及び列方向
に複数のドットをマトリクス状に配列した基準ビットマ
ップ上に多数の印字ドットと非印字ドットとを組合わせ
て文字パターンを形成し、この文字パターンが形成され
た基準ビットマップの周囲の非印字ドットのみからなる
行及び列を除いた部分を文字ビットマップ本体とし、前
記基準ビットマップの原点に対する文字ビットマップ本
体の原点の行方向及び列方向のオフセット値と前記文字
ビットマップ本体の行方向のドット数とを前記文字ビッ
トマップ本体のデータに付加して格納している。
Ｍ３には、各種文字についてそれぞれ行方向及び列方向
に複数のドットをマトリクス状に配列した基準ビットマ
ップ上に多数の印字ドットと非印字ドットとを組合わせ
て文字パターンを形成し、この文字パターンが形成され
た基準ビットマップの周囲の非印字ドットのみからなる
行及び列を除いた部分を文字ビットマップ本体とし、前
記基準ビットマップの原点に対する文字ビットマップ本
体の原点の行方向及び列方向のオフセット値と前記文字
ビットマップ本体の行方向のドット数とを前記文字ビッ
トマップ本体のデータに付加して格納している。
【００１７】図２（ａ）は行方向２４ドット及び列方向
２４ドットをマトリクス状に配列した基準ビットマップ
Ｇ上に多数の印字ドット（図中ハッチング部）と非印字
ドット（図中非ハッチング部）とを組合わせて文字パタ
ーン「Ｉ」を形成した一例を示している。
２４ドットをマトリクス状に配列した基準ビットマップ
Ｇ上に多数の印字ドット（図中ハッチング部）と非印字
ドット（図中非ハッチング部）とを組合わせて文字パタ
ーン「Ｉ」を形成した一例を示している。
【００１８】この例の場合、文字パターン「Ｉ」が形成
された基準ビットマップＧの周囲の非印字ドットのみか
らなる行及び列を除いた部分の領域、すなわち行方向が
Ｃ２、列方向がＬ４からＬ２１までの計１８バイトが文
字ビットマップ本体Ｍとなる。
された基準ビットマップＧの周囲の非印字ドットのみか
らなる行及び列を除いた部分の領域、すなわち行方向が
Ｃ２、列方向がＬ４からＬ２１までの計１８バイトが文
字ビットマップ本体Ｍとなる。
【００１９】従って前記基準ビットマップＧの原点（図
中左上隅）をＰ（Ｃ０，Ｌ０）、前記文字ビットマッブ
本体Ｍの原点をＱ（Ｃｘ，Ｌｘ）とすると、ＰとＱとの
行方向のオフセット値はＣ１（１バイト＝０１H ）、列
方向のオフセット値はＬ３（３バイト＝０３H ）であ
る。また、前記文字ビットマップ本体Ｍの行方向のドッ
ト数ｄは８（１バイト＝０１H ）である。
中左上隅）をＰ（Ｃ０，Ｌ０）、前記文字ビットマッブ
本体Ｍの原点をＱ（Ｃｘ，Ｌｘ）とすると、ＰとＱとの
行方向のオフセット値はＣ１（１バイト＝０１H ）、列
方向のオフセット値はＬ３（３バイト＝０３H ）であ
る。また、前記文字ビットマップ本体Ｍの行方向のドッ
ト数ｄは８（１バイト＝０１H ）である。
【００２０】図４（ｂ）は上記文字パターン「Ｉ」のメ
モリ格納状況を示している。すなわち、先頭の２バイト
（アドレス：ＸＸ０００H ，ＸＸ００１H ）で基準ビッ
トマップＧの原点Ｐと文字ビットマッブ本体Ｍの原点Ｑ
との行方向及び列方向のオフセット値（Ｃｘ，Ｌｙ）を
格納し、次の１バイト（アドレス：ＸＸ００２H ）で文
字ビットマップ本体Ｍの行方向のドット数ｄを格納し、
残りの１８バイト（アドレス：ＸＸ００３H 〜ＸＸ０１
４H ）で文字ビットマップ本体Ｍの印字ドットを“１”
とし非印字ドットを“０”として行方向に１バイト単位
で区分し１６進数に変換したデータを格納している。
モリ格納状況を示している。すなわち、先頭の２バイト
（アドレス：ＸＸ０００H ，ＸＸ００１H ）で基準ビッ
トマップＧの原点Ｐと文字ビットマッブ本体Ｍの原点Ｑ
との行方向及び列方向のオフセット値（Ｃｘ，Ｌｙ）を
格納し、次の１バイト（アドレス：ＸＸ００２H ）で文
字ビットマップ本体Ｍの行方向のドット数ｄを格納し、
残りの１８バイト（アドレス：ＸＸ００３H 〜ＸＸ０１
４H ）で文字ビットマップ本体Ｍの印字ドットを“１”
とし非印字ドットを“０”として行方向に１バイト単位
で区分し１６進数に変換したデータを格納している。
【００２１】しかして、前記ＣＰＵ１は図３に示す処理
を実行するようにプログラム設定されている。すなわ
ち、入力部６を介して文字コードが入力されると、その
文字コードに対して予め設定された前記ＣＧ−ＲＯＭ３
のアドレスを発生して、該当文字に関するデータをＣＧ
−ＲＯＭ３から読出す。（データ読出し手段）
を実行するようにプログラム設定されている。すなわ
ち、入力部６を介して文字コードが入力されると、その
文字コードに対して予め設定された前記ＣＧ−ＲＯＭ３
のアドレスを発生して、該当文字に関するデータをＣＧ
−ＲＯＭ３から読出す。（データ読出し手段）
【００２２】次に、上記ＣＧ−ＲＯＭ３から読出したデ
ータの先頭２バイトを抽出し、その２バイトのデータに
基づいて２４ドット×２４ドットの基準ビットマップＧ
上に文字ビットマップ本体Ｍの原点Ｑを設定する。また
次の１バイトを抽出し、その１バイトのデータに基づい
て上記文字ビットマップ本体Ｍの行方向ドット数（幅）
ｄを設定する。次に、残りの全バイトのデータを順に２
進数のビットデータ（印字ドット＝“１”，非印字ドッ
ト＝“０”）に変換し、上記文字ビットマップ本体Ｍの
原点Ｑ位置から行方向にビットマップ展開する。また基
準ビットマップＧの文字ビットマップ本体Ｍ以外の領域
を非印字ドット＝“０”とする。（ビットマップ展開手
段） なお、このデータ展開処理はＲＡＭ４の所定ワークエリ
アを用いて行う。
ータの先頭２バイトを抽出し、その２バイトのデータに
基づいて２４ドット×２４ドットの基準ビットマップＧ
上に文字ビットマップ本体Ｍの原点Ｑを設定する。また
次の１バイトを抽出し、その１バイトのデータに基づい
て上記文字ビットマップ本体Ｍの行方向ドット数（幅）
ｄを設定する。次に、残りの全バイトのデータを順に２
進数のビットデータ（印字ドット＝“１”，非印字ドッ
ト＝“０”）に変換し、上記文字ビットマップ本体Ｍの
原点Ｑ位置から行方向にビットマップ展開する。また基
準ビットマップＧの文字ビットマップ本体Ｍ以外の領域
を非印字ドット＝“０”とする。（ビットマップ展開手
段） なお、このデータ展開処理はＲＡＭ４の所定ワークエリ
アを用いて行う。
【００２３】こうして、ＲＡＭ４の所定ワークエリアに
展開されたビットマップデータに基づいて前記印字部７
への印字出力または前記表示部８への表示出力を制御す
るようになっている。（文字出力制御手段）
展開されたビットマップデータに基づいて前記印字部７
への印字出力または前記表示部８への表示出力を制御す
るようになっている。（文字出力制御手段）
【００２４】このように本実施例においては、各種文字
についてそれぞれ行方向及び列方向に複数のドットをマ
トリクス状に配列した基準ビットマップ上に多数の印字
ドットと非印字ドットとを組合わせて文字パターンを形
成し、この文字パターンが形成された基準ビットマップ
の周囲の非印字ドットのみからなる行及び列を除いた部
分を文字ビットマップ本体としている。そして、前記基
準ビットマップの原点に対する文字ビットマップ本体の
原点の行方向及び列方向のオフセット値と前記文字ビッ
トマップ本体の行方向のドット数とを求め、これら原点
オフセット値と行方向ドット数とを文字ビットマップ本
体の１６進数データに付加してＣＧ−ＲＯＭ３に格納し
ている。
についてそれぞれ行方向及び列方向に複数のドットをマ
トリクス状に配列した基準ビットマップ上に多数の印字
ドットと非印字ドットとを組合わせて文字パターンを形
成し、この文字パターンが形成された基準ビットマップ
の周囲の非印字ドットのみからなる行及び列を除いた部
分を文字ビットマップ本体としている。そして、前記基
準ビットマップの原点に対する文字ビットマップ本体の
原点の行方向及び列方向のオフセット値と前記文字ビッ
トマップ本体の行方向のドット数とを求め、これら原点
オフセット値と行方向ドット数とを文字ビットマップ本
体の１６進数データに付加してＣＧ−ＲＯＭ３に格納し
ている。
【００２５】従って、例えば図２（ａ）または図４
（ａ）に示す文字パターン「Ｉ」の場合、従来は図４
（ｂ）に示すように文字ビットマップ本体部分の１８バ
イトのデータのみならず余白部分の５４バイトのデータ
も記憶させなければならず、基準ビットマップの大きさ
に相当する計７２バイトものメモリ容量を必要としてい
たが、本実施例では図２（ｂ）に示すように余白部分の
データを全て省略し、その代わりに基準ビットマップＧ
の原点Ｐに対する文字ビットマップ本体Ｍの原点Ｑの行
方向及び列方向のオフセット値と文字ビットマップ本体
Ｍの行方向ドット数とを示す３バイトデータを付加した
だけなので、計２１バイトのメモリ容量で文字パターン
「Ｉ」に関するデータを格納できる。
（ａ）に示す文字パターン「Ｉ」の場合、従来は図４
（ｂ）に示すように文字ビットマップ本体部分の１８バ
イトのデータのみならず余白部分の５４バイトのデータ
も記憶させなければならず、基準ビットマップの大きさ
に相当する計７２バイトものメモリ容量を必要としてい
たが、本実施例では図２（ｂ）に示すように余白部分の
データを全て省略し、その代わりに基準ビットマップＧ
の原点Ｐに対する文字ビットマップ本体Ｍの原点Ｑの行
方向及び列方向のオフセット値と文字ビットマップ本体
Ｍの行方向ドット数とを示す３バイトデータを付加した
だけなので、計２１バイトのメモリ容量で文字パターン
「Ｉ」に関するデータを格納できる。
【００２６】すなわち、同様の文字パターン「Ｉ」につ
いては従来に比して５１バイトものメモリの節約が図ら
れることになる。このようなメモリ節約の効果は各種文
字のパターンについて得られるが、特に余白部分の多い
文字パターンほど大きな節約となる。
いては従来に比して５１バイトものメモリの節約が図ら
れることになる。このようなメモリ節約の効果は各種文
字のパターンについて得られるが、特に余白部分の多い
文字パターンほど大きな節約となる。
【００２７】この結果、本実施例の文字出力装置を使用
する製品の低コスト化が図られる上、節約されたメモリ
分を他の用途に使用することによって製品の多機能化等
を図ることも可能となる。
する製品の低コスト化が図られる上、節約されたメモリ
分を他の用途に使用することによって製品の多機能化等
を図ることも可能となる。
【００２８】なお、前記実施例では基準ビットマップＧ
上に多数の印字ドットと非印字ドットとを組合わせて形
成された文字パターンを行方向にバイト単位で区分して
メモリ（ＣＧ−ＲＯＭ３）に格納する場合を示したが、
同文字パターンを列方向にバイト単位で区分してメモリ
に格納することも可能である。この場合、文字ビットマ
ップ本体のデータには原点オフセット値と文字ビットマ
ップ本体の列方向のドット数が付加されることになる。
上に多数の印字ドットと非印字ドットとを組合わせて形
成された文字パターンを行方向にバイト単位で区分して
メモリ（ＣＧ−ＲＯＭ３）に格納する場合を示したが、
同文字パターンを列方向にバイト単位で区分してメモリ
に格納することも可能である。この場合、文字ビットマ
ップ本体のデータには原点オフセット値と文字ビットマ
ップ本体の列方向のドット数が付加されることになる。
【００２９】また、前記実施例では基準ビットマップの
サイズを２４ドット×２４ドットしたが本発明がこれに
限定されないのは言うまでもないことである。この他、
本発明の要旨を逸脱しない範囲で種々変形実施可能であ
るのは勿論である。
サイズを２４ドット×２４ドットしたが本発明がこれに
限定されないのは言うまでもないことである。この他、
本発明の要旨を逸脱しない範囲で種々変形実施可能であ
るのは勿論である。
【００３０】
【発明の効果】以上詳述したように本発明によれば、文
字パターンが形成されたビットマップデータをメモリに
記憶させる場合に余白部分のデータを省略して記憶させ
ることができ、メモリ容量の節約をはかり得、ひいては
メモリ容量低減による製品の低コスト化またはメモリの
有効利用による製品の多機能化等優れた効果を奏し得る
文字出力装置を提供できる。
字パターンが形成されたビットマップデータをメモリに
記憶させる場合に余白部分のデータを省略して記憶させ
ることができ、メモリ容量の節約をはかり得、ひいては
メモリ容量低減による製品の低コスト化またはメモリの
有効利用による製品の多機能化等優れた効果を奏し得る
文字出力装置を提供できる。
【図１】本発明の一実施例における制御回路を示すブロ
ック図。
ック図。
【図２】同実施例における文字パターン例及びそのビッ
トマップデータのメモリ格納状況を示す図。
トマップデータのメモリ格納状況を示す図。
【図３】同実施例におけるＣＰＵの要部処理を示す流れ
図。
図。
【図４】従来例における文字パターン例及びそのビット
マップデータのメモリ格納状況を示す図。
マップデータのメモリ格納状況を示す図。
１…ＣＰＵ（中央処理装置）、 ２…Ｐ−ＲＯＭ（プログラム用リード・オンリ・メモ
リ）、 ３…ＣＧ−ＲＯＭ（キャラクタ・ジェネレータ用リード
・オンリ・メモリ）、 ４…ＲＡＭ（ランダム・アクセス・メモリ）、 ６…入力部、７…印字部、８…表示部、 Ｇ…基準ビットマップ、Ｍ…文字ビットマップ本体。
リ）、 ３…ＣＧ−ＲＯＭ（キャラクタ・ジェネレータ用リード
・オンリ・メモリ）、 ４…ＲＡＭ（ランダム・アクセス・メモリ）、 ６…入力部、７…印字部、８…表示部、 Ｇ…基準ビットマップ、Ｍ…文字ビットマップ本体。
Claims (1)
- 【請求項１】 行方向及び列方向に複数のドットをマト
リクス状に配列した基準ビットマップ上に多数の印字ド
ットと非印字ドットとを組合わせて文字パターンを形成
し、この文字パターンが形成された基準ビットマップの
周囲の非印字ドットのみからなる行及び列を除いた部分
を文字ビットマップ本体とし、前記基準ビットマップの
原点に対する前記文字ビットマップ本体の原点の行方向
及び列方向のオフセット値と前記文字ビットマップ本体
の行方向または列方向のドット数とを付加して前記文字
ビットマップ本体のデータを格納するメモリと、文字コ
ードが入力されると前記メモリからその入力された文字
コードに対応する文字ビットマップ本体のデータを読出
すデータ読出し手段と、この読出し手段により読出され
た文字ビットマップ本体のデータに付加された原点オフ
セット値及び行方向または列方向のドット数に従って前
記文字ビットマップ本体の各データを基準ビットマップ
上に展開するビットマップ展開手段と、この展開手段に
より展開されたビットマップデータに基づいて文字を印
字または表示出力する文字出力制御手段とを具備したこ
とを特徴とする文字出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286462A JPH05124265A (ja) | 1991-10-31 | 1991-10-31 | 文字出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286462A JPH05124265A (ja) | 1991-10-31 | 1991-10-31 | 文字出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05124265A true JPH05124265A (ja) | 1993-05-21 |
Family
ID=17704707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3286462A Pending JPH05124265A (ja) | 1991-10-31 | 1991-10-31 | 文字出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05124265A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012232458A (ja) * | 2011-04-28 | 2012-11-29 | Seiko Epson Corp | 記録装置、記録装置の制御方法、及び、プログラム |
-
1991
- 1991-10-31 JP JP3286462A patent/JPH05124265A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012232458A (ja) * | 2011-04-28 | 2012-11-29 | Seiko Epson Corp | 記録装置、記録装置の制御方法、及び、プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5221921A (en) | High speed character generator | |
| JPH05124265A (ja) | 文字出力装置 | |
| AU603830B2 (en) | Printer character generator | |
| JPS648851B2 (ja) | ||
| JP3013512B2 (ja) | バーコードプリンタ | |
| US5526019A (en) | Character processing apparatus | |
| JPH0445875B2 (ja) | ||
| JPH0630927B2 (ja) | パターン出力方法 | |
| JPS6173990A (ja) | 文字パタ−ン発生器 | |
| JPH0112308Y2 (ja) | ||
| JPH0439434B2 (ja) | ||
| JPS6246874B2 (ja) | ||
| JPS5829513B2 (ja) | 特殊文字選択制御法 | |
| JPS63178292A (ja) | 文字パタ−ン発生装置 | |
| JPH0734233B2 (ja) | グラフ作成方法 | |
| JPH06115218A (ja) | 罫線文字の印字パターン生成方法 | |
| JPH0587839B2 (ja) | ||
| JPS62127890A (ja) | パタ−ン発生装置 | |
| JPS5889376A (ja) | 印字装置 | |
| JPH0538686U (ja) | 電子機器 | |
| JPS63225292A (ja) | ドツトパタ−ン発生装置 | |
| JPS613754A (ja) | ドツトプリンタのドツトパタ−ン発生方式 | |
| JPS6211886A (ja) | 漢字パタ−ン発生器 | |
| WO1991006924A1 (en) | High speed character generator | |
| JPS58211463A (ja) | プリンタ |