JPH0486270A - パターン発生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、印字データに応じて文字およびバーコードの
印字パターンを発生するパターン発生方式に関する。

（従来の技術） 従来、この種のパターン発生方式では、制御部から出ツ
ノする印字データに応じてプリンタ等の印字装置に内蔵
されたＲＯＭ等のメモリに予め書き込まれた所定の印字
パターンを読み出し、上記固定された印字パターンによ
る書体の文字印字を行っていた。また、印字パターンの
拡大印字を行う際には、予め設定された拡大率を指定し
、上記設定された拡大率によって印字パターンの拡大を
行っていた。

（発明が解決しようとする課題） ところか、上記発生方式では、印字パターンか固定され
ているので、任意の大きさや書体の文字を印字すること
かできなかった。また、拡大印字の場合にも、拡大率に
制限があったり、文字の拡大率が縦および横方向とも同
じでなければ印字できない等の制限があった。また、バ
ーコードのパターンもＲＯＭに書き込まれているため、
ハーフ１へパターンの数が固定であったり、拡大印字時
におけるナロー／ワイド比の補正も行えない等の問題点
があった。

本発明は、上記問題点に鑑みなされたものであって、印
字パターンの任意の拡大および回転を容易に行うことが
できるパターン発生方式を提供することを目的とする。

（課題を解決するための手段） 上記目的を達成するために、本発明では、パターン情報
を格納するパターン情報格納手段を有し、指定されたア
ドレス情報に対応する所定のパターン情報を読み出し、
該パターン情報に応した印字パターンを発生するパター
ン発生方式において、前記印字パターンの文字コード、
書体コード、拡大率および回転角度の情報を含んで構成
される印字データと、前記印字パターンの有効ドツトを
予め設定し、指定された印字パターンに応して前記設定
された所定印字データを選出し、該選出された印字デー
タの文字コードおよび書体コードに応じて所定の有効ド
ツト数を選出すると共に、該文字コー１〜および書体コ
ードを内部文字コードに変換し、かっ、該内部文字コー
　１・に対応するアドレス情報および前記選出された有
効ドツトら所定のパターン情報を読み出し、該読み出し
た所定パターン情報、前記選出された印字データの拡大
率および回転角度に応じて印字パターンを発生するもの
である。

（作用） 文字コードと書体コードとから変換された内部文字コー
ドに対応するアドレス情報と、選出された該当印字パタ
ーンの縦および横方向の有効トラ１へ数とから所定のパ
ターン情報を読み出し、上記パターン情報、選出された
印字データの拡大率および回転角度から所定印字パター
ンを発生する。

従って、本発明では、任意の拡大率およＯ・回転角度で
所定文字およびバーコードのパターン発生を行うことが
可能になる。

（実施例） 以下、本発明の実施例を第１図ないし第１３図の図面に
基づき詳細に説明する。

第１図は、本発明に係るパターン発生方式に用いる印字
装置の概略構成を示す構成ブロック図である。図におい
て、制御部（ＣＰＵ）１．０は、キーボード１１および
デイスプレィ１２を使用して磁気記録媒体または通信回
線を介して印字データを読み取り、上記印字データをパ
ターン発生部１３が解析可能な印字データに変換して、
上記印字データをページ単位でパターン発生部１３に転
送している。パターン発生部１３は、上記転送されてき
た印字データに応じて文字またはバーコードのパターン
の所定の拡大および回転処理を行って１ペ一ジ分の印字
パターン情報を生成し、上記生成した印字パターン情報
をＣＰＵ１．０と後述する印字部１４からの制御信号に
基づき、上記印字部１４に出力している。印字部１４は
、例えば細密な印字密度を持ったプリンタで、Ｃｌ）Ｕ
ＩＯからの動作制御信号により、」二記取り込んだ印字
パターンに応した所定の文字またはバーコードのパター
ンを記録紙等に印字する印字動作を行う。

第２図は、本発明に係るパターン発生部１３の構成を示
す構成ブロック図である。図において、パターン発生部
用主制御部２０は、ＣＰＵ１．０と印字部１４からの動
作制御信号に基づき、後述するパターン発生部１３を構
成する全てのメモリおよび制御部をそれぞれ動作制御し
ている。

印字データ格納メモリ２１は、ＣＰＵＩＯから転送され
てきた１ペ一ジ分の印字データを格納する、いわゆるデ
ュアルポートのＲＡＭまたは通常のＲＡＭにアドレスバ
スとデータバスの選択器を付加してなるメモリで、実施
例では第３図に示すように、２つのメモリ（ＲＡＭ）２
　１ａ，２　ｌｂと、アドレスバスとデータバスのセレ
クタ回路２１ｃ〜２１ｊと、取り込んだアドレス情報を
書込信号または続出信号の入力に対応してカウントアツ
プするライトアドレスカウンタ回路２１に，リートアド
レスカウンタ回路２１ρとから構成されており、ＣＰＵ
］、０と主制御部２０からの印字データの読み出しと書
き込みか行えるようになっている。

すなわち、例えばＣＰＵｌ０か第１のＲＡＭ２］、ａを
アクセスしてワーＩ・単位の印字データの書き込みや読
み出しを行っている際に、主制御部２０が第２のＲ，Ａ
Ｍ２１ｂをアクセスして印字データの読み出しを行い、
ページが変更（格納する印字データが変更）されるたび
に、ＣＰＵ］、０と主制御部２０のアクセスするＲＡ、
Ｍ２１　ａ、　　２１　ｂを交換している。

印字データ格納メモリ２１に格納される印字データは、
例えば第４図に示すように、文字またはバーコードごと
に２バイトの文字コードと、４ビツトの書体コードと、
１２ビツトの水平方向印字位置と、１２ビツトの垂直方
向印字位置と、１バイトの縦方向拡大率（拡大数）と、
１バイトの横方向拡大率（拡大数）と、２ビツトの回転
方向を示す情報で構成されており、また制御フラグとし
て１ビツトづつの情報終了フラグと印字終了フラクカ杯
１加されている。なお、印字データ格納メモリ２１は、
断続した印字パターン出力を行う場合には、ＪつのＲＡ
Ｍによって構成することも可能であり、また連続した印
字パターン出力を行う場合には、２つ以上のＲ，ＡＭに
よって構成することも可能である。

レジスタ回路２２〜２６は、パターン印字の際に、主制
御部２０の制御によって」１記印字データ格納メモリ２
１から読み出された文字コード、書体コード、縦および
横方向拡大数、水平および垂直方向印字位置、回転方向
の情報をそれぞれ一時格納しており、レジスタ回路２２
．２３に格納された文字コードと書体コードは、後述す
るパターンドツト数格納メモリ２９のアドレス情報とな
ると共に、コード変換部３０に出力される。

レジスタ回路２７．２８は、パターン印字以外の場合、
ＣＰＵ］、０から書き込まれた文字コード、書体コード
を主制御部２０の制御によって一時格納している。例え
ば、ＣＰＵｌ０が図示しないレジスタ回路を介して後述
するパターンアドレス格納メモリ３１内に格納されてい
るフォントメモリ３３のアドレス情報の書き換えあるい
は読み出しを行う場合、またはＣＰＵ１．Ｏが図示しな
いレジスタ回路を介してフォントメモリ３３に格納され
ているパターン情報の書き換え、読み出しを行う場合、
レジスタ回路２７．２８は、ＣＰＵｌ０から書き込まれ
た文字コード、書体コーＩ・の情報をそれぞれ一時格納
し、コード変換部３０に出力している。

パターンドツト数格納メモリ２９は、レジスタ回路２２
．２３から入力する文字コードと書体コードをアドレス
情報とし、当該アドレス情報に対応した文字パターンお
よびバーコードパターンの縦および横方向の有効ドツト
数の情報を格納する、いわゆるデュアルポートのＲＡＭ
または通常のＲＡＭにアドレスバスとデータバスの選択
器を付加してなるメモリからなっており、ＣＰＵｌ０と
主制御部２０からの情報の読み出しと書き込みが行える
ようになっている。実施例では、パターンドツト数格納
メモリ２９は、第５図に示すように、コード／有効ドツ
ト 縦および横方向それぞれ８ビツト（ＨＤＯＴＯ〜Ｉ−Ｉ
　Ｄ　Ｏ　Ｔ　７、ＶＤＯＴＯ〜ＶＤＯＴ７）の有効ド
ツト数の情報を持ち、２５６Ｘ２５６ドツトまでのパタ
ーンの定義が可能である。パターン印字の際には、アド
レス情報として文字コー１’（ＣＯＯ−Ｃ１５）のうち
の］二１バイトの文字コード（Ｃ０８〜Ｃ　１．　０、
ＣＩ２〜Ｃ１５）と４ビツトの書体コー１”（ＳＯＯ〜
ＳＯ３）から上記有効ドツト数の情報（ＨＤＯＴＯ−Ｈ
ＤＯＴ７、ＶＤＯＴＯ〜ＶＤＯＴ７）を読み出し、後述
するパターン制御部３４に出力している。このパターン
印字の際には、主制御部２０からヒジー信号が入力して
おり、ＣＰＵＩＯからの読み出しおよび書き込みが禁止
されている。また、ＣＰＵ１．０からの読み出しまたは
書き込みの際には、文字コードと書体コードに応じてア
ドレス情報（ＡＢＯＩ〜ＡＢＩＩ）を指定し、コントロ
ール信号によってデータ（ＤＢＯＯ〜ＤＢ１５）の読み
出しまたは書き込みを行っている。

なお、上記文字コードの−Ｌ位バイト Ｃ１５）は、第１表に示すように、 （００８〜 コードである。

また、書体コ （以下余白） トは、第２表に示すように、 と定義され、他のコードは、異常コードとして処理され
る。また、バーコードの文字コード（ＣＯ８〜Ｃ１５）
は、バーコードのコード種を示すもので、これによりコ
ード種ごとに異なって設定されているバーコードの横方
向の有効ドツト数を認識することができる。また、文字
コードの下位バイ１−（ＣＯＯ−Ｃ０７）は、キャラク
タを示す第 ■ 表 ナローバーのドツト数（バーコード密度）に対応し、※
は異常コードとじて処理される。この定義により、本実
施例では、漢字が４書体、英数字が８書体、ＯＣＲ文字
か１書体、キャラクタ数１６種類以丁のバーコードが１
６密度８種類、３２種類以下のバーコードが１６密度８
種類、６４種類以下のバーコードが１６密度４種類およ
び１２８２８種類以下−コードが１６密度２種類を取り
扱うことができる。

コード変換部３０は、パターン印字の際に、レジスタ回
路２２．２３から入力する文字コードと書体コード、ま
たはパターン印字以外の際に、レジスタ回路２７．２８
から入力する文字コードと書体コードをアドレス情報と
してパターン発生部１３内の内部文字コードを生成する
ＲＯＭであり、ＣＰＵ１０と主制御部２０からの情報の
読み出しが行えるようになっている。本実施例では、第
６図に示すように、アドレス情報としては文字コー１’
（ＣＯＯ−Ｃ１５）と４ピットの書体コード（ＳＯＯ−
８Ｏ３）から１６ビツトの内部文字コと定義され、 ここでバ トの書体コ トは、 −ド（１００−Ｉ］、５）を生成してパターンアドレス
格納メモリ３１に出力する。

パターンアＩ・レス格納メモリ３１は、内部文字コード
をアドレス情報とし、当該アドレス情報に対応して文字
パターンおよびバーコードパターンが格納されているフ
ォントメモリ３３上の所定パターン情報の先頭の格納領
域を示す位置情報と、当該位置情報に対応する格納領域
にパターン情報が格納されているかどうかを示す情報（
フラグ）とを格納する、いわゆるデュアルポートのＲＡ
Ｍまたは通常のＲＡＭにアドレスバスとデータバスの選
択器を付加してなるメモリからなっており、ＣＰＵｌ０
と主制御部２０からの情報の読み出しと書き込みが行え
るようになっている。実施例では、パターンアドレス格
納メモリ３１内に格納されている情報は、例えば後述す
るフォントメモリ３３の格納領域を８メガワードとする
と、２３ビツトの上記位置情報と１ビツトのフラグから
なる２４ビツトの情報で、１文字分のパターン情報の位
置を示している。上記所定パターン情報の格納位置に対
応して読み出されたアドレス情報は、後述するパターン
制御部３２に出ツＪされる。

パターン制御部３２は、第７図に示すように、主制御部
２０からの書込信号に同期して動作するカウンタ回路３
２ａ〜３２ｅ、上記カウンタ回路３２ａ〜３２ｅからの
出力信号を取り込み、」１記出力信号に基づいてセレク
タ回路３２ｇ、３２ｈ、レジスタ回路３２１１力ウンタ
回路３２ｊ、シフトレジスタ回路３２　ｋを動作制御す
るコントローラ３２ｆ等から構成されている。

カウンタ回路３２ａ、３２ｄは、レジスタ回路２４から
の横方向および縦方向拡大数Ｘｍ、　Ｙｍを格納してお
り、カウンタ回路３２ｂは、１ワ一ド分のドツト数Ｃ（
実施例ではフォントメモリ３３の横方向のドツト数であ
る１６ドツト）を格納しており、カウンタ回路３２　ｃ
、　　３２　ｅは、パターンドツト数格納メモリ２９か
らのフォントの横方向および縦方向の有効ドツト数Ｘｄ
、Ｙｄをそれぞれ格納している。カウンタ回路３２ａは
、格納した横方向拡大数の情報Ｘｍと、１ビツトごと入
カする書込信号の数とが一致すると、カウント終了信号
をカウンタ回路３２１）、３２Ｃに出力すると共に、一
致信号をコントローラ３２ｆに出力する。

カウンタ回路３２ｂ、３２ｃは、入力するカウント終了
信号と、格納した情報とが一致すると、一致信号をコン
トローラ３２ｆに出力し、カウンタ回路３４ｃはこれと
共に、カウンタ回路３２ｄにカウント終了信号を出力す
る。カウンタ回路３２ｄは、入力するカウント終了信号
と、格納した縦方向拡大数の情報とが一致すると、一致
信号をコントローラ３２ｆに出力する。

コントローラ３２ｆは、セレクタ回路３２ｇ。

３２ｈルジスタ回路３２１１カウンタ回路３２Ｊを介し
て取り込んだパターンアドレス格納メモリ３１からのア
ドレス情報と、レジスタ回路２４からの横方向および縦
方向拡大数、パターンドツト数格納メモリ２９からの横
方向および縦方向の有効ドツト数に応じてフォントメモ
リ３３からパターン情報（フォント）をシフトレジスタ
回路３２ｋに読み出し、」二記読み出したフォントをシ
フトレジスタ回路３２ｋから１ヒツトづつアドレス制御
部３４に出力している。

フォントメモリ３３は、文字およびバーコードのパター
ンを格納する、いわゆるデュアルポートのＲＡ、　Ｍま
たは通常のＲＡＭにアドレスバスとブタバスの選択器を
付加してなるパターン情報格納メモリからなっており、
ＣＰＵ１．Ｏと主制御部２０からの情報の読み出しと書
き込みが行えるようになっている。実施例では、フォン
トメモリ３３は、１６ビツトのデータ幅で８メガワード
の記憶容量を持っており、」１記フォントメモリ３３に
格納されるパターン情報は、第８図に示すように、縦有
効ドツト数かＭ、横有効ドツト数がＤとすると、第９図
に示すような１６ドツトごとの状態で上記パターン情報
を格納している。そして、フォントメモリ３３は、パタ
ーン印字の際には、パターン制御部３２からのアドレス
情報に応したバタン情報をパターン制御部３２に出力し
、また、フォントメモリ３３内のパターン情報の書き込
み／読み出しの際には、パターン制御部３２からのアド
レス情報に応じたパターン情報を図示しないレジスタ回
路を介して入出力している。

アドレス制御部３４は、第１０図に示すように、アドレ
スカウンタ回路３４ａ、３４ｂと、カウンタコントロー
ラ３４ｃとから構成されており、ビットマツプメモリ３
５に印字パターン情報を書き込む際に、レジスタ回路２
５．２６を介して印字データ格納メモリ２１から入力す
る水平方向および垂直方向印字位置を示す情報をアドレ
スカウンタ回路３４ａ、３４ｂが取り込むと、回転方向
を示す情報に応じてカウンタコントローラ３４ｃがアド
レスカウンタ回路３４ａ、３４ｂを動作制御し、ビット
マツプメモリ３５のパターン情報書き込みを行うための
アドレス情報を発生させて、上記発生したアドレス情報
に応じて印字パターン情報をビットマツプメモリ３５に
書き込んでいる。

なお、実施例では、アドレスカウンタ回路３４ａ。

３４ｂは、アップダウンカウンタ回路によって構成され
ている。

ピッＩ・マツプメモリ３５は、アドレス制御部３４の制
御によって入力する１ペ一ジ分の印字パタンを格納する
メモリで、実施例では例えば水平方向４０９６ドツト、
垂直方向４０９６１’ツトのビットマツプメモリを２フ
レーム設け、一方がアドレス制御部３４の制御によりパ
ターン書き込み状態の場合には、他方のビットマツプメ
モリは図示しない転送制御手段によりパターン出力状態
になっている。なお、ビットマツプメモリ３５は、断続
した印字パターン出力を行う場合には、ビットマツプメ
モリを１フレームで構成することも可能であり、また連
続した印字パターン出力を行う場合には、ビットマツプ
メモリを２フレーｌ＼以」二で構成することも可能であ
る。

次に、本発明に係るパターン発生方式の動作について説
明する。

ビットマツプメモリ３５に印字パターンを書き込む場合
には、主制御部２０は、ＣＰＵｌ０からビットマツプメ
モリ３５への書き込み命令を受は取ると、各制御部とメ
モリを制御してビットマツブメモリ３５への書き込み処
理を行わせる。まず、主制御部２０は、レジスタ回路２
２〜２６に印字データ格納メモリ２１からそれぞれの情
報を格納させる。そして、レジスタ回路２２．２３から
の文字コードおよび書体コードをアドレス情報としてパ
ターンドツト数格納メモリ２９からは対応する印字パタ
ーンの縦および横方向の有効ドツト数を出力させ、コー
ド変換部３０からは対応する内部文字コードを出力させ
る。また、上記内部文字コードをアドレス情報としてパ
ターンアドレス格納メモリ３１からはパターン先頭アド
レスの情報が出力される。

パターン制御部３２は、上記パターン先頭アドレスに応
じたフォントメモリ３３のアドレス情報と、レジスタ回
路２４からの縦および横方向拡大数を参照しながら主制
御部２０からの制御信号に同期して１ビツトづつパター
ンデータをアドレス制御部３４に出力する。上記動作を
第１１図ないし第１３図のフローチャートに基づき詳細
に説明する。なお、実施例では、第９図に示したパタン
情報をビットマツプメモリ３５へ書き込むものとし、例
えば横方向拡大数Ｘｍを“３”、縦方向拡大数Ｙｍを“
２”、１ワードのドツト数Ｃを１６トツトとする。

まず、パターン制御部３２は、横方向拡大数Ｘｍをカウ
ンタ回路３２ａに、■ワードのドツト数Ｃをカウンタ回
路３２ｂに、横方向の有効ドツト数Ｘｃｌをカウンタ回
路３２ｃに、縦方向拡大数Ｙｍをカウンタ回路３２ｄに
、縦方向の有効ドツト数Ｙｄをカウンタ回路３２ｅにそ
れぞれ格納する。

このとき、セレクタ回路３２ｇは、出力可能状態とし、
レジスタ回路３２１１力ウンタ回路３２ｊには、コント
ローラ３２ｆからの制御信号により、パターンアドレス
格納メモリ３１から出力された文字またはバーコードの
パターン先頭アドレスＡ（第９図に示した最初の１ワ一
ド分の記憶領域１を示すアＩ・レス）を格納する（ステ
ップ１０１）。

このレジスタ回路３２ｉに格納されたアドレスをＡｒと
する。また、コントローラ３２ｆの制御信号によって、
レジスタ回路３２１に格納されたアドレスＡ　ｒをカウ
ンタ回路３２ｊに格納する。このカウンタ回路３２ｊに
格納されたアドレスをＡｃとする。そして、カウンタ回
路３２ｊに格納した値Ａｃをフォントメモリ３３のアド
レス情報とし、上記アドレス情報Ａｃに応じてフォント
メモリ３３から読み出した１６ビツトのパターン情報（
記憶領域１のパターン情報）をシフトレジスタ回路３２
ｋに格納する（ステップ１０２）。この後、セレクタ回
路３２ｇは出力不可状態とし、セレクタ回路３２ｈは出
力可能状態とする。従って、レジスタ回路３２１にはセ
レクタ回路３２ｈを介してカウンタ回路３２ｊの出力か
入力される。

次に、主制御部２０から１き込み信号が１ヒツト出力さ
れると（ステップ１０３Ｌカウンタ回路３２ａの横方向
拡大数Ｘｍを１つ減算する（ステップ１０４）。実施例
では、Ｘｍは“３”なので、シフトレジスタ回路３２ｋ
からは最初のワード（記憶領域１のパターン情報）の最
上位ビット、つまり第１５ビツトのパターン情報９月ビ
ットづつ３回読み出されてアドレス制御部３４に出力さ
れ、Ｘｍは上記パターン情報の読み出しのたびに減算さ
れる。そして、カウンタ回路３２ａの横方向拡大数Ｘｍ
か書き込み信号と一致して“０”になるまでステップ１
０３からの動作を繰り返し行い（ステップ１０５）、上
記横方向拡大数Ｘｍが“０”になると、横方向拡大数Ｘ
ｍをカウンタ回路３２ａに再ひセットする（ステップ１
０Ｇ）。

次に、第１２図において、カウンタ回路３２ａにＸｍが
セットされると、カウンタ回路３２ａはコントローラ３
２ｆに信号を出力すると共に、カウンタ回路３２ｂおよ
びカウンタ回路３２ｃにカウント終了信号を出力する。

コントローラ３２ｆは、上記出力信号を取り込むと、シ
フトレジスタ回路３２に内のパターンデータをｌビット
シフトする（ステップ１０７）。また、カウンタ回路３
２１）およびカウンタ回路３２ｃは、上記カウント終了
信号が出力されるたびにドツト数Ｃおよび有効ドツト数
ＸｄをそれぞれＸ減算しくステップ１０８１０９Ｌその
結果、ドツト数Ｃおよび有効ドツトテップ１１０、１１
１）。

ここで、１・゛ツ１〜数Ｃおよび有効ドツト数Ｘｄが共
に“Ｏ″でない場合には、ステップ１０３に戻って、上
記動作を繰り返して行い、シフトレジスタ回路３２ｋか
らは第１４ビツトから第Ｏビットまで順にパターン情報
が１ビツトづつ３回読み出されてアドレス制御部３４に
出力される。また、上記動作を繰り返した後に、カウン
タ回路３２ｂ内のドツト数Ｃが０”、すなわち上記読み
出しているパターン情報が１ワードのドツト数である１
６トツトに達した場合（この例では、第０ビットのパタ
ーン情報が３回読み出されたとき）には、ｌワード分の
パターン情報（記憶領域１のパターン情報の最後の情報
）の読み出しが終了したものと判断して、ｌ・ツｌ〜数
Ｃ（１６ドツト）をカウンタ回路３２ｂに再びセットし
くステップ１１２）、カウンタ回路３２ｃ内の有効ドツ
ト数Ｘｄが“０”になったかどうか判断する（ステップ
１１３）。

ここで、カウンタ回路３２ｂにＣがセットされ、有効ド
ツト数Ｘｄが“０”でない場合、すなわち次のｌワード
分のパターン情報（記憶領域２の）々ターン情報）の読
み出しが可能で、また有効１・・ソト数に達していない
場合には、カウンタ回路３２１〕からコントローラ３２
ｆに信号が出力され、ステップ１０２に戻る。コントロ
ーラ３２ｆは、」１記出力信号を取り込むと、カウンタ
回路３２ｊのアドレス情報Ａｃに１加算しくステップ１
１４）、上記加算したアドレス情報に対応したパターン
情報（ｌワード分の記憶領域２のパターン情報）を読み
出してシフトレジスタ回路３２ｋに格納し、ステップ１
０３以下の動作を上記と同様に行う。

そして、横方向の有効ドツト数がＸｄに達する、すなわ
ちステップ１１１または１１３において、カウンタ回路
３２ｃ内のＸｄが“０”になると、横方向の拡大（記憶
領域１〜Ｎまでのパターン情報の拡大）が終了したと判
断してカウンタ回路３２ｃにＸｄを再びセットする（ス
テップ１１５）。

次に、第１３図において、カウンタ回路３２ｃにＸｄか
セットされると、カウンタ回路３２ｄにカラン１−終了
信号か出力される。上記カウント終子信号により、カウ
ンタ回路３２ｄは、縦方向の拡大数Ｙｍを１減算しくス
テップ１１Ｇ）、その結果、縦方向の拡大数Ｙｍが“０
”になったかどうか判断する（ステップ１１７）。

この実施例では、縦方向の拡大率は、“２”なので、カ
ウンタ回路３２ｃｌ内のＹｒｎが“０”でない場合には
、カウンタ回路３２ｃからコントローラ３４ｆに信号が
出力される。コントローラ３２ｆは、上記出力信号を取
り込むと、レジスタ回路３２ｉ内に格納されている上記
先頭アドレス情報Ａｒを再びカウンタ回路３２ｊにセッ
トすると共に（ステップ１１８）。そして、ステップ１
０２に戻り、コントローラ３２ｆは、Ａｃをフォントメ
モリ３３のアドレス情報として読み出した１６ビツトの
パターン情報（記憶領域１のパターン情報）をシフトレ
ジスタ回路３２ｋに格納し、ステップ１０３以下の動作
を上記と同様に行う。そして、縦方向の拡大数がＹｍに
達する、すなわちステップ１１７において、Ｙｍが“０
”になると、縦方向の拡大か終了したと判断してカウン
タ回路３２ｄにＹｍを再びセットし、信号をコントロー
ラ３２　ｆに出力する七共に、カウンタ回路３２ｅにカ
ウント終了信号を出力する（ステップ１１９）。

コントローラ３２ｆは、上記出力信号を取り込むと、カ
ウンタ回路３２ｊのアドレス情報Ａｃに１加算すると共
に、セレクタ回路３２ｈを介してレジスタ回路３２ｉに
上記加算したアドレス情報Ａｃ＋１を格納する（ステッ
プ１２０）。また、上記カウント終了信号により、カウ
ンタ回路３２ｅは、縦方向の有効ドツト数Ｙｄを１減算
しくステップ１２１）、その結果、有効ドツト数Ｙｃｌ
が“０”になったかどうか判断する（ステップ１２３）
。

ここで、有効ドツト数Ｙｄが“０”でない場合には、ス
テップ＋１８に戻って、ｌノジスタ回路３２１のアト１
ノス情報をカウンタ回路３２ｊに格納して上記動作を繰
り返す。また、Ｙｄが“０”の場合には、１の文字また
はバーコードのパターン情報の読み出しが終了したもの
と判断して、上記動作を終了する。

これにより、アドレス制御部３４には、シフトレジスタ
回路３２ｋから拡大処理の施されたパターン情報が入力
することとなる。

アドレス制御部３４には、上記パターン情報の他に、上
記パターン情報をビットマツプメモリ３５に書き込むた
めの水平および垂直方向の印字位置（印字開始位置）情
報と、回転方向の情報が入力しており、アドレス制御部
３４は主制御部２０からの書き込み信号に同期して動作
し、指定された回転方向の情報に応じてビットマツプメ
モリ３５の水平方向アドレスと垂直方向アドレスとを操
作して入力したパターン情報をビットマツプメモリ３７
に書き込んでいる。なお、回転方向の情報は、実施例で
は２ビツトのコード情報として０度から９０度ごとにそ
れぞれ４方向の指定が可能になっている。

すなわち、入力した回転方向の情報が０度回転の場合に
は、カウンタコントローラ３４ｃは、１ビツトの書き込
み信号の入力のたびにアドレスカウンタ回路３４ａの水
平方向印字位置の情報に１加算して、対応する水平方向
アドレス情報を発生させる。この間、アドレスカウンタ
回路３４ｂの垂直方向印字位置の情報には加算せずに、
対応する同一の垂直方向アドレス情報を発生させる。そ
して、カウンタコントローラ３４ｃは、横方向有効ドツ
ト数と横方向拡大数の積が１ビツト毎入力する書き込み
信号の数と一致したときにアドレスカウンタ回路３４ｂ
の垂直方向印字位置の情報に１加算して、対応する垂直
方向アドレス情報を発生させると共に、アドレスカウン
タ回路３４ａに水平方向印字位置の情報を入力させるこ
とによって水平方向を印字開始位置に戻し、上記書き込
み動作を横方向有効ドツト数と横方向拡大数と縦方向有
効ドツト数と縦方向拡大数との積が１ビツト毎入力する
書き込み信号の数と一致するまで繰り返し行う。これに
より、ビットマツプメモリ３５上には、回転が０度の印
字パターンが形成される。

入力した回転方向の情報が９０度回転の場合には、カウ
ンタコントローラ３４ｃは、１ビツトの書き込み信号の
入力のたびにアドレスカウンタ回路３４ｂの垂直方向印
字位置の情報に１減算して、対応する垂直方向アドレス
情報を発生させる。この間、アドレスカウンタ回路３４
ａの水平方向印字位置の情報には加算せずに、対応する
同一の水平方向アドレス情報を発生させる。そして、カ
ウンタコントローラ３４ｃは、横方向有効ドツト数と横
方向拡大数の積が１ビツト毎人力する書き込み信号の数
と一致したときにアドレスカウンタ回路３４ａの水平方
向印字位置の情報に１加算して、対応する水平方向アド
レス情報を発生させると共に、アドレスカウンタ回路３
４ｂに垂直方向印字位置の情報を入ノＪさせることによ
って垂直方向を印字開始位置に戻し、上記書き込み動作
を横方向有効ドツト数と横方向拡大数と縦方向有効ドツ
ト数と縦方向拡大数との積が１ヒツト毎入力する書き込
み信号の数と一致するまで繰り返し行う。これにより、
ビットマツプメモリ３５上には、回転が９０度の印字パ
ターンが形成される。

入力した回転方向の情報が１８０度回転の場合には、カ
ウンタコントローラ３４ｃは、１ビツトの書き込め信号
の入力のたびにアドレスカウンタ回路３４ａの水平方向
印字位置の情報に１１Ｉ２算して、対応する水平方向ア
ドレス情報を発生させる。

この間、アドレスカウンタ回路３４ｂの垂直方向印字位
置の情報には加算せずに、対応する同一の垂直方向アド
レス情報を発生させる。そして、カウンタコントローラ
３４ｅは、横方向有効ドツト数と横方向拡大数の積が１
ビット毎入力する書き込み信号の数と一致したときにア
ドレスカウンタ回路３４ｂの垂直方向印字位置の情報に
１減算して、対応する垂直方向アドレス情報を発生させ
ると共に、アドレスカウンタ回路３　４．　ａに水平方
向印字位置の情報を入力させることによって水平方向を
印字開始位置に戻し、上記書き込み動作を横方向有効ド
ツト数と横方向拡大数と縦方向有効ドツト数と縦方向拡
大数との積が１ピツト毎入力する書き込み信号の数と一
致するまで繰り返し行う。

これにより、ビットマツプメモリ３５上には、回転が１
８０度の印字パターンが形成される。

人力した回転方向の情報が２７０度回転の場合には、カ
ウンタコントローラ３・１ｃは、１ピツトの書き込み信
号の入力のたびにアドレスカウンタ回路３４ｂの垂直方
向印字位置の情報に１加算して、対応する垂直方向アド
レス情報を発生させる。

この間、アドレスカウンタ回路３４ａの水平方向印字位
置の情報には加算せずに、対応する同一の水平方向アド
レス情報を発生さぜる。そして、カウンタコントローラ
３４ｃは、横方向有効ドツト数と横方向拡大数の積が１
ビツト毎入力する書き込み信号の数と一致したときにア
ドレスカウンタ回路３４ａの水平方向印字位置の情報に
１減算して、対応する水平方向アドレス情報を発生させ
ると共に、アドレスカウンタ回路３４ｂに垂直方向印字
位置の情報を入力させることによって垂直方向を印字開
始位置に戻し、上記書き込み動作を横方向有効ドツト数
と横方向拡大数と縦方向有効ドツト数と縦方向拡大数と
の積カ月ビット毎入力する書き込み信号の数と一致する
まで繰り返し行う。

これにより、ビットマツプメモリ３５」二には、回転か
２７０度の印字パターンが形成される。

これにより、ビットマツプメモリ３５には、各回転に応
した印字パターンを形成することかできる。

従って、本実施例では、コード変換部によって文字コー
ドと書体コードとから変換された内部文字コードに対応
するアドレス情報と、パターンドツト数格納メモリから
選出された該当印字パターンの縦および横方向の有効ド
ツト パターン情報を読み出し、上記パターン情報、選出され
た印字データの拡大率および回転角度に基づき、パター
ン制御部が所定印字パターンを発生することができるの
で、任意の拡大率で所定パターンの印字を行うことが可
能になる。

（発明の効果） 以上説明したように、本発明では、パターン情報を格納
するパターン情報格納手段を有し、指定されたアドレス
情報に対応する所定のパターン情報を読み出し、該パタ
ーン情報に応した印字パターンを発生するパターン発生
方式において、前記印字パターンの文字コード、書体コ
ード、拡大率および回転角度の情報を含んで構成される
印字デ４゜ 一夕と、前記印字パターンの有効ドツト数とを予め設定
し、指定された印字パターンに応じて前記設定された所
定印字データを選出し、該選出された印字データの文字
コードおよび書体コードに応じて所定の有効ドツト 字コードおよび書体コードを内部文字コードに変換し、
かつ、該内部文字コードに対応するアドレス情報および
前記選出された有効ドツト数から所定のパターン情報を
読み出し、該読み出した所定パターン情報、前記選出さ
れた印字データの拡大率および回転角度に応じて印字パ
ターンを発生ずるので、パターンの任意の拡大および回
転を容易に行い、印字部でパターンの印字を行うことか
できる。

【図面の簡単な説明】

第１図は、本発明に係るパターン発生方式に用いる印字
装置の概略構成を示す構成ブロック図、第２図は第１図
に示したパターン発生部の構成を示す構成ブロック図、
第３図は本発明に係る印字データ格納メモリの一実施例
を示す構成ブロック図、第４図は本発明に係る印字デー
タ格納メモリに格納される印字データの一実施例を示す
構成図、第５図は同じくパターンドツト数格納メモリの
−・実施例を示す構成図、第６図は同じくコード変換器
の一実施例を示す構成図、第７図は同じくパターン制御
部の構成を示す構成ブロック図、第８図は同じくフォノ
１へメモリに格納されるパターン情報の縦および横有効
ドツト数を示す図、第９図はフォントメモリに格納され
るパターン情報の一実施例を示す構成図、第１０図は同
じくアドレス制御部の構成を示す構成ブロック図、第１
１図ないし第１３図は第７図に示したパターン制御部に
おけるパターン情報の拡大処理動作を説明するだめのフ
ローチャー１・である。 １０・・・制御部（ＣＩ）Ｕ）、１３・・・パターン発
生部、１・４・・・印字部（プリンタ）、２０・・・主
制御部、２１・・・印字データ格納メモリ、２２〜２８
・・・レジスタ回路、２９・・パターンドツト数格納メ
モリ、３０　・コード変換部、３１・・・パターンアド
レス格納メモリ、３２・・パターン制御部、３３・・・
フォノトメモリ、３４・・・アドレス制御部、３５・・
・ビットマツプメモリ。 Ｇ 出願人　　東　し　株　式　会　社 代理人　　弁理士　　長　門　侃　二

Claims (1)

【特許請求の範囲】
1. パターン情報を格納するパターン情報格納手段を有し、
   指定されたアドレス情報に対応する所定のパターン情報
   を読み出し、該パターン情報に応じた印字パターンを発
   生するパターン発生方式において、前記印字パターンの
   文字コード、書体コード、拡大率および回転角度の情報
   を含んで構成される印字データと、前記印字パターンの
   有効ドット数とを予め設定し、指定された印字パターン
   に応じて前記設定された所定印字データを選出し、該選
   出された印字データの文字コードおよび書体コードに応
   じて所定の有効ドット数を選出すると共に、該文字コー
   ドおよび書体コードを内部文字コードに変換し、かつ、
   該内部文字コードに対応するアドレス情報および前記選
   出された有効ドット数から所定のパターン情報を読み出
   し、該読み出した所定パターン情報、前記選出された印
   字データの拡大率および回転角度に応じて印字パターン
   を発生することを特徴とするパターン発生方式。