JPH0486271A - パターン印字方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、印字データに応じて文字およびバーコードの
パターンを印字するパターン印字方式に関する。

（従来の技術） 従来、この種のパターン印字方式では、制御部から出力
する印字データに応じてプリンタ等の印字装置に内蔵さ
れたＲ　０１ＶＩ等のメモリに予め書き込まれた所定の
印字パターンを読み出し、上記固定された印字パターン
による書体の文字印字を行っていた。また、印字パター
ンの拡大印字を行う際には、予め設定された拡大率を指
定し、」１記設定された拡大率によって印字パターンの
拡大を行っていた。

（発明か解決しようとする課題） ところが、上記印字方法では、印字パターンが固定され
ているので、任意の大きさや書体の文字を印字すること
ができなかった。また、拡大印字の場合にも、拡大率に
制限があったり、文字の拡大率が縦および横方向とも同
じでなければ印字できない等の制限があった。また、バ
ーコードのパターンもＲＯＭに書き込まれているため、
バーコードパターンの数が固定であったり、拡大印字時
におけるナロー／ワイド比の補正も行えない等の問題点
があった。

本発明は、−１−記問題点に鑑みなされたものであって
、印字パターンの任意の拡大および回転を容易に行うこ
とができるパターン印字方式を提供することを目的とす
る。

（課題を解決するための手段） −１−記目的を達成するために、本発明では、パターン
情報を格納するパターン情報格納手段と、印字パターン
の文字コードおよび書体コードを有する印字データを格
納する印字データ格納手段とを設け、制御部からの印字
制御情報に対応して、パターン発生部が前記文字コード
と書体コードをアドレス情報として当該アドレス情報に
対応する所定印字パターンの有効ドツト数をパターンド
ツト数記憶手段から読み出し、かつ、前記文字コードと
書体コードをコード変換手段により内部コーＩ・に変換
し、前記変換した内部コードをアドレス情報として当該
アドレス情報に対応する前記バタン情報格納手段のアド
レス情報と前記パターン情報格納の有無を示す情報とを
パターンアドレス格納手段から読み出し、前記読み出し
た有効ドツト数、パターン情報および印字データから印
字パタンを生成し、該生成された印字パターンに応じて
印字部かパターン印字を行うものである。

（作用） 文字コードと書体コーＩ・をアドレス情報として該当す
る印字パターンの縦および横方向の有効Ｉ・ット数を読
み出し、上記有効ドツト数、パターン情報格納手段から
のパターン情報および制御部からの印字データから所定
印字パターンを発生する。

従って、本発明では、任意の拡大率および回転角度で所
定文字およびバーコードのパターン印字を行うことが可
能になる。

（実施例） 以下、本発明の実施例を第１図ないし第１２図の図面に
基づき詳細に説明する。

第１図は、本発明に係るパターン印字方式に用いる印字
装置の概略構成を示す構成ブロック図である。図におい
て、制御部（ＣＰＵ）１０は、キーボード１１およびデ
イスプレィ１２を使用して磁気記録媒体または通信回線
を介して印字データを読み取り、上記印字データをパタ
ーン発生部１３か解析可能な印字データに変換して、」
１記印字データをページ単位でパターン発生部１３に転
送している。パターン発生部１３は、」１記転送されて
きた印字データに応じて文字またはバーコードのパター
ンの所定の拡大および回転処理を行って１ペ一ジ分の印
字パターン情報を生成し、上記生成した印字パターン情
報をＣＰＵｌ０と後述する印字部】４からの制御信号に
基づき、」二記印字部１４に出力している。印字部１４
は、例えば細密な印字密度を持ったプリンタで、ＣＰＵ
ｌ０からの動作制御信号により、」−記取り込んだ印字
パターンに応じた所定の文字またはバーコードのパター
ンを記録紙等に印字する印字動作を行う。

第２図は、本発明に係るパターン発生部１３の構成を示
す構成ブロック図である。図において、パターン発生部
用主制御部２０は、ＣＰＵ］、Ｏと印字部１４からの動
作制御信号に基づき、後述するパターン発生部１３を構
成する全てのメモリおよび制御部をそれぞれ動作制御し
ている。

印字データ格納メモリ２１は、ＣＰＵｌ０から転送され
てきた１ペ一ジ分の印字データを格納する、いわゆるデ
ュアルポートのＲＡＭまたは通常のＲＡＭにアドレスバ
スとデータバスの選択器をイ」加してなるメモリで、実
施例では第３図に示すように、２つのメモリ（ＲＡＭ）
２１ａ、２］、ｂと、アドレスバスとデータバスのセレ
クタ回路２１ｃ〜２］ｊと、取り込んだアドレス情報を
書込信号または読出信号の入力に対応してカウントアッ
プするライ）・アドレスカウンタ回路２１に、　　リー
トアドレスカウンタ回路２１Ａとから構成されており、
ＣＰＴＪＩＯと主制御部２０からの印字データの読み出
しと書き込みが行えるようになっている。

すなわち、例えばｃｐｕｉｏが第１のＲ，ＡＭ２１ａを
アクセスしてワード単位の印字データの書き込みや読み
出しを行っている際に、主制御部２０が第２のＲＡＭ２
］、ｂをアクセスして印字データの読み出しを行い、ペ
ージが変更（格納する印字データが変更）されるたびに
、ＣＰＵｌ０と主制御部２０のアクセスするＲＡＭ２１
ａ、２１ｂを交換している。

印字データ格納メモリ２１に格納される印字データは、
例えば第４図に示すように、文字またはバーコードごと
に２バイトの文字コードと、４ビットの書体コードと、
■２ピットの水平方向印字位置と、１２ピツトの垂直方
向印字位置と、１バイトの縦方向拡大率（拡大数）と、
１バイトの横方向拡大率（拡大数）と、２ビットの回転
方向を示す情報で構成されており、また制御フラグとし
て１ビツトづつの情報終了フラグと印字終了フラグが付
加されている。なお、印字データ格納メモリ２１は、断
続した印字パターン出力を行う場合には、１つのＲＡＭ
によって構成することも可能であり、また連続した印字
パターン出力を行う場合には、２つ以上のＲＡＭによっ
て構成することも可能である。

レジスタ回路２２〜２６は、パターン印字の際に、主制
御部２０の制御によって上記印字データ格納メモリ２１
から読み出された文字コード、書体コード、縦および横
方向拡大数、水平および垂直方向印字位置、回転方向の
情報をそれぞれ一時格納しており、レジスタ回路２２．
２３に格納された文字コードと書体コードは、後述する
パターンドツト数格納メモリ３１のアドレス情報となる
と共に、コード変換器３２に出力される。

レジスタ回路２７．２８は、パターン印字以外の場合、
ＣＰＵ１０から書き込まれた文字コー１へ、書体コード
を格納している。例えｌｊ’、ＣＰＵｌ０がレジスタ回
路２９を介して後述するパターンアドレス格納メモリ３
３内に格納されているフォントメモリ３５のアドレス情
報の書き換えあるいは読み出しを行う場合、またはＣＰ
Ｕｌ０がレジスタ回路３０を介してフォントメモリ３５
に格納されているフォント情報の書き換え、読み出しを
行う場合、レジスタ回路２７．２８は、ＣＰＵｌ０から
書き込まれた文字コード、書体コードの情報をそれぞれ
一時格納し、コード変換器３２に出力している。

パターンドツト数格納メモリ３１は、文字コードと書体
コードをアドレス情報とし、当該アドレス情報に対応し
た文字パターンおよびバーコードパターンの縦および横
方向の有効ドツト数の情報を格納する、いわゆるデュア
ルポートのＲＡＭまたは通常のＲＡＭにアドレスバスと
データバスの選択器を付加してなるメモリからなってお
り、ＣＰＵｌ０と主制御部２０からの情報の読み出しと
書き込みか行えるようになっている。実施例では、パタ
ーンドツト数格納メモリ３１は、第５図に示すように、
コード／有効ドツト変換ＲＡＭからなり、例えば縦およ
び横方向それぞれ８ビツト（ＨＤＯＴＯ〜ＨＤＯＴ７、
ＶＤＯＴＯ−ＶＤＯＴ７　）の有効ドツト数の情報を持
ち、２５６　Ｘ　２５６　Ｆットまでのパターンの定義
が可能である。パターン印字の際には、ア１ぐレス情報
として文字コード（０００〜Ｃ１５）のうちの」１位バ
イＩ・の文字コード（Ｃ０８〜Ｃｌ０１Ｃ１２〜Ｃ１５
）と４ビツトの書体コード（８００〜５Ｏ３）から」二
記有効ドッＩ・数の情報（ＨＤＯＴＯ〜ＨＤ　ＯＴ　７
、ＶＤＯＴＯ〜ＶＤＯＴ７）を読み出し、後述するパタ
ーン制御部３４に出力している。このパターン印字の際
には、主制御部２０からビン−信号が入力しており、Ｃ
ＰＵｌ０からの読み出しおよび書き込みが禁止されてい
る。また、ＣＰＵｌ０からの読み出しまたは書き込みの
際には、文字コードおよび書体コードに応じてアドレス
情報（ＡＢＯＩ〜ＡＢ］、ｌ）を指定し、コントロール
信号によってデータ（ＤＢＯＯ〜ＤＢ１５）の読み出し
または書き込みを行っている。

なお、上記文字コードの上位バイト（ＣＯ８〜Ｃ１５）
は、第１表に示すように、 第１表 第２表 と定義され、他のコードは、異常コードとして処理され
る。また、バーコードの文字コード（００８〜Ｃ１５）
は、バーコードのコード種を示すもので、これによりコ
ード種ごとに異なって設定されているバーコードの横方
向の有効ドツト数を認識することができる。

また、書体コードは、第２表に示すように、（以下余白
） と定義され、ここでバーコードの書体コードは、ナロー
バーのドツト数（バーコード密度）を表し、※は異常コ
ードとして処理される。この定義により、本実施例では
、漢字が４書体、英数字が８書体、○ＣＲ文字が１書体
、キャラクタ数１６種類以下のバーコードが１６密度８
種類、３２種類以下のバーコードが１６密度８種類、６
４種類以下のバーコードが１６密度４種類および１２８
２８種類以下−コードが１６密度２種類を取り扱うこと
ができる。

コード変換器３２は、パターン印字の際に、レジスタ回
路２２．２３から入力する文字コードと書体コード、ま
たはパターン印字以外の際に、レジスタ回路２７．２８
から入力する文字コードと書体コードをアドレス情報と
してパターン発生部１３内の内部コードを生成するＲＯ
Ｍであり、ＣＰ、Ｕｌｏと主制御部２０からの情報の読
み出しが行えるようになっている。本実施例では、第６
図に示すように、アドレス情報としては文字コード（０
００〜Ｃ１５）と４ビツトの書体コード（８００〜５０
３）から１６ビツトの内部コード（■０Ｏ−１１５）を
生成してパターンアドレス格納メモリ３３に出力する。

パターンアドレス格納メモリ３３は、内部コードをアド
レス情報とし、当該アドレス情報に対応して文字パター
ンおよびバーコードパターンが格納されているフォント
メモリ３５上の所定パターン情報の先頭の格納領域を示
す位置情報と、当該位置情報に対応する格納領域にパタ
ーン情報が格納されているかどうかを示す情報（フラグ
）とを格納する、いわゆるデュアルポートのＲＡＭまた
は通常のＲＡＭにアドレスバスとデータバスの選択器を
付加してなるメモリからなっており、ＣＰＵ　］、　０
と主制御部２０からの情報の読み出しと書き込みが行え
るようになっている。実施例では、パターンアドレス格
納メモリ３３内に格納されている情報は、例えばフォン
トメモリ３５の格納領域を８メカワードとすると、２３
ビツトの上記位置情報と１ピツトのフラグからなる２４
ビットの情報で、１文字分のパターン情報の位置を示し
ている。北記所定パターン情報の格納位置に対応しＣ読
み出されたアドレス情報は、後述するバタン制御部３・
１に出力される。

パターン制御部３４は、第７図に示すように、主制御部
２０からの書込信号に同期して動作するカウンタ回路３
４ａ〜３４ｅ１上記力ウンタ回路３４ａ〜３４ｅからの
出力信号を取り込み、上記出力信号に基ついてセレクタ
回路３４ｇ、３４ｈ。

レジスタ回路３４１、カウンタ回路３４Ｊ１シフトレジ
スタ回路３４１（を動作制御するコントコラ３．４ｒ等
から構成されている。

カウンタ回路３４ａ、３４ｄは、レジスタ回路２４から
の横方向および縦方向拡大数を格納しており、カウンタ
回路３４１）は、１ワ一ド分のドツト数（実施例ではフ
ォントメモリ３５の横方向のドツト数である１６ドツト
）を格納しており、カウンタ回路３４　ｃ、　　３４　
ｅは、パターンドツト数格納メモリ３１からのフォント
の横方向および縦方向の有効ドツト数をそれぞれ格納し
ている。カウンタ回路３４ａは、格納した横方向拡大数
の情報と、１ピツＩ・ごと入力する書込信号の数とが一
致すると、カウント終了信号をカウンタ回路３４ｂ。

３４ｃに出力すると共に、一致信号をコントローラ３４
ｆに出力する。カウンタ回路、３４１）　、　３４　ｃ
は、入力するカウント終ｒ信号と、格納した情報とが一
致すると、一致信号をコントローラ３４ｆに出力し、カ
ウンタ回路３４ｃはこれと共に、カウンタ回路３４ｄに
カウント終了信号を出力する。カウンタ回路３４ｄは、
入力するカウント終了信号と、格納した縦方向拡大数の
情報とが一致すると、一致信号をコントローラ３４ｆに
出力する。

コントローラ３４ｆは、セレクタ回路３４ｇ。

３４１〕、レジスタ回路３４ｉ、カウンタ回路３４ｊを
介して取り込んたパターンアドレス格納メモリ３３から
のアドレス情報と、レジスタ回路２４からの横方向およ
び縦方向拡大数、パターンドツト数格納メモリ３１から
の横方向および縦方向の有効ドツト数に応し−Ｃフォン
［・メモリ３５からパターン情報（フォント）をシフト
レジスタ回路３４１（に読み出し、上記読み出したフォ
ントをシフトレジスタ回路３．４ｋから１ビツトづつア
ドレス制御部３６に出）Ｊしている。

フォントメモリ３５は、文字およびバーコードのパター
ンを格納する、いわゆるデュアルポートのＲＡ、Ｍまた
は通常のＲＡＭにアドレスバスとブタハスの選択器を付
加してなるパターン情報格納メモリからなっており、Ｃ
ＰＵｌ０と主制御部２０からの情報の読み出しと書き込
みか行えるようになっている。実施例では、フォントメ
モリ３５は、１６ビツトのデータ幅で８メガワードの記
憶容態を持っており、上記フォントメモリ３５に格納さ
れるパターン情報は、第８図に示すように、縦有効ドツ
ト数がＭ、横有効ドツト数がＤとすると、第９図に示す
ような１６ドツトごとの状態で」―記パターン情報を格
納している。そして、フォントメモリ３５は、パターン
印字の際には、バタン制御部３４からのアドレス情報に
応じたパターン情報をパターン制御部３４に出力し、ま
た、フォントメモリ３５内のパターン情報の書き込み／
読み出しの際には、パターン制御部３４からのアドレス
情報に応じたパターン情報をレジスタ回路３０を介して
入出力している。

アドレス制御部３６は、第１０図に示すように、アドレ
スカウンタ回路３６ａ、３６ｂと、カウンタコントロー
ラ３６ｃとから構成されており、ビットマツプメモリ３
７に印字パターン情報を書き込む際に、レジスタ回路２
５．２６を介して印字データ格納メモリ２１から入力す
る水平方向および垂直方向印字位置を示す情報をアドレ
スカウンタ回路３６ａ、３６ｂが取り込むと、回転方向
を示す情報に応してカウンタコントローラ３６ｃがアド
レスカウンタ回路３６ａ、３６ｂを動作制御し、ビット
マツプメモリ３７のパターン情報書き込みを行うための
アドレス情報を発生させて、上記発生したアドレス情報
に応じて印字パターン情報をビットマツプメモリ３７に
書き込んでいる。

なお、実施例では、アドレスカウンタ回路３６ａ。

３６ｂは、アップダウンカウンタ回路によって構成され
ている。

ビットマツプメモリ３７は、アドレス制御部３６の制御
によって入力するｌベーン分の印字パターンを格納する
メモリで、実施例では例えば水平方向４０９６ドツト、
垂直方向４０９６ドツトのビットマツプメモリを２フレ
ーム設け、一方かアドレス制御部３６またはパターン消
去制御部３９の制御によりパターン書き込み状態または
パターン消去状態の場合には、他方のビットマツプメモ
リは印字パターン転送制御部３８によりパターン出力状
態になっている。なお、ビットマツプメモリ３７は、断
続した印字パターン出力を行う場合には、ビットマツプ
メモリを１フレームで構成することも可能であり、また
連続した印字パターン出力を行う場合には、ビットマツ
プメモリを２７レム以上で構成することも可能である。

印字パターン転送制御部３８は、上述したごとく、ビッ
トマツプメモリ３７内に格納された印字パターンの情報
をプリンタ等の印字部１４に転送するためのもので、主
制御部２０の制御によりビットマツプメモリ３７のアド
レス指定を行い、上記指定した記憶領域から印字パター
ン情報を読み出し、上記印字パターン情報を１ビツトづ
つ転送している。

パターン消去制御部３９は、上述したごとく、ビットマ
ツプメモリ３７内に格納されている印字パターン情報を
印字部１４に転送した後に、ビットマツプメモリ３７内
の印字パターン情報を消去するためのもので、主制御部
２０の制御によりビットマツプメモリ３７のアドレス指
定を行い、上記指定した記憶領域にヌルデータ（０レベ
ルのデータ）を書き込み、印字パターン情報を消去して
いる。なお、実施例では、ピットマツプメモリリ３７は
、２フレーム構成で連続した印字パターン出力を行わせ
るため、パターン消去制御部３９は複数の上記メモリ内
のデータを同時に高速消去可能なように構成されている
。

次に、本発明に係るパターン印字方式を用いた印字装置
の動作について説明する。

ます、文字およびバーコードパターンの登録を行う場合
には、ＣＰＵｌ０は、登録を行うパタンの文字コードお
よび書体コードをレジスタ回路２７．２８に格納する。

そのコードは、コード変換部３２に出力され、その後、
所定のタイミングで、レジスタ回路２９にフォントメモ
リ３５上でのパターン先頭アドレス情報を、レジスタ回
路３０に登録するパターン情報をそれぞれ格納する。ま
た、ＣＰＵｌ０は、上記文字コードおよび書体コドに応
じてアドレス情報を指定し、パターンドツト数格納メモ
リ３１に、登録パターンの縦および横方向の有効ドツト
数を書き込む。

コード変換部３２は、レジスタ回路２７．２８から入力
する上記文字コードおよび書体コードに応じた内部コー
ドを出力し、パターンアドレス格納メモリ３３は、」１
記内部コードをアドレス情報としてレジスタ回路２９か
らのパターン先頭アドレス情報を書き込む。

パターン制御部３４は、パターンアドレス格納メモリ３
３からのアドレス情報を取り込むと、フォントメモリ３
５のアドレス情報を出力し、さらにＣＰＵｌ０からレジ
スタ回路３０を介してバタン情報を１６ドツトづつフォ
ントメモリ３５に書き込む。パターン制御部３４から出
力されているアドレス情報は、ＣＰＵｌ０からの書込信
号が出力される毎に１づつ加算されるため、１パタ一ン
分の印字パターンがレジスタ３０に書き込まれる。これ
により、１パタ一ン分の印字パターンを格納する。この
登録動作を各パターン毎に繰り返して行うことにより、
フォントを順次フォントメモリ３５に登録することがで
きる。

印字データ格納メモリ２１へ印字データを書き込む場合
には、ＣＰＵｌ０が１ペ一ジ分の印字データを書き込む
が、この際、ページの最終文字には１ビツトのページ終
了フラグを付加すると共に、印字の最終ページの最終文
字には１ビツトの印字終了フラグを付加する。

ビットマツプメモリ３７への書き込みの場合、すなわち
印字を行う場合には、主制御部２０は、ＣＰＵ１．Ｏか
らビットマツプメモリ３７への書き込み命令を受は取る
と、各制御部とメモリを制御してビットマツプメモリ３
７への書き込み処理を行わせる。まず、主制御部２０は
、レジスタ回路２２〜２６に印字データ格納メモリ２１
からそれぞれの情報を格納させる。そして、レジスタ回
路２２．２３からの文字コードおよび書体コードをアＩ
・レス情報としてパターンドツト数格納メモリ３１から
は対応する印字パターンの縦および横方向の有効ドツト
数を出力させ、コード変換部３２からは対応する内部コ
ードを出力させる。また、」―記内部コードをアドレス
情報としてパターンアドレス格納メモリ３３からはパタ
ーン先頭アドレスの情報が出力される。

パターン制御部３４は、上記パターン先頭アドレスに応
じたフォントメモリ３５のアドレス情報と、レジスタ回
路２４からの縦および横方向拡大数を参照しながら主制
御部２０からの制御信号に同期して１ビツトづつ書き込
みパターンデータをアドレス制御部３６に出力する。上
記動作を第１１図ないし第１３図のフローチャー１・に
基つき詳細に説明する。なお、実施例では、第９図に示
したパターン情報をビットマツプメモリ３７へ書き込む
ものとし、例えば横方向拡大数Ｘｍを“３”縦方向拡大
数Ｙｍを２”、■ワードのドツト数Ｃを１６トツトとす
る。

まず、パターン制御部３４は、横方向拡大数Ｘｍをカウ
ンタ回路３４ａに、１ワードのドツト数Ｃをカウンタ回
路３４ｂに、横方向の有効ドツト数Ｘｄをカウンタ回路
３４ｃに、縦方向拡大数Ｙｍをカウンタ回路３４ｄに、
縦方向の有効ドツト数Ｙｄをカウンタ回路３４ｅにそれ
ぞれ格納する。

このとき、セレクタ回路３４ｇは、出力可能状態とし、
レジスタ回路３４１には、コントローラ３４ｆからの制
御信号により、パターンアドレス格納メモリ３３から出
力された文字またはバーコードのパターン先頭アドレス
（第９図に示した最初の１ワ一ド分の記憶領域１を示す
アドレス）を格納する（ステップ］０１）。このレジス
タ回路３４ｉに格納されたアドレスをＡｒとする。さら
に、コントローラ３４ｆの制御信号によりレジスタ回路
３４ｉに格納されたアドレスＡｒをカウンタ回路３４ｊ
に格納する。このカウンタ回路３４Ｊに格納されたアド
レスをＡｃとする。そして、カウンタ回路３４ｊに格納
した値Ａｃをフォントメモリ３５のアドレス情報とし、
」二記アドレス情報Ａｃに応じてフォントメモリ３５か
ら読み出した１６ピツトのパターン情報（記憶領域１の
パターン情報）をシフトレジスタ回路３４１（に格納す
る（ステップ１０２）。この後、セレクタ回路３４ｇは
出力不可状態とし、セレクタ回路３４ｈは出力可能状態
とする。従って、レジスタ回路３４ｉには、セレクタ回
路３４ｂを介してカウンタ回路３４ｊの出力が入力され
る。

次に、主制御部２０から書き込み信号が１ビツト出ツノ
されると（ステップ１０３）、カウンタ回路３４ａの横
方向拡大数Ｘｍを１つ減算する（ステップ１０４）。実
施例では、Ｘｍは“３”なので、シフトレジスタ回路３
４ｋからは最初のワード゛（記憶領域ｌのパターン情報
）の最上位ビット、つまり第１５ピツトのパターン情報
が３回読み出されてアドレス制御部３６に出力され、Ｘ
ｍは上記パターン情報の読み出しのたびに減算される。

そして、カウンタ回路３４ａの横方向拡大数Ｘｍが書き
込み信号と一致して“０”になるまでステツブ１０３か
らの動作を繰り返し行い（ステップ１０５Ｌ上記横方向
拡大数Ｘｍか“０”になると、横方向拡大数Ｘｍをカウ
ンタ回路３４ａに再びセットする（ステップ１０６）。

次に、第１２図において、カウンタ回路３４ａにＸｍが
セットされると、カウンタ回路３４ａはコントローラ３
４ｆに信号を出力すると共に、カウンタ回路３４ｂおよ
びカウンタ回路３４ｃにカウンタ終了信号を出力する。

コントローラ３４ｆは、」−配出力信号を取り込むと、
シフトレジスタ回路３４に内のパターンデータを１ビツ
トシフトする（ステップ１０７）。また、カウンタ回路
３４ｂおよびカウンタ回路３４ｃは、上記カウンタ終了
信号が出力されるたびにドツト数Ｃおよび有効ドツト数
Ｘｃｌをそれぞれ１減算しくステップ１０Ｂ、１．０９
）、その結果、ドツト数Ｃおよび有効ドツト数Ｘｄか“
０”になったかどうか判断する（ステップ１１０．１１
１）。

ここで、ドツト数Ｃおよび有効ドツト数Ｘｄが共に“０
”でない場合には、ステップ１０３に戻って、上記動作
を繰り返して行い、シフトレジスタ回路３４１（からは
第１４ビツトから第０ビットまで順にパターン情報が３
回読み出されてアドレス制御部３６に出力される。また
、−に記動作を繰り返した後に、カウンタ回路３４ｂ内
のドツト数Ｃが“０”、すなわち上記読み出しているパ
ターン情報が１ワードのドツト数である１６トツトに達
した場合（この例では、第０ビツトのパターン情報が３
回読み出された時）には、１ワ一ド分のパターン情報（
記憶領域１のパターン情報の最後の情報）の読み出しが
終了したものと判断して、ドツト数Ｃ（１６ドツト）を
カウンタ回路３４ｂに再びセットしくステップ］　１２
）　、カウンタ回路３４ｃ内の有効ドツト数Ｘｄが“０
”になったかどうか判断する（ステップ１１３）。

ここで、カウンタ回路３４ｂにＣがセットされ、有効ド
ツト数Ｘｄが“０”でない場合、すなわち次の１ワ一ド
分のパターン情報（記憶領域２のパターン情報）の読み
出しが可能で、まだ有効ドツト数に達していない場合に
は、カウンタ回路３４ｂからコントローラ３４ｆに信号
が出力され、ステップ１０２に戻る。コントローラ３４
ｆは、上記出力信号を取り込むと、カウンタ回路３４　
ｊのアドレス情報Ａｃに１加算しくステップ１１４）、
−に記加算したアドレス情報に対応したパターン情報（
１ワ一ド分の記憶領域２のパターン情報）を読み出して
シフトレジスタ回路３４ｋに格納し、ステップ１０３以
下の動作を上記と同様に行う。

そして、横方向の有効ドツト数がＸ（］に達する、すな
わちステップ１１１または１１３において、カウンタ回
路３４ｃ内のＸｄが“０”になると、横方向の拡大（記
憶領域１〜Ｎまでのパターン情報の拡大）が終了したと
判断してカウンタ回路３４ｃにＸｄを再びセットする（
ステップ１１５）。

次に、第１３図において、カウンタ回路３４ｃにＸｄが
セットされると、カウンタ回路３４ｄにカウント終了信
号が出力される。−に記カウント終了信号により、カウ
ンタ回路３４ｄは、縦方向の拡大数Ｙｍを１減算しくス
テップ１１．６）、その結果、縦方向の拡大数Ｙｍか“
０”になったかどうか判断する（ステップ１１７）。

この実施例では、縦方向の拡大率は、“２”なので、カ
ウンタ回路３４ｄ内のＹｍが“０”でない場合には、カ
ウンタ回路３４ｃがらコントロラ３４ｆに信号が出力さ
れる。コントローラ３４ｆは、上記出力信号を取り込む
と、レジスタ回路３４１内に格納されている上記先頭ア
ドレス情報Ａｒを再びカウンタ回路３４ｊにセットする
（ステップ１１８）。そして、ステップ１０２に戻り、
コントローラ３４ｆは、Ａｃをフォントメモリ３５のア
ドレス情報として読み出した１６ビツトのパターン情報
（記憶領域１のパターン情報）をシフトレジスタ回路３
４ｋに格納し、ステップ１０３以下の動作を上記と同様
に行う。そして、縦方向の拡大数がＹｍに達する、すな
わちステップ１１７において、Ｙｍが“０”になると、
縦方向の拡大か終了したと判断してカウンタ回路３４ｄ
にＹｍを再びセットし、信号をコントローラ３４ｆに出
力すると共に、カウンタ回路３４ｅにカウント終了信号
を出力する（ステップ１２０）。

コントローラ３４ｆは、上記出力信号を取り込むと、カ
ウンタ回路３４ｊのアドレス情報Ａｃに１加算すると共
に、セレクタ回路３４ｈを介してレジスタ回路３４ｉに
上記加算したアドレス情報Ａｃ＋１を格納する（ステッ
プ１２１）。また、上記カウント終了信号により、カウ
ンタ回路３４ｅは、縦方向の有効ドツト数Ｙｄを１減算
しくステップ１２２）、その結果、有効ドツト数Ｙｄが
“０”になったかどうか判断する（ステップ１２３）。

ここで、有効ドツト数Ｙｄが“０”でない場合には、ス
テップ１１８に戻って、レジスタ回路３４ｉのアドレス
情報をカウンタ回路３４ｊに格納して上記動作を繰り返
す。また、Ｙｄが“０”の場合には、１の文字またはバ
ーコードのパターン情報の読み出しが終了したものと判
断して、上記動作を終了する。

これにより、アドレス制御部３６には、シフトレジスタ
回路３４ｋから拡大処理の施されたパターン情報が入力
することとなる。

アドレス制御部３６には、上記パターン情報の他に、上
記パターン情報をビットマツプメモリ３７に書き込むた
めの水平および垂直方向の印字位置（印字開始位置）情
報と、回転方向の情報が入力しており、アドレス制御部
３６は主制御部２０からの書き込み信号に同期して動作
し、指定された回転方向の情報に応じてビットマツプメ
モリ３７の水平方向アドレスと垂直方向アドレスとを操
作して入力したパターン情報をビットマツプメモリ３７
に書き込んでいる。なお、回転方向の情報は、実施例で
は２ビツトのコード情報として０度から９０度ごとにそ
れぞれ４方向の指定が可能になっている。

すなわち、入力した回転方向の情報が０反回転の場合に
は、カウンタコントローラ３６ｃは、１ビツトの書き込
め信号の入力のたびにアドレスカウンタ回路３６ａの水
平方向印字位置の情報に１加算して、対応する水平方向
アトＩ／ス情報を発生させる。この間、アドレスカウン
タ回路３６ｂの垂直方向印字位置の情報には加算せずに
、対応する同一の垂直方向アドレス情報を発生させる。

そして、カウンタコントローラ３６ｃは、横方向有効ド
ツト数と横方向拡大数の積が１ビツト毎入力する書き込
み信号の数と一致したときにアドレスカウンタ回路３６
１）の垂直方向印字位置の情報に１加算して、対応する
垂直方向アドレス情報を発生させると共に、アドレスカ
ウンタ回路３６ａに水平方向印字位置の情報を入ツノさ
せることによって水平方向を印字開始位置に戻し、上記
書き込み動作を横方向有効ドツト数と横方向拡大数と縦
方向有効ドツト数と縦方向拡大数との積が１ビツト毎入
力する書き込み信号の数と一致するまで繰り返し行う。

これにより、ヒツトマツプメモリ３７」二には、回転が
０度の印字パターンが形成される。

入ツノした回転方向の情報が９０度反回転場合には、カ
ウンタコントローラ３６ｃは、１ビツトの書き込み信号
の入力のたびにアドレスカウンタ回路３６１］の垂直方
向印字位置の情報に１減算して、対応する垂直方向アド
レス情報を発生させる。この間１、アドレスカウンタ回
路３６ａの水平方向印字位置の情報には加算せずに、対
応する同一の水平方向アドレス情報を発生させる。そし
て、カウンタコントローラ３６ｃは、横方向有効ドツト
数と横方向拡大数の積が１ビツト毎入力する書き込み信
号の数と一致したときにアドレスカラ、・・々７用路３
６ａの水平方向印字位置の情報に１加算して、対応する
水平方向アドレス情報を発生させると共に、アドレスカ
ウンタ回路３６ｂに垂直方向印字位置の情報を入力させ
ることによって垂直方向を印字開始位置に戻し、上記書
き込み動作を横方向有効ドツト数と横方向拡大数と縦方
向有効ドツト数と縦方向拡大数との積が１ビツト毎入力
する書き込み信号の数と一致するまで繰り返し行う。こ
れにより、ビットマツプメモリ３７上には、回転が９０
度の印字パターンが形成される。

入力した回転方向の情報が１８０度回反回転合には、カ
ウンタコント・ローラ３６ｃは、１ビツトの書き込み信
号の入力のたびにアドレスカウンタ回路３６ａの水平方
向印字位置の情報に１減算して、対応する水平方向アド
レス情報を発生させる。

この間、アｌ’　１ノス力ウンタ回路３６ｂの垂直方向
印字位置の情報には加算せずに、対応する同一の垂直方
向アドレス情報を発生させる。そして、カウンタコント
ローラ３６ｃは、横方向有効Ｆツｌ−数と横方向拡大数
の積が１ビツト毎入力する書き込み信号の数と一致した
ときにアドレスカウンタ回路３６ｂの垂直方向印字位置
の情報に１減算して、対応する垂直方向アドレス情報を
発生させると共に、アドレスカウンタ回路３６ａに水平
方向印字位置の情報を入力させることによって水平方向
を印字開始位置に戻し、上記書き込み動作を横方向有効
ｌ・ット数と横方向拡大数と縦方向有効ドツト数と縦方
向拡大数との積が１ビツト毎入力する書き込み信号の数
と一致するまで繰り返し行う。

これにより、ビットマツプメモリ３７」二には、回転が
１８０度の印字パターンが形成される。

入力した回転方向の情報か２７０度回反回転合には、カ
ウンタコントローラ３６ｃは、１ビットの書き込み信号
の入力のたびにアドレスカウンタ回路３６ｂの垂直方向
印字位置の情報に１加算して、対応する垂直方向アドレ
ス情報を発生させる。

この間、アＩ・レスカウンタ回路３６ａの水平方向印字
位置の情報には加算せずに、対応する同一の水平方向ア
ドレス情報を発生させる。そして、カウンタコントロー
ラ３６ｃは、横方向有効ドツト数と横方向拡大数の積が
１ビツト毎入力する書き込み信号の数と一致したときに
アドレスカウンタ回路３６ａの水平方向印字位置の情報
に１減算して、対応する水平方向アドレス情報を発生さ
せると共に、アドレスカウンタ回路３６ｂに垂直方向印
字位置の情報を入力させることによって垂直方向を印字
開始位置に戻し、上記書き込み動作を横方向有効ドツト
数と横方向拡大数と縦方向有効ドツト数と縦方向拡大数
との積が１ビツト毎入力する書き込み信号の数と一致す
るまで繰り返し行う。

これにより、ビットマツプメモリ３７上には、回転が２
７０度の印字パターンが形成される。

これにより、ビットマツプメモリ３７には、各回転に応
じた印字パターンを形成することができる。

ビットマツプメモリ３７に形成、格納された印字パター
ンは、印字パターン転送制御部３８によってプリンタ１
４に印字パターン情報として転送されて印字される。す
なわち、主制御部２ｏは、ＣＰＵｌ０から印字パターン
の転送命令を受は取ると、印字パターン転送制御部３８
に印字パターンの転送指示を示す制御信号を出力する。

印字パターン転送制御部３８は、」二記転送指示を受は
取ると、ビットマツプメモリ３７へのアドレス情報を出
力して、ビットマツプメモリ３７の印字パターン情報を
読み取る。そして、印字パターン転送制御部３８は、プ
リンタ１４からの制御信号に同期して、読み取った印字
パターン情報を１ビツトづつプリンタ１４に出力する。

また、ＣＰＵｌ０から印字パターン消去の命令によって
、ビットマツプメモリ３７の印字パターンを消去する場
合には、主制御部２０は、上記消去命令を受は取ると、
パターン消去制御部３９に印字パターンの消去指示を示
す制御信号を出ノＪする。パターン消去制御部３９は、
上記消去指示を受は取ると、ビットマツプメモリ３７へ
のアトしス情報を出力して、ビットマツプメモリ３７の
全てのビットに“０”を書き込み、格納した印字パター
ンを消去する。

従って、本実施例では、文字コードと書体コードをアド
レス情報として該当する印字パターンの縦および横方向
の有効ドツト数を読み出し、上記有効ドツト数、パター
ン情報格納手段からのパターン情報および制御部からの
拡大数から所定パターンを発生することができるので、
任意の拡大率で所定パターンの印字を行うことが可能に
なる。

（発明の効果） 以上説明したように、本発明では、パターン情報を格納
するパターン情報格納手段と、印字パターンの文字コー
ドおよび書体コードを有する印字データを格納する印字
データ格納手段とを設け、制御部からの印字制御情報に
対応して、パターン発生部が前記文字コードと書体コー
ドをアドレス情報として当該アドレス情報に対応する所
定印字パターンの有効ドツト数をパターンドツト数記憶
手段から読み出し、かつ、前記文字コードと書体コード
をコード変換手段により内部コーＩ・に変換し、前記変
換した内部コードをアドレス情報として当該アドレス情
報に対応する前記パターン情報格納手段のアドレス情報
と前記パターン情報格納の有無を示す情報とをパターン
アドレス格納手段から読み出し、前記読み出した有効ド
ツト数、パターン情報および印字データから印字パター
ンを生成し、該生成された印字パターンに応じて印字部
がパターン印字を行うので、パターンの任意の拡大およ
び回転を容易に行い、印字部でパターンの印字を行うこ
とができる。

【図面の簡単な説明】

第１図は、本発明に係るパターン印字方式に用いる印字
装置の概略構成を示す構成ブロック図、第２図は第１図
に示したパターン発生部の構成を示す構成ブロック図、
第３図は本発明に係る印字データ格納メモリの一実施例
を示す構成ブロック図、第４図は本発明に係る印字デー
タ格納メモリに格納される印字データの一実施例を示す
構成図、第５図は同しくパターンドツト数格納メモリの
−実施例を示す構成図、第６図は同しくコード変換器の
一実施例を示す構成図、第７図は同しくパターン制御部
の構成を示す構成ブロック図、第８図は同じくフォント
メモリに格納されるパターン情報の縦および横有効ドツ
ト数を示す図、第９図はフォノ１−メモリに格納される
パターン情報の一実施例を示す構成図、第１０図は同じ
くアドレス制御部の構成を示す構成ブロック図、第１１
図ないし第１３図は第７図に示したパターン制御部にお
けるパターン情報の拡大処理動作を説明するためのフロ
ーチャートである。 １０・・・制御部（ＣＰＵ）、１１・・・パターン発生
部、１４・・・印字部（プリンタ）、２０・・・主制御
部、２１・・・印字データ格納メモリ、２２〜３０・・
・レジスタ回路、３１・・・パターンドツト数格納メモ
リ、３２・・・コード変換部、３３・・・パターンアド
レス格納メモリ、３４・・・パターン制御部、３５・・
・フォントメモリ、３Ｇ・・アドレス制御部、３７・・
・ビットマツプメモリ、３８・・・印字パターン転送制
御部、３９・・・パターン消去制御部。 ＝５４０− 第１２図

Claims (2)

【特許請求の範囲】
1. （１）パターン情報を格納するパターン情報格納手段と
   、印字パターンの文字コードおよび書体コードを有する
   印字データを格納する印字データ格納手段とを設け、制
   御部からの印字制御情報に対応して、パターン発生部が
   前記文字コードと書体コードをアドレス情報として当該
   アドレス情報に対応する所定印字パターンの有効ドット
   数をパターンドット数記憶手段から読み出し、かつ、前
   記文字コードと書体コードをコード変換手段により内部
   コードに変換し、前記変換した内部コードをアドレス情
   報として当該アドレス情報に対応する前記パターン情報
   格納手段のアドレス情報と前記パターン情報格納の有無
   を示す情報とをパターンアドレス格納手段から読み出し
   、前記読み出した有効ドット数、パターン情報および印
   字データから印字パターンを生成し、該生成された印字
   パターンに応じて印字部がパターン印字を行うことを特
   徴とするパターン印字方式。
2. （２）印字データは、拡大率および回転角度の情報を含
   んで構成されることを特徴とする請求項１記載のパター
   ン印字方式。