JPH03138172A - パターン記憶装置及び該記憶装置を備えるパターン発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はパターン記憶装置及び該記憶装置を備えるパタ
ーン発生装置に関し、特に文字パターンの蓄積及び発生
方式を改良したパターン記憶装置及び該記憶装置を備λ
るパターン発生装置に関する。

［従来の技術］ 近年、印字品位の向上に伴い、（４８ｘ４８）ドツトサ
イズ以上の文字パターンが使用されている。しかし、単
にドツトサイズを太き（してゆ（とフォントメモリ全体
が膨大なものになってしまう。

［発明が解決しようとする課題］ 本発明は上述した従来技術の欠点を除去するものであり
、その目的とする所は、少ない記憶容量でより多（の文
字パターンを記憶し、発生できるパターン記憶装置及び
該記憶装置を備えるパターン発生装置を提供することに
ある。

［課題を解決するための手段及び作用］本発明のパター
ン記憶装置は上記の目的を達成するために、印刷ドツト
を含む記憶単位の集合でパターン情報を記憶するパター
ン情報記憶エリアと、前記印刷ドツトを含む記憶単位を
一方の論理レベルビットでかつ印刷ドツトを含まない記
憶単位を他方の論理レベルビットで夫々記憶するパター
ン圧縮情報記憶エリアを備えることをその概要とする。

これにより印刷ドツトを含まない記憶単位の存在を最小
限にし、より多（のパターン情報を蓄積する。

また本発明のパターン発生装置は上記の目的を達成する
ために、印刷ドツトを含む記憶単位の集合でパターン情
報を記憶するパターン情報記憶エリア及び前記印刷ドツ
トを含む記憶単位を一方の論理レベルビットでかつ印刷
ドツトを含まない記憶単位を他方の論理レベルビットで
夫々記憶するパターン圧縮情報記憶エリアを有するパタ
ーン記憶手段と、前記パターン圧縮情報記憶エリアのビ
ット情報を順次調べることにより、前記一方の論理レベ
ルの時は対応するパターン情報記憶エリアのパターン情
報を読み已して出力し、かつ前記他方の論理レベルの時
は印刷ドツトを含まない記憶単位の情報を出力するパタ
ーン発生手段を備えることをその概要とする。これによ
り小さいメモリから大きいサイズ（ｎＸｍ）ドツトのパ
ターン情報が発生される。

［実施例の説明］ 以下、添付図面に従って本発明による実施例を詳細に説
明する。

第１図は実施例の画像形成装置のブロック構成図である
。図において、１０は実施例の画像形成装置であり、５
は画像形成装置１０に記録データ（文字コード、制御コ
ード等）及び印字指示を与える外部のホスト装置である
。

画像形成装置１０において、１１は記録データ受信部で
あり、ホスト装置５から送られる記録データを受信する
。このデータ中には制御データとして通常文字／高品位
文字等の指定命令も含まれる。１はＣＰＵであり、本実
施例装置の主制御・処理を行う。２はプログラムＲＯＭ
でああり、ＣＰＵＩが実行する例えば第５図又は第７図
（Ａ）、（Ｂ）のパターン発生処理プログラムを格納し
ている。３はＲＡＭであり、受信した記録データを一時
的に記憶する他、ＣＰＵＩがワーキングエリアとして使
用する。４はパターンエリアであり、ＲＡＭＢ内に設け
られる。ｃｐｕｉはこのパターンエリア４で（ｎ　Ｘ　
ｍ　）　　ドツトサイズの印字用パターンを発生する。

１２はキャラクタジェネレータＲＯＭ　（ＣＧＲＯＭ）
であり、文字コードに対応した文字パターンを本発明に
係る形態で格納している。１３はヘッドコントローラで
あり、ＣＰＵ　１の制御下で印字用パターンデータなヘ
ッドドライバ１４出力する。１５は記録ヘッドである。

更に１゛６はタイマであり、ＣＰＵ　１からの時間設定
に基づいて各種タイミング信号をヘッドコントローラ１
３及びＣＰＬＩ　１に出力し、ヘッドコントローラ１３
を制御して記録ヘッド１５の駆動時間を決定したり、Ｃ
ＰＵ　１の各種動作タイミングを制御する。２０は情報
信号入力部であり、例えばキーボードである。操作者は
情報信号入力部２０により例えば高品位文字の印字指定
等を行う。２１は入力ボートであり、情報信号入力部２
０の信号をＣＰＵ１内に取り込む。２３は駆動部であり
、記録ヘッド１５を搭載した不図示のキャリッジや、記
録紙搬送機構等を駆動する。２２は出力ボートであり、
ＣＰＵ　１の制御コマンド等を駆動部２３に伝える。

第２図は実施例のパターンエリア４において発生された
印字用パターンの一例を示す図である。図にお、いて、
文字パターンは黒ドツト（・印）で示す“Ａ”であり、
本実施例におけるパターン情報の処理（記憶）単位は１
バイト（縦方向８ビツト）である。印字用パターンの横
方向には第１バイト■から第６バイト■までが並び、ま
た縦方向には第１カラムから第３６ラムまでが並んでい
る。

第３図は実施例のＣＧＲＯＭＩ２に記憶された文字パタ
ーン等を示す図である。ここでは、記憶単位中に黒ドツ
ト（・印）がないバイトは文字″Ａ″の文字パターン記
憶エリア１２−３Ａ中に含まれていない。

尚、第３図は文字パターン“Ａ”が肉眼で認識できるよ
うに描いであるが、実際のＣＧＲＯＭＩ２上では先頭ア
ドレスが■であり、アドレスを＋１すると■が読み出さ
れ、更にアドレスを＋１してゆ（とＯ２０，■、　■、
＠、・・・と読み出されるように文字パターンデータが
バックされている。

１２−２Ａはパターン圧縮情報記憶エリアであり、文字
パターン記憶エリア１２−３Ａについての圧縮されたパ
ターン情報が記憶されている。

ｃｐｕ　ｉはパターン圧縮情報記憶エリア１２−２Ａの
ビット情報を左端のバイトから順次（上のビットから下
のビットへ）調べることにより、例えば、図の左上のＭ
Ｓビットは論理Ｏレベルであるので印刷ドツトを含まな
い１バイトデータを第２図の第１バイト■、第１カラム
の位置に発生し、またエリア１２−２Ａの第２カラムの
上から５ビツト目は論理ルベルであるのでエリア１２−
３Ａの対応するカラムの第５バイト■を読み出して第２
図の第５バイト■、第２カラムの位置に出力する。

１２−ＩＡはアドレス記憶エリアであり、ここには文字
パターン情報記憶エリア１２−３Ａの先頭アドレス■が
記憶される。

第４図（Ａ）は実施例のＣＧＲＯＭＩ　２（７）記憶構
造を示す図である。図において、１２−１は文字パター
ン先頭アドレス情報格納領域（テープル［１］）であり
、各文字コードに対応する文字パターン圧縮情報記憶エ
リア１２−２Ａの先頭アドレス■が記憶されている。１
２−２はカラム圧縮情報領域（テーブル［２］）であり
、各文字コードに対応するパターン圧縮情報が記憶され
ている。１２−３はゼロバイト圧縮文字パターンデータ
領域であり、各文字の文字パターンデータが記憶されて
いる。

第５図は実施例の文字パターン発生処理のフローチャー
トである。ステップＳ１では受信した記録データが文字
コードか否かを判別し、文字コードでなければ処理を抜
ける。また文字コードならステップＳ２に進み、パター
ンエリア４における横３６カラム分をカウントする展開
カウンタ、同じく縦６バイト分をカウントする列カウン
タ、ゼロバイト圧縮文字パターンデータ１２−３のだめ
のポインタ（１）、カラム圧縮情報テーブル［２コのた
めのポインタ（２）を夫々クリアし、更にポインタ（３
）にはパターンエリア４の先頭アドレスを格納する。ス
テップＳ３ではテーブル［１Ｆを参照して文字コードに
対応する文字パターンデータの先頭アドレス■を読み出
し、ポインタ（１）に格納する。ステップＳ４では文字
コードに対応するカラム圧縮情報のアドレスを計算し、
ポインタ（２）に格納する。ステップＳ５ではポインタ
（２）が指す圧縮情報バイトを読み出す。ステップＳ６
ではＭＳビットがセットされているか否かを判別する。

ＭＳビットがセットされていればステップＳ８に進み、
ポインタ（１）が指す文字パターンバイトを読み出し、
ポインタ（３）が指す場所に格納する。ステップＳ９で
はポインタ（１）に＋１する。またＭＳビットがセット
されていない場合はステップＳ７に進み、全ビット０の
１バイトデータをポインタ（３）が指す場所に格納する
。ステップＳＩＯではステップＳ６で調べた圧縮情報バ
イトをＭＳビット側に１ビツトシフトする。ステップＳ
ｌｌではポインタ（３）及び列カウンタに夫々＋１する
。ステップＳ１２では縦１列（１力ラム分）の展開が終
了したか否かを判別する。終了していなければステップ
Ｓ６に進み、上記を繰り返す。

また終了した場合はステップＳ１３に進み、展開カウン
タ及びポインタ（２）を夫々＋１する。

ステップＳ１４では、展開カウンタが３６カラム（１文
字分）に達したか否かを判別し、Ｎｏの場合はステップ
Ｓ５に戻り上記を繰り返す。また終了した場合は処理を
抜ける。以上の処理によって第３図のＣＧＲＯＭパター
ンから第２図の印字用文字パターンが発生される。

［他の実施例］ 第６図は他の実施例のＣＧＲＯＭ１２に記憶された文字
パターン等を示す図である。他の実施例ではパターン圧
縮情報記憶エリア１２−２Ａが１２−２Ａ　”のように
更にデータ圧縮されている。即ち、ここではエリア１２
−２Ａ　’の各下位２ビツトを、その第１　　（ＭＳ）
ビットから第６ビツトまでの文字圧縮パターンの同一性
をカウントするカウンタとして使用している。これによ
り全く同一のパターン圧縮情報が連続している場合は最
高４力ラム分（０〜３）までを１バイトに圧縮できる。

第７図（Ａ）、（Ｂ）は他の実施例の文字パターン発生
処理のフローチャートである。

尚、第５図と同一の処理には同一ステップ番号を付して
説明を省略する。ステップＳ２２では、更に繰り返しカ
ウンタをクリアする。ステップＳ２５ではポインタ（２
）が指す圧縮情報の下位２ビツトを繰り返しカウンタに
格納する。第７図（Ｂ）のステップＳ３３では展開カウ
ンタを＋１し、ステップＳ３４では繰り返しカウンタが
０か否かを判別する。繰り返しカウンタが０でない場合
はステップＳ３５に進み、繰り返しカウンタを−１する
。ステップＳ３６ではポインタ（２）が指す圧縮情報を
読み出し、ステップＳ６に戻るまた繰り返しカウンタが
Ｏの場合はステップＳ３７に進み、ポインタ（２）を＋
１する。ステップ３３８では３６力ラム分終了したか否
かを判別し、Ｎｏの場合はステップＳ２５に戻り、ＹＥ
Ｓの場合は処理を抜ける。

尚、上述実が例では縦文字パターンの記憶、発生につい
て述べたがこれに限らない。例えば９０度回転した横文
字パターンに記憶、発生についても同様である。

また上述実施例では処理（記憶）単位を１バイトとした
がこれに限らない。例えば、第８図に示すように、（８
Ｘ８）ビットのブロックを記憶単位と考え、該ブロック
内の全ビットが印字ドツトを含まない時は圧縮するよう
にしても良い。

［発明の効果］ 以上述べた如（本発明によれば、記憶容量を格段に節約
できる。

【図面の簡単な説明】

第１図は実施例の画像形成装置のブロック構成図、 第２図は実施例のパターンエリア４において発生された
印字パターンの一例を示す図、第３図は実施例のＣＧＲ
ＯＭＩ　２に記憶された文字パターン等を示す図、 第４図（Ａ）は実施例のＣＧＲＯＭＩ　２の記憶構造を
示す図、 第４図（Ｂ）は従来のＣＧＲＯＭの記憶構造を示す図、 第５図は実施例の文字パターン発生処理のフローチャー
ト、 第６図は他の実施例のＣＧＲＯＭＩ２に記憶された文字
パターン等を示す図、 第７図（Ａ）、（Ｂ）は他の実施例の文字パターン発生
処理のフローチャート、 第８図は更に他のＣＧＲＯＭの記憶態様を示す図である
。 図中、１・・・ＣＰｔＪ、２・・・プログラムＲＯＭ。 ３・・・ＲＡＭ、４・・・パターンエリア、５・・・ホ
スト装置、１０・・・画像形成装置、１１・・・記録デ
ータ受信部、１２・・・キャラクタジェネレータＲＯＭ
（ＣＧＲＯＭ）　　　１３・・・ヘッドコントローラ、
１４・・・ヘッドドライバ、１５・・・記録ヘッド、１
６・・・タイマ、２０・・・情報信号入力部、２１・・
・入力ボート、２２・・・出力ボート、２３・・・駆動
部である。 第７図（Ｂ） 第８ 図

Claims (2)

【特許請求の範囲】
1. （１）印刷ドットを含む記憶単位の集合でパターン情報
   を記憶するパターン情報記憶エリアと、前記印刷ドット
   を含む記憶単位を一方の論理レベルビットでかつ印刷ド
   ットを含まない記憶単位を他方の論理レベルビットで夫
   々記憶するパターン圧縮情報記憶エリアを備えることを
   特徴とするパターン記憶装置。
2. （２）印刷ドットを含む記憶単位の集合でパターン情報
   を記憶するパターン情報記憶エリア及び前記印刷ドット
   を含む記憶単位を一方の論理レベルビットでかつ印刷ド
   ットを含まない記憶単位を他方の論理レベルビットで夫
   々記憶するパターン圧縮情報記憶エリアを有するパター
   ン記憶手段と、 前記パターン圧縮情報記憶エリアのビット情報を順次調
   べることにより、前記一方の論理レベルの時は対応する
   パターン情報記憶エリアのパターン情報を読み出して出
   力し、かつ前記他方の論理レベルの時は印刷ドットを含
   まない記憶単位の情報を出力するパターン発生手段を備
   えることを特徴とするパターン発生装置。