JPH0486275A - パターン発生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、印字データに応じて文字およびバーコードの
パターンを発生するパターン発生方式に関する。

（従来の技術） 従来、この種のパターン発生方式では、通常フォントメ
モリ等のパターン情報格納手段は、異なる書体から構成
されるパターン情報を所定領域に格納しており、上記格
納されたパターン情報は２バイトの指定された文字コー
ドに応じてパターン情報格納手段から読み出し、所定の
文字の印字パターンを生成していた。また、バーコード
のパターン情報は、外字として別の領域に登録されてい
た。

（発明が解決しようとする課題） ところが、上記パターン発生方式では、バーコードのパ
ターン情報は外字として別に登録されているので、バー
コードのパターンは一定の大きさに固定され、任意の編
集処理、例えば拡大処理等を行うことができず、大きさ
の異なるバーコードを使用する場合には、複数のバーコ
ードのパターン情報をメモリに格納させなければならす
、メモリの記憶領域を効率良く使用することかできない
という問題点かあった。また、メモリには記憶容量に限
りかあるので、倍率の異なるいくつものパターン情報を
格納できないという問題点があった。

本発明は、上記問題点に鑑みなされたものであって、文
字コードを使用してメモリに格納されたバーコードのパ
ターン情報を読み出せるようにしてメモリの記憶領域を
効率良く使用し、かつ、所望の倍率のバーコードのパタ
ーン情報を生成することができるパターン発生方式を提
供することを目的とする。

（課題を解決するための手段） 上記目的を達成するために、本発明では、パターン情報
を格納するパターン情報格納手段と、印字パターンの文
字コードおよび書体コードを有する印字データを格納す
る印字データ格納手段とを設け、前記文字コードを所定
コード種の所定キャラクタのバーコードに、前記書体コ
ードをバーコドのナローバードット数にそれぞれ対応付
けると共に、前記印字データ格納手段から読み出された
文字コーＩ・および書体コードに対応するアドレス情報
によって所定ナローバーｌ”　ツｌ−数のパターン情報
を読み出し、バーコードのパターン情報を発生するもの
である。

（作用） バーコードは、例えばＪＩＳ（日本工業規格）でコード
毎のキャラクタ数が規定されているので、印字データ格
納手段には、印字する文字の指定で用いた文字コードと
書体コードを、バーコードの場合には、コード種とキャ
ラクタ種を文字コードに、ナローバードット数を書体コ
ードに対応させる。

従って、本発明では、印字データが文字であるかバーコ
ードであるかにかかわらず、パターン情報編集処理を行
うことが可能になる。

（実施例） 以下、本発明の実施例を第１図ないし第９図の図面に基
づき詳細に説明する。

第１図は、本発明に係るパターン印字装置の概略構成を
示す構成ブロック図である。図において、制御部（ＣＰ
Ｕ）１０は、キーボード１１およびデイスプレィ１２を
使用して磁気記録媒体または通信回線を介して印字デー
タを読み取り、上記印字データをパターン発生部１３が
解析可能な印字データに変換して、」二記印字データを
ページ単位でパターン発生部１３に転送している。パタ
ーン発生部１３は、上記転送されてきた印字データに応
じて文字またはバーコードのパターンの所定の拡大およ
び回転処理を行って１ペ一ジ分の印字パターン情報を生
成し、上記生成した印字パターン情報をＣＰＵ１．０と
後述する印字部１４からの制御信号に基づき、上記印字
部１４に出ノＪしている。

印字部１４は、例えば細密な印字密度を持ったプリンタ
で、ＣＰＵｌ０からの動作制御信号により、上記取り込
んだ印字パターンに応じた所定の文字またはバーコード
のパターンを記録紙等に印字する印字動作を行う。

第２図は、本発明に係るパターン発生方式に用いるパタ
ーン発生部１３の構成を示す構成ブロック図である。図
において、パターン発生部用主制御部２０は、Ｃ，ＰＵ
ｌＯと印字部１４からの動作制御信号に基づき、後述す
るパターン発生部１３を構成する全てのメモリおよび制
御部をそれぞれ動作制御する。

印字データ格納メモリ２１は、ＣＰＵｌ０から転送され
てきたｌページ分の印字データを格納する、いわゆるデ
ュアルポートのＲＡＭまたは通常のＲＡＭにアドレスバ
スとデータバスの選択器を付加してなるメモリで、実施
例では第３図に示すように、２つのメモリ（ＲＡＭ）２
１　ａ、２　］、ｂと、アドレスバスとデータバスのセ
レクタ回路２　］、　ｃ〜２１ｊと、取り込んだアドレ
ス情報を書込信号または続出信号の入力に対応してカウ
ントアツプするライトアドレスカウンタ回路２１に、リ
ードアドレスカウンタ回路２　＋ｆ！、とから構成され
ており、ＣＰＵ］、０と主制御部２０からの印字データ
の読み出しと書き込みが行えるようになっている。

すなわち、例えばＣＰＵｌ０か第１のＲＡＭ２１ａをア
クセスしてワード単位の印字データの書き込みや読み出
しを行っている際に、主制御部２ｏが第２のＲＡＭ２１
ｂをアクセスして印字データの読み出しを行い、ベージ
が変更（格納する印字データが変更）されるたひに、Ｃ
ＰＵＩ　Ｏと主制御部２０のアクセスするＲＡＭ２１ａ
、２１ｂを交換している。

印字データ格納メモリ２１に格納される印字ブタは、例
えば第４図に示すように、文字またはバーコードごとに
２バイトの文字コードと、４ビツトの書体コードと、１
２ビツトの水平方向印字位置と、１２ビツトの垂直方向
印字位置と、１バイトの縦方向拡大率（拡大数）と、■
バイトの横方向拡大率（拡大数）と、２ビツトの回転方
向を示す情報で構成されており、また制御フラグとして
１ビツトづつのデータ終了フラクと印字終了フラクが付
加されている。なお、印字データ格納メモリ２１は、断
続した印字パターン出力を行う場合には、１つのＲＡＭ
によって構成することも可能であり、また連続した印字
パターン出力を行う場合には、２つ以」二のＲＡＭによ
って構成することも可能である。

レジスタ回路２２．２３は、パターン印字の際に、主制
御部２０の制御によって上記印字データ格納メモリ２１
から読み出された文字コー）・、書体コードの情報をそ
れぞれ一時格納しており、レジスタ回路２２．２３に格
納された文字コードと書体コードは、後述するコード変
換器２４に出力される。また、縦および横方向拡大数は
、図示しないレジスタ回路を介して後述するパターン制
御部２６に、水平および垂直方向印字位置、回転方向の
情報は、図示しないレジスタ回路を介して印字パターン
の格納制御を行うパターン制御部に出力される。

なお、上記文字コードの上位バイト（Ｃ０８〜Ｃ１５）
は、第１表に示すように、 （以下余白） 第１表 第２表 と定義され、他のコードは、異常コードとして処理され
る。また、バーコードでの文字コード（００８〜Ｃ１５
）は、バーコードのコード種を示　す。また、文字コー
ドの下位バイト（ＣＯＯ−Ｃ０７）は、キャラクタを示
すコードである。

書体コードは、第２表に示すように、 （以下余白） と定義され、ここでバーコー　ドの書体コードは、ナロ
ーバーのドツト数（バーコード密度）に対応し、※は異
常コードとして処理される。この定義により、本実施例
では、漢字が４書体、英数字が８書体、ＯＣＲ文字が１
書体、キャラクタ数１６種類以下のバーコードか１６密
度８種類、３２種類以下のバーコードが１６密度８種類
、６４種類以下のバーコードが１６密度４種類および１
２８２８種類以下−コードが１６密度２種類を取り扱う
ことができる。

コード変換部２４は、パターン印字の際に、レジスタ回
路２２．２３から入力する文字コードと書体コードをア
ドレス情報としてパターン発生部１３内の内部文字コー
ドを生成するＲＯＭであり、ＣＰＵｌ０と主制御部２０
からの情報の読み出しが行えるようになっている。本実
施例では、第５図に示すように、アドレス情報としては
文字コト（Ｃ００〜Ｃ１５）と４ビツトの書体コード（
ＳＯＯ−３Ｏ３）から１６ビツトの内部文字コ−Ｆ（１
００〜１１５）を生成してパターンアドレス格納メモリ
３３に出力する。

パターンアドレス格納メモリ２５は、内部文字コードを
アＩ・レス情報とし、当該アドレス情報に対応して文字
パターンおよびバーコードパターンが格納されているフ
ォントメモリ２７上の所定パターン情報の先頭の格納領
域を示す位置情報と、当該位置情報に対応する格納領域
にパターン情報が格納されているかどうかを示す情報（
フラグ）とを格納する、いわゆるデュアルポートのＲＡ
Ｍまたは通常のＲＡＭにアドレスバスとデータバスの選
択器をイ」加してなるメモリからなっており、ＣＰＵｌ
０と主制御部２０からの情報の読み出しと書き込みが行
えるようになっている。実施例では、パターンアドレス
格納メモリ２５内に格納されている情報は、例えばフォ
ントメモリ２７の格納領域を８メガワードとすると、２
３ビットの上記位置情報と１ビツトのフラグからなる２
４ビツトの情報で、１文字分のパターン情報の位置を示
している。」二記所定パターン情報の格納位置に対応し
て読み出されたアドレス情報は、後述するパターン制御
部２６に出力される。

パターン制御部２６は、主制御部２０からの制御信号に
基つき、アドレス情報に応じたパターン情報をフォント
メモリ２７から読み出す。また、任意の拡大が指定され
た場合には、縦および横方向拡大数に基ついて上記読み
出されたパターン情報の拡大処理を行う。

フォントメモリ２７は、文字およびバーコードのパター
ンを格納する、いわゆるデュアルポートのＲＡＭまたは
通常のＲＡＭにアドレスバスとデータバスの選択器を付
加してなるパターン情報格納メモリからなっており、Ｃ
ＰＵｌ０と主制御部２０からの情報の読み出しと書き込
みが行えるようになっている。実施例では、フォントメ
モリ２７は、１６ビツトのデータ幅で８メガワードの記
憶容量を持っており、上記フォントメモリ２７に格納さ
れるパターン情報は、第６図に示すように、縦有効ドツ
ト数がＭ、横有効ｌ・ット数がＤとすると、第７図に示
すような１６ドツトごとの状態で上記パターン情報を格
納している。そして、フォントメモリ２７は、パターン
印字の際には、パタ一ン制御部２６からのアドレス情報
に応じたバタン情報をパターン制御部２６に出力し、ま
た、メモリ２７内のパターン情報の書き込み／読み出し
の際には、パターン制御部２６からのアドレス情報に応
じたパターン情報をＣＰＵｌ０等に入出力している。

次に、本発明に係るパターン印字方法を用いた印字装置
の動作について説明する。なお、実施例では、例えば第
８図に示すような、バーコードかコード３９の場合につ
いて説明する。このコード３９は、５本のバーと４本の
スペースによって構成され、４３種類のキャラクタを表
現している。

したがって、文字コードの上位バイトは６４キヤラクタ
以下バーコードであるＥＯ〜Ｅ３となる。

また、文字コードの下位バイトは、第９図に示すように
対応づける。

まず、印字データ格納メモリ２１へ印字データを書き込
む場合には、ＣＰＵｌ０が印字データを書き込むが、こ
の際、ページの最終文字には１ビツトのページ終了フラ
グを付加すると共に、印字の最終ページの最終文字には
１ヒツトの印字終了フラグをイ」加する。

また、フォントメモリ２７からパターン情報を読み出す
場合には、主制御部２０は、ＣＰＵ１．０からフォント
メモリ２７内のパターン情報の読み出し命令を受（プ取
ると、各制御部とメモリを制御してフォントメモリ２７
の読み出し処理を行わせる。ここで、指定された文字コ
ードおよび書体コードか、コード３９のパターン情報に
対応している場合（文字コードの上位バイトが第１表に
示すＥＯ〜Ｅ３のうち、コード３９に対応する上位バイ
ト、書体コード（指定書体番号）か第２表に示す０〜Ｆ
のうち、指定された番号の場合）には、まず、主制御部
２０は、レジスタ回路２２．２３に印字データ格納メモ
リ２１から文字コードおよび書体コードの情報を格納さ
せる。そして、上記格納した文字コードおよび書体コー
ドをアドレス情報として、コード変換部２４から対応す
る内部文字コードを出力させ、次に、上記内部文字コト
をアドレス情報としてパターンアドレス格納メモリ２５
からはパターンアドレスの情報が出力される。

パターン制御部２６は、上記パターンアドレス情報に対
応したフォントメモリ２７のアドレス情報をフォントメ
モリ２７に出力して、指定されたコード３９のキャラク
タのパターン情報を取り込み、上記所望のパターン情報
を生成している。また、上記生成したパターン情報の拡
大を行う場合には、印字データ格納メモリ２１からの縦
および横方向拡大数に応じて上記読み出したパターン情
報を拡大処理して、」二記パターン情報に応じてビット
マツプメモリ上に印字パターンを発生させるアドレス制
御部に出力することができる。

従って、本実施例では、文字コードと書体コードをアド
レス情報としてパターン情報格納手段から該当する文字
およびバーコードのパターン情報を読み出し、所定の編
集処理を行うことができるので、印字データ格納メモリ
のデータ情報を削減することができると共に、文字、バ
ーコードにかかわらず任意の拡大率で所定パターンの印
字を行４゜ うことか可能になる。

（発明の効果） 以上説明したように、本発明では、パターン情報を格納
するパターン情報格納手段と、印字パターンの文字コー
ドおよび書体コードを有する印字データを格納する印字
データ格納手段とを設け、前記文字コードを所定コード
種の所定キャラクタのバーコードに、前記書体コードを
バーコードのナローバードット数にそれぞれ対応付ける
と共に、前記印字データ格納手段から読み出された文字
コードおよび書体コードに対応するアドレス情報によっ
て所定ナローバードット数のパターン情報を読み出し、
バーコードのパターン情報を発生するので、メモリの記
憶領域を効率良く使用して、所望の倍率のバーコードを
文字と同様に発生することができる。

【図面の簡単な説明】

第１図は、本発明に係るパターン印字方法に用いる印字
装置の概略構成を示す構成ブロック図、第２図は第１図
に示したパターン発生部の構成を示す構成ブロック図、
第３図は本発明に係る印字データ格納メモリの一実施例
を示す構成ブロック図、第４図は本発明に係る印字デー
タ格納メモリに格納される印字データの一実施例を示す
構成図、第５図は同しくコード変換器の一実施例を示す
構成図、第６図はフォントメモリに格納されるパターン
情報の縦および横有効ドツト数を示す図、第７図はフォ
ントメモリに格納されるパターン情報の一実施例を示す
構成図、第８図および第９図は所定コード種（コード３
９）のバーコードの一実施例を示す構成図である。 １０・・・制御部（ＣＰＵ）　、１３・・・パターン発
生部、１４・・・印字部（プリンタ）、２０・・・主制
御部、２１・・・印字データ格納メモリ、２２．２３・
・・レジスタ回路、２４・・・コード変換部、２５・・
・パターンアドレス格納メモリ、２６・・・パターン制
御部、２７・・フォントメモリ。 出願人　　東　し　株　式　会　社 代理人　　弁理士　　長　門　侃 第２図 −ＶＸ蛙− 〆姉へ

Claims (1)

【特許請求の範囲】
1. パターン情報を格納するパターン情報格納手段と、印字
   パターンの文字コードおよび書体コードを有する印字デ
   ータを格納する印字データ格納手段とを設け、前記文字
   コードを所定コード種の所定キャラクタのバーコードに
   、前記書体コードをバーコードのナローバードット数に
   それぞれ対応付けると共に、前記印字データ格納手段か
   ら読み出された文字コードおよび書体コードに対応する
   アドレス情報によって所定ナローバードット数のパター
   ン情報を読み出し、バーコードのパターン情報を発生す
   ることを特徴とするパターン発生方式。