JPH09258714A - フォントローテート回路及びフォントローテート制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 フォントローテート回路に関し、マトリック
ス構成のデータラッチを介してローテート処理する場合
の高速化を目的とする。 【解決手段】 縦方向および横方向にそれぞれアドレス
が割り当てられたマトリックス構成のデータラッチ部(5
4)を具備し、ドットマトリックス構成のフォントデータ
が、回転角度情報に応じて、順アドレス方向または逆ア
ドレス方向に書込みされ、且つ読み出しされて前記回転
角度情報で指定された回転角度を持つフォントデータを
出力するフォントローテート回路であって、通知された
前記回転角度情報に基づき、順アドレス方向または逆ア
ドレス方向を表す制御信号を出力する制御部(55)と、書
込み時または読出し時に入力される一連の順方向アドレ
スを前記制御信号に基づき順方向アドレスまたは逆方向
アドレスに育成して前記データラッチ部をアドレスする
アドレス育成部(53)と、を設けるように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ドットフォントを
所定角度回転して印刷する場合、または回転して表示す
る場合に、ドットフォントを指定角度回転するフォント
ローテート回路、およびそのフォントローテート回路を
制御するフォントローテート制御装置の改良に関する。

【０００２】プリンタ等において、文字，符号，マーク
等を横向きに、例えば、９０°とか、２７０°回転（ロ
ーテート）して印刷する場合がある。ドットパターンで
形成されるこれらのフォントをローテートする場合は、
ビットマップフォントデータをメモリから読み出し、対
応するマトリックス構成のデータラッチに、回転角度に
応じて縦方向（行選択）に対して順または逆方向に書き
込みし、横方向（列選択）に対して順または逆方向に読
み出すことにより、所定の回転方向のパターンデータを
得ることができるが、フォントデータを行，列単位にア
ドレスしてデータラッチに書込みし、且つ読出しを行う
ことによりローテート処理を行うため、処理に時間がか
かる。

【０００３】このため、近年のプロセッサに具備されて
いるバーストモードアクセス（複数ワードの連続アクセ
スによるコマンド発行の省略，アクセスサイクルの短縮
手法）を使用して複数ラインを連続してアクセスするこ
とが考えられているが、このバーストモードは、一般の
プロセッサでは順アドレス方向のアクセスのみ提供され
ているため、逆方向書込み／逆方向読出しを必要とする
回転制御には使用しづらいといった課題がある。

【０００４】また、処理の短縮化，フォントの部分印刷
のために、フォントの部分書込み，部分読出しの要求も
ある。このため、部分書込み，部分読出しが可能で、且
つプロセッサの持つバーストモードが使用できるフォン
トローテート回路およびそのフォントローテート回路を
制御するフォントローテート制御装置が求められてい
る。

【０００５】

【従来の技術】図７はフォントローテート説明図、図８
は従来例の構成図である。図７は、８×８ドット構成の
フォント〔Ｆ〕の場合のローテート処理手順を説明した
もので、図７の(1) は９０°ローテートの場合、図７の
(2) は２７０°ローテートの場合を示している。

【０００６】ここで、フォントデータは、７図(1) の
(イ) に示すように、１行８ドットを単位として、フォン
トの上部から降順（順方向）にアドレスが割り付けられ
ており、この順にメモリに格納されているものとする。

【０００７】９０°ローテートの場合は、このフォント
データを順方向に１バイトごと読み出し、その都度、図
７(1) の(ロ) に示すように、８×８マトリックスで構成
されるデータラッチの縦方向を順に選択（降順に行選
択）して１バイト同時に書込む。

【０００８】このようにしてデータラッチへのフォント
データ全体の書込み（８回）が終了すると、データラッ
チから、横方向を順に選択（降順に桁選択）して読み出
し、転送先のビットマップメモリに格納すると、図７
(1) の(ハ) に示すように、メモリ上、(イ) に対して９０
°ローテートしたフォントが得られる。

【０００９】２７０°の場合は、図７(2) の(イ) に示す
元のフォントデータを順方向に読出し、図７(2) の(ロ)
に示すように、データラッチの縦方向を逆に選択して書
込みした後、横方向を逆に選択して読出し、ビットマッ
プメモリに書き込む。この結果、図７(2) の(ハ) のごと
く、メモリ上、(イ) に対して２７０°ローテートしたフ
ォントが得られる。

【００１０】以上のごとく、ローテート処理は、文字を
形成するドットマトリックスに対応したデータラッチを
用意し、このデータラッチに対しフォントデータを、回
転角度に応じて順または逆方向に書込みおよび読出しす
ることにより行うことができる。

【００１１】図８は、例えば３２×３２ビットのフォン
トローテート処理用として提供されている一般的なフォ
ントローテートＬＳＩを３２ビットＣＰＵ１で制御する
フォントローテート制御装置の従来例を示したものであ
る。

【００１２】図８(1) に示すフォントローテートＬＳＩ
５は、３２×３２構成のデータラッチ８と、データラッ
チ８の書込みアドレスを生成するアドレスカウンタ（ア
ップダウンカウンタ）７と、縦方向の順逆読み出しを行
うデータセレクタ９と、データラッチ８の書込み／読出
し制御を行う制御回路６と、書込み／読出しに対応して
データバスを切り換える入出力バス切換部10と、回転角
度情報が書き込まれるコマンドレジスタ11等より構成さ
れる。

【００１３】このフォントローテートＬＳＩ５を使用し
たフォントローテート制御部３によるローテート処理
は、例えば次の通りである。 コマンドレジスタ11に回転角度情報（９０°または２
７０°）を書込み、フォントデータ格納部２から１行
目のデータをＣＰＵ１の内部レジスタに読み込み、デ
ータラッチ８を指示する固定のアドレスを指定して内部
レジスタの内容をデータラッチ８に転送する転送コマン
ドを発行する。同様にしてフォントデータの２行目を
同じ固定のアドレスを出力してデータラッチ８に書込
み、、以後の処理を３２行目まで繰り返す。

【００１４】以上により、制御回路６は、回転角度情報
を識別して、９０°の場合はアドレスカウンタ７をアッ
プカウンタ（順方向アドレス発生）、２７０°の場合は
ダウンカウンタ（逆方向アドレス発生）に設定し、アド
レスカウンタ７は書込み制御信号ごとにデータラッチ８
の各行を指定するアドレスを順方向または逆方向に発生
する。これにより入出力バス切換部10を通して入力され
た順方向のフォントデータが、図７に示したように、デ
ータラッチ８に順方向または逆方向に書き込まれる。

【００１５】以上のようにしてフォントデータがデータ
ラッチ８に３２回の書込みコマンドにより書込まれた
後、読出し処理が行われる。即ち、フォントローテート
制御部３は、回転角度情報をコマンドレジスタ11に書込
んだ後、データラッチ８のアドレスを指定してデータラ
ッチ８からビットマップメモリ４への転送（読出し）コ
マンドを３２回発行する。

【００１６】データセレクタ９はデータラッチ８を横方
向に読出す機能を持ち、９０°の場合は、順方向に読出
して入出力バス切換部10を通してデータバスに出力し、
２７０°指定の場合は、逆方向に読出してデータバスに
出力する。これにより、読出されたフォントデータは、
ビットマップメモリ４に格納され、図７に示したような
ローテートされたフォントデータが得られる。

【００１７】以上のごとく、図８(1) の例の場合は、フ
ォントローテートＬＳＩ５に対して、回転角度情報を設
定し、同一アドレスに３２回書込みした後、書込んだア
ドレスと同じアドレスから３２回読出しすることによ
り、ローテート処理が行われる。

【００１８】図８の(2) は、フォントローテート制御部
14が直接データラッチ８の縦方向，横方向をアドレスし
て書込み／読出しするようにフォントローテートＬＳＩ
12が構成されたもので、データラッチ８の縦方向／横方
向を直接アドレスする。このため、フォントローテート
制御部14は、図７に示すように、９０°のときは順アド
レス方向にフォントデータを書込みし、２７０°のとき
は、逆方向に書込みする。読出し時も回転角度を考慮し
た順／逆アドレスを出力して読出す。

【００１９】

【発明が解決しようとする課題】以上説明したように、
フォントローテート処理を行うハードウエア（ＬＳＩ）
として同一アドレスを指定してフォントデータ全体をス
キャン書込み／読出しするフォントローテートＬＳＩ５
と、データラッチの個々の縦横ラインをアドレスするフ
ォントローテートＬＳＩ12とが提供されている。

【００２０】前者のＬＳＩ５は、アドレスカウンタ７が
内蔵されているので、フォントデータ全体を書き込み読
出しすることになる。処理時間を短縮する方法としてマ
トリックス内の空白部分は書込み／読出ししない部分書
込み／部分読出しを行うといった方法があるが、ＬＳＩ
５ではこの部分書込み／部分読出しができないといった
課題がある。

【００２１】一方、ＬＳＩ12では、データラッチの縦横
方向共アドレス指定であるから、部分書込み／部分読出
しが可能であるが、回転角度に応じて、順／逆書込み，
順／逆読出しを直接行う必要があるため、近年のプロセ
ッサでサポートされている高速アクセス用のバーストモ
ードが使用できないといった課題がある。

【００２２】このバーストモードは、１個の指令で複数
ワード分連続書込み／読出しができるモードであって、
アクセスサイクルが短縮されて高速処理を可能としたも
のであるが、一般的なプロセッサでは順アドレス方向し
かサポートされていないので、後者のＬＳＩ12を使用す
る場合は、フォントローテート制御部14はバーストモー
ドが使用できない。

【００２３】本発明は上記課題に鑑み、順方向アクセス
のバーストモードが使用でき、且つ部分書込み／部分読
出し可能なフォントローテート回路およびフォントロー
テート制御装置を提供することを目的とする。

【００２４】

【課題を解決するための手段】前記従来の課題を解決す
るため、本発明のフォントローテート回路およびフォン
トローテート制御装置は以下のように構成される。（図
１本発明の原理図参照） （第１の発明）第１の発明のフォントローテート回路
は、縦方向および横方向にそれぞれアドレスが割り当て
られたマトリックス構成のデータラッチ部54を具備し、
ドットマトリックス構成のフォントデータが、回転角度
情報に応じて、順アドレス方向または逆アドレス方向に
書込みされ、且つ読み出しされて前記回転角度情報で指
定された回転角度を持つフォントデータを出力するフォ
ントローテート回路であって、通知された前記回転角度
情報に基づき、順アドレス方向または逆アドレス方向を
表す制御信号を出力する制御部55と、書込み時または読
出し時に入力される一連の順方向アドレスを前記制御信
号に基づき順方向アドレスまたは逆方向アドレスに育成
して前記データラッチ部をアドレスするアドレス育成部
53と、を設けるように構成する。

【００２５】以上のごとく、アドレス育成部53により、
順方向アドレスを回転角度情報に応じて順方向アドレス
または逆方向アドレスに育成してデータラッチ部54に出
力するようにしたので、フォントローテート制御部では
常に順アドレス方向でデータラッチ部54に書込み／読出
し制御を行うことができ、順方向アクセスのバーストモ
ードを使用することができる。このため、ローテート処
理が高速化されるとともに、アドレスを直接指定するの
で部分書込み、部分読出しも達成することができる。 （第２の発明）第２の発明はフォントローテート制御装
置であって、前記第１の発明のフォントローテート回路
と、バーストモードを具備するプロセッサ50と、そのプ
ロセッサ上で動作し、前記フォントローテート回路に対
し回転角度情報を出力するとともに、順方向アドレスを
出力する前記バーストモードを使用して順方向に読出さ
れたフォントデータの書込みを指示し、且つ該フォント
データの書込み終了後に読出しを指示するフォントロー
テート制御部52と、を備えるように構成する。

【００２６】以上により、順方向アクセスのバーストモ
ードで第１の発明のフォントローテート回路を制御して
高速にローテート処理を行うことができる。 （第３の発明）第３の発明は、第２の発明において、フ
ォントローテート制御部52は、回転角度情報をデータラ
ッチ部54を指定するアドレスデータに含めて出力するよ
うに構成される。

【００２７】これにより、コマンドレジスタに回転角度
情報を設定しなくても、アドレスのみで回転角度情報を
通知することが可能となり、さらに高速化が達成でき
る。

【００２８】

【発明の実施の形態】以下、図を用いて本発明の実施の
形態例を詳細に説明する。なお、全図を通じて同一符号
は同一対象物を表わす。

【００２９】図２は一実施例の形態図、図３は一実施例
のフォントローテートＬＳＩ構成図、図４はデータラッ
チ例を表す図、図５はデコード部例を表す図、図６はデ
ータセレクタ例を表す図である。

【００３０】本実施例ではフォントローテート制御装置
について説明する。フォントローテート回路としては、
０°，９０°，１８０°，２７０°のフォントローテー
トが行えるデータラッチ部54を１つのフォントローテー
トＬＳＩ（大規模集積回路）25とし、アドレス育成部53
がプロセッサの出力するアドレスデータに含まれている
回転角度情報に応じて、このフォントローテートＬＳＩ
25に対し、図７の如く、バーストモードで出力される順
方向アドレスを順方向アドレスまたは逆方向アドレスに
育成して出力する例を示す。

【００３１】図２において、20はバーストモードを備え
た３２ビットのプロセッサで、プロセッサの種類によっ
て異なるが、例えば、バーストモードでダブルワード
（２ワード）アクセスまたはクワッドワード（４ワー
ド）アクセスが指定された場合、指定したアドレスから
所定順序のアドレスデータを連続出力して連続アクセス
する。このため、通常の非バースト時に比較してコマン
ドの数が減少し、且つアクセスサイクルが例えば１／２
となって高速処理が可能となる。

【００３２】２はＲＯＭ等で構成されるフォントデータ
格納部で、３２×３２ドットマトリックスで構成され、
文字コードで指定される各種フォントデータが格納され
ている。４はビットマップメモリで、例えば１頁分のビ
ットマップデータが編集されて格納される。

【００３３】21はプログラムで構成されるフォントロー
テート制御部で、ＣＰＵ20上で動作し、印刷指示された
文字コードにより対応するフォントデータをフォントデ
ータ格納部２より読み出してビットマップメモリ４の所
定アドレスに展開する。ローテート指示された文字コー
ドについては後述するローテート制御を行うが、ここで
は、ローテート指示がない場合も回転角度を０°として
ローテート制御を行う場合も説明する。なお、回転角度
指定がない場合は、直接、ビットマップメモリ４に転送
することができることは勿論である。

【００３４】22は制御部で、回転角度情報抽出部23と順
逆制御信号生成部24とを有し、アドレスバスに出力され
たアドレスデータをデコードしてフォントローテートＬ
ＳＩ25に＊CS（チップ選択信号) を出力するとともに、
回転角度情報抽出部23により、アドレスデータ中より回
転角度情報を分離抽出して、後述する読出し制御を行う
回転読出し制御信号ＡＸ，ＡＹをフォントローテートＬ
ＳＩ25に出力するとともに、順逆制御信号生成部24によ
り順アドレス方向／逆アドレス方向を設定する制御信号
Ａを生成してアドレス育成部26に出力する。この制御信
号Ａは、０°，９０°のときは論理０、１８０°，２７
０°のときは論理１である。

【００３５】26はアドレス育成部で、３２×３２ビット
のフォントに対応して５個のＸＯＲ（排他的論理和回
路）27より構成される。この５個のＸＯＲ回路は、ＣＰ
Ｕ20の出力するアドレスデータA31 〜A0のうちのA6〜A2
のそれぞれと、制御信号Ａとの排他的論理和をとるもの
で、制御信号Ａが論理０（０°，９０°）のときは、A6
〜A2の順方向アドレスがそのままフォントローテートＬ
ＳＩ25のA4〜A0に入力され、制御信号Ａが論理１（１８
０°，２７０°）のときは、順方向アドレスが逆方向ア
ドレスに育成されてフォントローテートＬＳＩ25のA4〜
A0に入力される。つまり、A6〜A2が(00000) →(11111)
のとき(11111) →(00000) のごとく逆方向アドレスで入
力される。

【００３６】25はフォントローテートＬＳＩで、＊CS、
*WR （書込み／読出し制御信号）、回転読出し制御信号
ＡＸ，ＡＹ、アドレスA4〜A0をそれぞれ制御することに
より、データバスに出力されたフォントデータが書き込
まれ、ローテート処理されたフォントデータがデータバ
スに出力される。

【００３７】なお、アドレスは３２ビットで構成される
が、フォントローテートＬＳＩ25内の３２×３２ビット
構成のデータラッチ８をアドレスするために、A6〜A2ま
でがマトリックス選択用として割り当てられ、その上位
ビットの任意のビット、ここではA8，A7に回転角度情報
が割り当てられる。さらに上位のビットはチップ選択等
に使用される。

【００３８】なお、回転角度情報は、例えば０°のとき
は（A8，A7）は（００）、９０°のときは（０１）、１
８０°のときは（１０）、２７０°のときは（１１）の
ごとく割り当てられる。

【００３９】図３はフォントローテートＬＳＩ25のブロ
ック図を示したもので、図中ｎは、ここでは32ビットで
あるから、ｎ＝31である。データラッチ８は、図４に示
すように、フリップフロップFF 35 を３２×３２のマト
リックスに構成したもので、書込み信号＊ＷＰ０〜＊Ｗ
Ｐｎによって、横方向同時にフォントデータ格納部２か
ら読み出されたフォントデータＤＩＮ０（１ライン目の
３２ビットデータ）〜ＤＩＮｎが書き込まれる。各FF 3
5 の出力端子ＱからはラッチされたデータＲＤ（ｘ，
ｙ）が出力され、データセレクタ32により、縦方向（９
０°，２７０°）または横方向（０°，１８０°）に読
み出される。

【００４０】図５はデコード部例を示したもので、*CS
が入力されたとき、デコーダ40によりA4〜A0をデコード
し、＊ＤＥＣ０〜＊ＤＥＣｎを出力する。この信号は、
A4〜A0に順方向にアドレスが入力された場合は、＊ＤＥ
Ｃ０〜＊ＤＥＣｎの順に選択信号０を出力し、逆方向に
アドレスが入力された場合はその逆から選択信号０を出
力する。これにより、アドレス方向の順逆が設定され
る。なお、＊ＤＥＣ０〜＊ＤＥＣは読出し信号としてデ
ータセレクタ32で使用され、＊ＤＥＣ０〜＊ＤＥＣｎと
＊ＷＲ（書込み信号）とをオア41により論理和すること
により、＊ＷＰ０〜＊ＷＰｎが生成されてデータラッチ
８への書込み信号として使用される。

【００４１】図６はデータセレクタ32，データセレクタ
33の構成例を示したもので、データセレクタ32では、３
２組（２個１組）のＯＲ−ＡＮＤ回路より構成されてお
り、回転読出し制御信号ＡＸにより、１組のＯＲ−ＡＮ
Ｄ（例えば42a, 42b) 出力のいずれか一方がセレクタ46
により選択出力される。ここで、ＯＲ−ＡＮＤ42a ・・
・はｘ方向（横方向）のＲＤ出力であり、ＯＲ−ＡＮＤ
42b ・・・は縦方向のＲＤ出力であるから、データラッ
チ８の横方向か、縦方向かがセレクタ46により選択され
ことになる。データセレクタ33はセレクタ46の同時出力
３２ビットを信号ＡＹにより順逆入れ換える。

【００４２】従って、ローテートとして、９０°，２７
０°のみ扱う装置では、データセレクタ32における縦横
選択, データセレクタ33におけるビット入れ換えは不要
となり、回路構成は簡易化される。つまり、データセレ
クタ32のうちのＯＲ−ＡＮＤ45ｂ側、セレクタ32、デー
タセレクタ33は不要となる。

【００４３】以上により、例えば、縦順方向に書込みさ
れ、横順方向に読み出しされ、逆ビット入れ換えが選択
されたときは、９０°ローテートのフォントデータが、
ＤＯＵＴ０’〜ＤＯＵＴｎ’として出力される。

【００４４】10は双方向のドライバを持つ入出力バス切
換部で、書込み時にはフォントデータＤＩＮ０〜ＤＩＮ
ｎがデータバスより順次入力され、読出し時には、ＤＯ
ＵＴ０’〜ＤＯＵＴｎ’がデータバスに順次出力され
て、ビットマップメモリ４に書込みされる。

【００４５】以上の構成により、フォントローテート制
御部21は以下のようにしてローテート制御を行う。フォ
ントローテート制御部21は１頁分の印刷文字コードを図
示省略した受信メモリより順次取り出してフォントデー
タ格納部２から対応するフォントデータを読み出し、ビ
ットマップメモリ４に展開する。その際、フォントデー
タを一旦フォントローテートＬＳＩ25に書込みし、ロー
テート処理されたフォントデータをフォントローテート
ＬＳＩ25から読出してビットマップメモリ４に格納す
る。

【００４６】フォントデータ格納部２からの読出しもバ
ースト読出しを行う。４ワード（または２ワード）バー
スト読出し指令を発行して対応するフォントデータの上
位０〜３（０，１）ラインのフォントデータ（ＤＩＮ０
〜ＤＩＮ３）をＣＰＵ20の内部メモリに転送した後、A
8，A7に回転角度情報をセットする。

【００４７】以下９０°の場合を説明すると、回転角度
情報としてA8,A7 を（01）とする。続いて、A6〜A2とし
て（00000)を設定して、内部レジスタからフォントロー
テートＬＳＩ25に対するバースト転送指令（バースト書
込み信号）を発行する。これにより、A6〜A2が(00000)
〜(000011)と降順に変化するアドレスがアドレスバスに
連続出力され、対応してフォントデータＤＩＮ０〜ＤＩ
Ｎ３がデータバスに連続出力される。また制御信号とし
て、＊ＷＲ（書込み信号）が同時に出力される。なお、
ここでは、A1，A0は（00）で、A9以上はチップ選択を含
む任意のアドレスとする。

【００４８】以上により、アドレスA6〜A2が(00000) の
場合、回転角度情報抽出部23は、ＡＸ＝１（逆アドレ
ス），ＡＹ＝１（ビット入替え）を出力し、順逆制御信
号生成部24は制御信号Ａ＝０を出力する。これにより、
アドレス育成部26は、フォントローテートＬＳＩ25のア
ドレスA4〜A0として(00000) を出力する。アドレスA6〜
A2が(00001) の場合は、A4〜A0として(00001) を出力す
る。つまり、アドレス育成部26はアドレスバスの順アド
レスを順アドレスとしてフォントローテートＬＳＩ25に
出力する。

【００４９】このようにして、フォントローテート制御
部21は32ワード分のフォントデータを４回のバースト転
送指令を発行してアドレス育成部26を介してフォントロ
ーテートＬＳＩ25に順アドレスで転送する。

【００５０】なお、270 °のときは、制御信号Ａ＝１を
出力するので、アドレス育成部26の出力は（00000)のと
き（11111)、（00001)のとき（11110)となり、逆アドレ
スとなる。

【００５１】フォントローテートＬＳＩ25では、図５に
示すように、＊ＷＲ信号により、＊ＷＰ０〜＊ＷＰｎ
（ｎ＝31）が出力され、データバスに出力されているフ
ォントデータの１行目のデータＤＩＮ０がデータラッチ
８の１行目に書き込まれる。そして次の書込みではA6〜
A2として(00001) が出力されて２行目が書き込まれ、１
個のバースト転送指令で４行書込まれる。

【００５２】以上のごとくして、３２ラインのフォント
データがデータラッチ８に書込みされた後、フォントロ
ーテート制御部21は、データラッチ８からビットマップ
メモリ４へのバースト転送を行う。この場合も、順逆制
御信号生成部24は、９０°の場合、制御信号Ａ＝０（２
７０°のときはＡ＝１）を出力するので、順アドレス
（２７０°のときは逆アドレス）をフォントローテート
ＬＳＩ25に出力する。

【００５３】また、回転角度情報抽出部はＡＸに縦方向
の読出し制御信号，ＡＹにビット逆信号を出力する。こ
れによりフォントローテートＬＳＩ25のデータセレクタ
32は、各データラッチFF 35 より、縦方向順アドレスに
よりデータを出力し、データセレクタ33は、この出力の
ビット順を入れ換えたＤＯＵＴ０’〜ＤＯＵＴｎ’をデ
ータバスに出力し、ＣＰＵ20はビットマップメモリ４の
所定アドレスに順方向に書込む。

【００５４】以上のようにして４回バースト読出しを行
うことにより、９０°（２７０°）ローテートされたフ
ォントデータがビットマップメモリ４に転送される。な
お、０°（ローテート無し）の場合は制御信号＝０で順
アドレスでフォントローテートＬＳＩ25に書込みし、Ａ
Ｘ（横方向読出し制御信号）によりデータセレクタ32で
横方向に読出し、ＡＹでビット入れ換えなしで出力され
る。

【００５５】同様にして、１８０°ローテートの場合
は、書込み時の制御信号Ａ＝１，読出し時のＡＸ＝０，
ＡＸ（縦方向読出し），ＡＹ＝入れ換えなしに設定する
ことにより達成される。

【００５６】ここで、部分書込み、部分読出しする場合
は、バースト書込み、バースト読出しで書込み開始／終
了、読出し開始／終了を指定する。この場合、ダブルワ
ードバーストの場合は、２ライン単位に、クワッドワー
ドバーストの場合は４ライン単位に部分書込み、部分読
出しが可能となる。

【００５７】以上のごとく、アドレス育成部26が回転角
度情報に応じて順アドレス方向を順アドレス方向または
逆アドレス方向に育成してデータラッチ８をアドレスす
るので、アドレス育成部26を介してアドレス可能に構成
したフォントローテートＬＳＩ25をアクセスすることに
より、順方向バーストモードでローテート処理を行うこ
とが可能となる。

【００５８】また、データラッチ８の縦横ともアドレス
が外部から指定できるから、バーストモードでも部分書
込み、部分読出しが可能となり、文字フォントの構成
（縮小文字，小文字等で32×32マトリックスの一部が使
用されている文字等）に応じ、また紙面端部等に印刷す
る場合のフォント切取りが必要な場合における部分書込
み部分読出しが可能となる。

【００５９】なお、以上の説明では、32×32ビットのフ
ォント、32ビットＣＰＵについて説明したが、実施例の
ビット構成、ＣＰＵのビット構成に限るものではない。
また、ページプリンタに限るものではないことは勿論で
ある。

【００６０】また、アドレスで表した２ビットの回転角
度情報からＡＸ，ＡＹを生成した例を示したが、セレク
タ46,47 内でデコードしてもよい。さらに、アドレス育
成部26はＥＯＸでのみ達成されるものではないことは勿
論である。

【００６１】

【発明の効果】以上説明したように、本発明によれば、
順アドレス方向を回転角度情報に対応して順アドレス方
向または逆アドレス方向に育成するアドレス育成回路を
介し、データラッチをアクセスするようにしたので、デ
ータラッチをアクセスする制御側は常に順方向にアクセ
スすることができる。このため、一般的なプロセッサの
持つ順方向バーストモードがローテート処理に使用で
き、且つ部分書込み、部分読出しがバーストアクセス単
位に可能となるため、ローテート処理が高速化できると
ともに、フォントデータの展開時における整形が容易と
なる効果を奏する。

【図面の簡単な説明】

【図１】 本発明の原理図

【図２】 一実施例の形態図

【図３】 一実施例のフォントローテートＬＳＩ構成図

【図４】 データラッチ例を表す図

【図５】 デコード部例を表す図

【図６】 データセレクタ例を表す図

【図７】 フォントローテート説明図

【図８】 従来例の構成図

【符号の説明】

１ プロセッサＣＰＵ ２ フォントデ
ータ格納部 ３ フォントローテート制御部 ４ ビットマッ
プメモリ ５ フォントローテートＬＳＩ ６ 制御回路 ７ アドレスカウンタ ８ データラッ
チ ９ データセレクタ 10 入出力バス
切換部 11 コマンドレジスタ 12 フォントロ
ーテートＬＳＩ 13 制御回路 14 フォントロ
ーテート制御部 20 プロセッサＣＰＵ 21 フォントロ
ーテート制御部 22 制御部 23 回転角度情
報抽出部 24 順逆制御信号生成部 25 フォントロ
ーテートＬＳＩ 26 アドレス育成部 27 排他的論理
回路ＸＯＲ 30 デコード部 32 データセレ
クタ 33 データセレクタ 35 フリップフ
ロップFF 40 デコーダ 41 オア 45a,45b ＯＲ−ＡＮＤ 46 セレクタ 47 セレクタ 50 プロセッサ 51 フォントデータ格納部 52 フォントロ
ーテート制御部 53 アドレス育成部 54 データラッ
チ部 55 制御部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/36 ５２０ Ｈ０４Ｎ 1/387 ５３０ Ｂ４１Ｊ 3/12 Ｌ Ｈ０４Ｎ 1/387 Ｇ０６Ｆ 15/66 ３５０Ｂ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 縦方向および横方向にそれぞれアドレ
   スが割り当てられたマトリックス構成のデータラッチ部
   を具備し、ドットマトリックス構成のフォントデータ
   が、回転角度情報に応じて、順アドレス方向または逆ア
   ドレス方向に書込みされ、且つ読み出しされて前記回転
   角度情報で指定された回転角度を持つフォントデータを
   出力するフォントローテート回路であって、 通知された前記回転角度情報に基づき、順アドレス方向
   または逆アドレス方向を表す制御信号を出力する制御部
   と、 書込み時または読出し時に入力される一連の順方向アド
   レスを前記制御信号に基づき順方向アドレスまたは逆方
   向アドレスに育成して前記データラッチ部をアドレスす
   るアドレス育成部と、を設けたことを特徴とするフォン
   トローテート回路。
2. 【請求項２】 請求項１記載のフォントローテート回
   路と、バーストモードを具備するプロセッサと、該プロ
   セッサ上で動作し、前記フォントローテート回路に対し
   回転角度情報を出力するとともに、順方向アドレスを出
   力する前記バーストモードを使用して順方向に読出され
   たフォントデータの書込みを指示し、且つ該フォントデ
   ータの書込み終了後にデータラッチ部からの読出しを指
   示するフォントローテート制御部と、を備えることを特
   徴とするフォントローテート制御装置。
3. 【請求項３】 該フォントローテート制御部は該回転
   角度情報を該データラッチ部を指定するアドレスデータ
   に含めて出力することを特徴とする請求項２記載のフォ
   ントローテート制御装置。