JPH05173538A - ビットマップ方式の表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 表示処理速度を向上すると共に、画面のちら
つきを防止し優れた画質を実現する。 【構成】 罫線パターンＲＯＭ１４には多数の修飾パタ
ーンが記憶されており、この修飾パターンの中でパター
ンNo.レジスタ１７により選択されたパターンデータが
合成回路１６へ出力される。この合成回路１６には文字
コードに対応したパターンデータも出力され、合成回路
１６は上記両データを合成してフレームＲＡＭ１５に書
き込み、所定量のデータがフレームＲＡＭ１５に書き込
まれると合成データを表示部へ出力し、合成画像を表示
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、グラフィックデータ、
イメージデータ等の表示装置に係り、特に上記データを
ビットマップ形式で表示するビットマップ形式の表示装
置に関する。

【０００２】

【従来の技術】近年、オペレータの所望するグラフィッ
クデータやイメージデータをＣＲＴディスプレイ上に表
示し、キーボードやマウス等を介してコンピュータと協
同して処理作業を行なうマン・マシンシステムが広く行
なわれている。この様なシステムにおいてはＣＲＴディ
スプレイ上に表示されるデータはＣＲＴディスプレイの
表示面と１対１で対応するフレームメモリに表示データ
を予め書込みこれをＣＲＴディスプレイ上に表示するビ
ットマップ方式の表示装置が多く用いられている。

【０００３】この様なビットマップ方式の表示装置で
は、データを高速転送する為にBitblt(bit block trans
- ter)回路が用いられ、フレームメモリへのパターンデ
ータ書込み、及びＣＲＴディスプレイへのデータの表示
が行なわれている。例えば、ＣＰＵ（中央処理装置）か
ら所定の文字コードのデータが出力されるとビットマッ
プ形式で文字パターンデータが記憶されているＣＧ（キ
ャラクタジェネレータ）の対応する文字パターンデータ
が選択され、Bitblt回路により所定ビット毎にＣＧから
選択されるパターンデータが読出され、フレームメモリ
内へ順次パターンデータが書込まれていく。ＣＲＴディ
スプレイに表示すべき全てのデータがフレームメモリ内
に書込まれると、所定ビット毎にパターンデータを出力
してＣＲＴディスプレイ上に対応する文字の画像を表示
するものである。以上の処理は罫線、アンダーライン、
網掛け等の修飾パターンデータについても同様に処理さ
れ所望する修飾データをＣＲＴディスプレイ上に表示す
る。

【０００４】

【発明が解決しようとする課題】従来のビットマップ形
式の表示装置では上述の様に文字データや修飾データを
表示することができるが、文字データの所定箇所にアン
ダーラインや罫線枠を施す場合や、文字データの所定範
囲に網かけを施す場合などにおいてはその処理を分けて
行なわなければならない。すなわち、先ずフレームメモ
リに文字パターンデータを書込む処理を行なった後、所
望する文字の領域を指定してアンダーライン、罫線枠、
網かけ処理等を行わなければならない。

【０００５】この為、特に表示画面上の文字にアンダー
ライン、罫線、網かけ等の表示を多用するオフィスコン
ピュータにおいては処理速度の低下が問題となってい
る。また、アンダーライン、罫線枠、網かけ等の処理は
同じ領域に行ない、文字データのみを改変すれば良い場
合でも、文字を消去するとアンダーライン等の修飾デー
タも消去される為同じ位置にアンダーライン等を再度書
込み、及び表示しなければならず、この点についても処
理速度の低下の原因となっている。さらに、上述の様に
アンダーライン等の修飾データの再書込みを行なう為、
表示画面上で“ちらつき”となって表れ、画質の悪い表
示となる点も問題であった。

【０００６】本発明の課題は、ビットマップ形式の表示
装置において表示処理速度を向上すると共に、画面の
“ちらつき”を防止し優れた画質を実現することであ
る。

【０００７】

【課題を解決するための手段】本発明の手段は次の通り
である。第１の記憶手段１（図１の本発明の機能ブロッ
ク図参照。以下、同様）は、文字コードに対応した文字
パターンデータを記憶する。

【０００８】第２の記憶手段２は前記文字パターンデー
タを修飾すべき罫線パターン、網かけパターン等の修飾
パターンデータを記憶する。合成手段３は前記文字パタ
ーンデータ及び修飾パターンデータを同時に読出し合成
する（例えば両パターンデータのアドレスが対応するビ
ット毎に合成する）。

【０００９】第３の記憶手段４は、前記合成手段で合成
されたパターンデータを記憶する。表示手段５は前記第
３の記憶手段４から出力されるパターンデータを表示す
る。

【００１０】

【作用】本発明の手段の作用は次の通りである。第１の
記憶手段１に記憶されている文字パターンデータの中か
ら表示を所望する文字パターンデータが読出され、同時
に該文字パターンデータを修飾する罫線又は網かけ等の
修飾パターンデータが第２の記憶手段２から読出され、
合成手段３により合成処理を施し合成されたパターンデ
ータが第３の記憶手段４を介して表示手段５により表示
される。

【００１１】従って、表示処理速度がすぐれ、かつ表示
画質のすぐれたビットマップ形式の表示装置が可能とな
る。

【００１２】

【実施例】以下、一実施例を図２乃至図６を用いて詳細
に説明する。図２は実施例のシステム構成図である。同
図において、ＣＰＵ６は図示しない外部のホストコンピ
ュータやキー操作部等とバス線を介して接続されてお
り、本実施例の表示装置の表示制御を行なう際には、文
字コードデータ、アドレスデータ、罫線データ、制御デ
ータ等のデータをバス線を介してバスバッファ７へ出力
する。また、バスバッファ７からＣＰＵ６へは後述する
フレームＲＡＭへの一文字のパターンデータの書込み処
理が終了した時出力される書込み終了信号が出力され
る。ＣＰＵ６から出力された制御データはBitbltシーケ
ンスコントローラ８へ出力され、文字コードデータ、ア
ドレスデータ、罫線データはアドレスコントローラ９へ
出力される。

【００１３】Bitbltシーケンスコントローラ８は後述す
るＣＧＲＯＭやフレームＲＡＭからのデータの読出しや
フレームＲＡＭへのデータの書込み処理を所定ビット毎
に行なう為の制御回路であり、本実施例では８ビット毎
にデータの読出し、書込み制御を行なうものとする。こ
のBitbltシーケンスコントローラ８は上述のＣＰＵ６か
ら出力する制御データに基づいてアドレスコントローラ
９、メモリアクセスタイミングコントローラ１０、バレ
ルシフタ１１へ制御信号を出力する。

【００１４】アドレスコントローラ９はメモリ部１２内
の後述するＣＧＲＯＭ、罫線パターンＲＯＭ、フレーム
ＲＡＭのＸ方向及びＹ方向のメモリ領域に対応したアド
レスデータを保持し、Bitbltシーケンスコントローラ８
からの制御信号に基づいて、所定ビット（８ビット）毎
にアドレスデータを出力する。

【００１５】図３はメモリ部１２の詳しい構成を示す図
である。但し、同図にはバレルシフタ１１も含めて示し
ている。メモリ部１２はＣＧＲＯＭ１３、罫線パターン
ＲＯＭ１４、フレームＲＡＭ１５、合成回路１６、パタ
ーンＮＯレジスタ１７で構成されている。ＣＧＲＯＭ１
３には文字コードに対応した文字パターンデータが記憶
されており、文字コードデータの入力により、対応する
パターンデータの記憶エリアが選択され、アドレスコン
トローラ９から出力されるアドレスデータに従って文字
パターンデータが読出される構成である。罫線パターン
ＲＯＭ１４には複数のグラフィックパターンデータが記
憶されており、パターンＮｏ．レジスタ１７からの指定
データにより一つのパターンデータが選択される。パタ
ーンＮｏ．レジスタ１７から出力される指定データは上
述のアドレスコントローラ９へ入力した罫線データがパ
ターンレジスタ１７へ入力することにより作成されるデ
ータである。

【００１６】図４はパターンＮｏ．レジスタ１７で指定
されるパターンＮｏ．と罫線パターンＲＯＭ１４に記憶
された罫線パターンとの対応を示す図である。例えば、
パターンＮｏ．レジスタ１７によりパターンＮｏ．７が
指定されれば、罫線パターンＲＯＭ１４内の罫線パター
ンが記憶されたエリアが選択され、Ｎｏ．１１が指定さ
れれば罫線パターンが記憶されたエリアが選択される。
合成回路１６は、罫線パターンＲＯＭ１４から出力され
る罫線パターンデータとＣＧＲＯＭ１３から出力される
文字パターンデータを合成し、バレルシフタ１１へ出力
する。この合成回路１６でのパターンデータの合成は、
アドレスコントローラ９から出力される同一アドレスデ
ータに対応するビット毎に行なわれる。バレルシフタ１
１は合成回路１６から出力されるデータをBitbltシーケ
ンスコントローラ８から出力される制御信号に従って８
ビット毎にデータをシフトし、フレームＲＡＭ１５へ出
力する回路である。また、バレルシフタ１１はフレーム
ＲＡＭ１５に書込まれたデータを並直変換回路１８へ出
力する場合にも同様の処理を行なう回路である。フレー
ムＲＡＭ１５にはバレルシフタ１１から出力されるデー
タがアドレスコントローラ９から出力されるアドレスデ
ータの指示する領域へ書込まれる。またフレームＲＡＭ
１２からデータを読出す場合には後述する表示コントロ
ーラ２０から出力されるアドレスデータに従って読出さ
れ、読出されたデータは上述の如くバレルシフタ１１を
介して並直変換回路１８へ出力される。並直交換回路１
８は、入力する所定ビットのパターンデータをＣＲＴデ
ィスプレイ１９表示用の表示データに変換する回路であ
る。

【００１７】表示コントローラ２０は上述の如くフレー
ムＲＡＭ１５に記憶されたパターンデータをバレルシフ
タ１１へ読出す時、読出しアドレスを指定する回路であ
り、並直変換回路１８からの表示データの出力タイミン
グに基づいてフレームＲＡＭ１５へのアドレスデータの
出力制御を行なう回路である。また、メモリアクセスタ
イミングコントローラ１０は、Bitbltシーケンスコント
ローラ８及び表示コントローラ２０からの制御信号に基
づいて、上述のフレームＲＡＭ１５からのデータの読出
しタイミングや、前述のＣＧＲＯＭ１３及び罫線パター
ンＲＯＭ１４からのパターンデータの読出しタイミング
の制御を行なう回路である。

【００１８】以上の様な構成のビットマップ方式の表示
装置において以下にその動作説明を述べる。本動作説明
では具体的に図５に示す“ＡＢＣＤ”の表示をＣＲＴデ
ィスプレイ１９へ表示する場合について説明する。ＣＰ
Ｕ６がシステムプログラムを実行中、データ書込み及び
表示処理に移行すると、先ず、ＣＰＵ６は“Ａ”の文字
コードデータ、罫線データ、アドレスデータをバスバッ
ファ７を介してアドレスコントローラ９へ出力し、制御
データをバスバッファ７を介してBitbltシーケンスコン
トローラ８へ出力する。アドレスコントローラ９は文字
コードデータに基づいてＡの文字パターンデータが記憶
されたＣＧＲＯＭ１３内の記憶エリアを選択し、罫線デ
ータに基づいてパターンＮｏ．レジスタ１７からＮｏ．
７の指示データを出力する。Bitbltシーケンスコントロ
ーラ８はアドレスコントローラ９へ制御信号を出力し、
アドレスコントローラ９から８ビット毎のアドレスデー
タをＣＧＲＯＭ１３、罫線パターンＲＯＭ１４へ出力さ
せる。例えばＣＧＲＯＭ１３内のＡの文字パターン記憶
エリアのパターン構成が図６(b) に示す場合にはＸ方
向、Ｙ方向アドレスは一文字当り８×８ビット構成であ
る為、Ｙ方向アドレスａ₀ ａ ₁ ａ₂ が“０００”と指定
されると自動的にＸ方向８ビット（ｂ₀ 〜ｂ₇ ）の記憶
領域が指定され、全て同図(b) に○印で示す例えば“０
０００００００”データが合成回路１６へ読出される。

【００１９】一方、罫線パターンＲＯＭ１４では上述の
パターンＮｏ．１７の指示データに基づいて、同図(a)
に示す罫線パターン記憶エリアが選択されており、上述
と同様に、アドレスコントローラ９からのＹ方向アドレ
ス“０００”の指示により同図(a) の８ビット（ｂ₀ 〜
ｂ₇ ）の●印で示す例えば“１１１１１１１１”データ
が合成回路１６へ読出される。合成回路１６では入力す
る両データを同一アドレス毎に合成しバレルシフタ１１
へ出力する。バレルシフタ１１では８ビット毎にデータ
をシフトし、アドレスコントローラ９により指示される
フレームＲＡＭ１５の領域へ書込む。上述のＹ方向アド
レス０００の場合、合成後のデータは全て“１”とな
り、フレームＲＡＭ１５の対応するアドレスには同図
(c) に示す如く８ビット全てに“１”データが書込まれ
る。

【００２０】次に、Bitbltシーケンスコントローラ８の
制御信号により次のＹアドレス“００１”がアドレスコ
ントローラ９よりＣＧＲＯＭ１３、罫線パターンＲＯＭ
１４へ出力され、上述と同様に対応するパターンデータ
が合成回路１６へ読出される。この時合成回路１６へ読
出されるＣＧＲＯＭ１３からのデータは図６(b) により
“０００１００００”であり、罫線パターンＲＯＭ１４
からのデータは同図(a) より“１０００００００”であ
る。したがって、バレルシフタ１１を介してフレームＲ
ＡＭ１５の対応するアドレスには同図(c) に示す如く
“１００１００００”のデータが書込まれる。以降同様
の処理を順次繰返し、フレームＲＡＭ１５に同図(c) に
示すパターンデータが書込まれる。その後、Bitbltシー
ケンスコントローラ８はバスバッファ７を介してフレー
ムＲＡＭ１５への一文字データの書込みが終了したこと
を示す書込み終了信号を出力する。ＣＰＵ６はこの書込
み終了信号が入力すると次のアルファベット文字Ｂの文
字コードデータと罫線を作成させるパターンＮｏ．
“３”のデータをバスバッファ７を介して出力する。こ
の文字コードによりＣＧＲＯＭ１３はアルファベット文
字Ｂのパターンデータの記憶エリアが選択され、罫線パ
ターンＲＯＭ１４はパターンＮｏ．３に対応した図４に
示すパターンデータの記憶エリアが選択される。以後、
Bitbltシーケンスコントローラ８の制御により、前述と
同様にＹ方向アドレスが順次選択され読出されたパター
ンデータが合成回路１６により合成された後フレームＲ
ＡＭ１５にＢの文字パターン及び必要な罫線のパターン
データが書込まれる。

【００２１】以下同様に、ＣＰＵ６は書込終了信号が入
力する毎にアルファベット文字Ｃ→Ｄの文字コードと対
応する罫線のパターンＮｏ．データを出力し、フレーム
ＲＡＭ１５の対応するアドレスにＣ、Ｄの文字パター
ン、及び罫線のパターンデータを書込んでいく。

【００２２】以上の様にして図５に対応する“ＡＢＣ
Ｄ”の文字と罫線のパターンデータがフレームＲＡＭ１
５内に全て書込まれる。その後フレームＲＡＭ１５から
バレルシフタ１１を介して順次データを読出し、並直変
換回路１８により表示データに変換した後、ＣＲＴディ
スプレイ１９上にＡＢＣＤの表示を行なう。

【００２３】以上の様にしてＣＲＴディスプレイ１９上
に表示されたデータは上述の如く、アドレスコントロー
ラ９からＣＧＲＯＭ１３、罫線パターンＲＯＭ１４内の
パターンデータを同時に読出し、合成回路１６によって
合成してフレームＲＡＭ１５に記憶したデータである。
したがって、文字パターンデータのみをフレームＲＡＭ
１５へ書込んだ後、再度罫線のデータ読出し、フレーム
ＲＡＭ１５へ書込んだ後ＣＲＴディスプレイ１９へ表示
する場合に比べて処理速度は極めて早いものである。

【００２４】また、罫線はそのままとして文字データの
みの表示を変える場合には、罫線パターンＲＯＭ１４か
ら出力されるデータはそのままとして、ＣＧＲＯＭ１３
から出力されるデータを全て“０”データとすることに
より、罫線パターンを消去することなく、文字パターン
のみを一旦消去し、再度新たな文字データをＣＧＲＯＭ
１３から合成回路１６を介して出力することにより、新
たな表示を行なうことができ、この際上述の如く、罫線
パターンは消去されない為、罫線表示の“ちらつき”を
生じることなく文字表示データを変更することができ
る。

【００２５】尚、本実施例では罫線による枠作成のみに
ついて述べたが、アンダーライン表示や、網かけ表示等
の他の修飾を文字表示と同時に行なう場合にも適用でき
る。また、罫線パターンＲＯＭに全て黒表示のパターン
（例えばデータ１）を用意し、合成回路１６をエクスク
ルーシブ、オア回路で構成すれば、文字の白黒反転表示
もできる。

【００２６】さらに、本実施例ではアルファベット文字
について述べたが、漢字、平仮名、カタ仮名等の他の文
字を表示する場合にも同様に適用できることは勿論であ
る。

【００２７】

【発明の効果】本発明によれば、文字データと罫線等の
修飾データを同時にフレームメモリに書込み表示を行な
うことができるので従来に比べて高速かつ表示品質の良
い表示装置を実現できる。

【００２８】また、グラフィック専用装置の如く、大き
なメモリ容量を必要とする多重プレーン構成とすること
なく、安価に表示装置を構成することができる。

【図面の簡単な説明】

【図１】本発明の機能ブロック図である。

【図２】一実施例のシステム構成図である。

【図３】メモリ部の構成図である。

【図４】パターンＮｏ．レジスタ内のパターンＮｏ．と
罫線パターンＲＯＭに記憶されたパターンデータとの対
応を示す説明図である。

【図５】一実施例で使用する表示データを示す構成図で
ある。

【図６】(a) は罫線パターンＲＯＭに記憶されている罫
線パターンの一例を示す構成図、(b) はＣＧＲＯＭに記
憶されている文字パターンの一例を示す構成図、(c) は
フレームＲＡＭに記憶されるパターンデータの一例を示
す構成図である。

【符号の説明】

１ 第１の記憶手段 ２ 第２の記憶手段 ３ 合成手段 ４ 第３の記憶手段 ５ 表示手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】 文字コードに対応した文字パターンデー
   タが記憶された第１の記憶手段と、前記文字パターンデ
   ータを修飾する修飾パターンデータが記憶された第２の
   記憶手段と、前記第１の記憶手段の文字パターンデータ
   と前記第２の修飾パターンデータを同時に読出し合成す
   るパターンデータ合成手段と、該合成手段により合成さ
   れたデータを記憶する第３の記憶手段と、該第３の記憶
   手段の出力データを表示する表示手段とを備えることを
   特徴とするビットマップ方式の表示装置。